JPH02230740A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02230740A JPH02230740A JP1050037A JP5003789A JPH02230740A JP H02230740 A JPH02230740 A JP H02230740A JP 1050037 A JP1050037 A JP 1050037A JP 5003789 A JP5003789 A JP 5003789A JP H02230740 A JPH02230740 A JP H02230740A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- metal layer
- plating
- barrier metal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000007747 plating Methods 0.000 claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 7
- 238000009713 electroplating Methods 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 229910052759 nickel Inorganic materials 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000011651 chromium Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YGDVXSDNEFDTGV-UHFFFAOYSA-N 2-[6-[bis(carboxymethyl)amino]hexyl-(carboxymethyl)amino]acetic acid Chemical compound OC(=O)CN(CC(O)=O)CCCCCCN(CC(O)=O)CC(O)=O YGDVXSDNEFDTGV-UHFFFAOYSA-N 0.000 description 1
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特に半導体チップ上の接続電極
とパッケージの端子とを接続するためのバンプの形成方
法に関し、
基板にハンダバンプを形成するにおいてバリアーメタル
のエッチング制御性を向上し、高信頼度のバンプ形成方
法を提供することを目的とし、基板にハンダバンプを形
成する半導体装置の製造方法において、前記ハンダバン
プのメンキ成長前に該ハンダバンプ下を除く部分のバリ
アーメタル層をエッチング除去する工程と、前記バリア
ーメタル層のバターニング後に基板全面にハンプ材又は
その一部を用いてメッキ電極用のメタル層を堆積する工
程と、前記メタル層にフォトレジスト膜でメッキマスク
を形成しバンプメッキによりハンダバンプを形成する工
程と、前記バンプメッキ後に前記メッキマスクを除去し
、ハンダバンプをマスクとして該ハンダバンプ下を除く
バリアーメタル層をエッチング除去する工程と、前記バ
リアーメタル層を除去後、非酸化性又は還元性雰囲気中
にてウェットバックを行う工程とを含むことを特徴とす
る半導体装置の製造方法を含み構成する。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, particularly a method for forming bumps for connecting connection electrodes on a semiconductor chip and terminals of a package, etching of barrier metal in forming solder bumps on a substrate In a method for manufacturing a semiconductor device in which solder bumps are formed on a substrate with the aim of improving controllability and providing a highly reliable bump formation method, a barrier metal portion of a portion excluding the area under the solder bump is removed before the solder bump is overgrown. a step of removing the barrier metal layer by etching; a step of depositing a metal layer for a plating electrode on the entire surface of the substrate using a hump material or a part thereof after patterning the barrier metal layer; and a step of applying a plating mask to the metal layer with a photoresist film. a step of forming a solder bump by bump plating; a step of removing the plating mask after the bump plating and etching away the barrier metal layer except under the solder bump using the solder bump as a mask; and after removing the barrier metal layer. , and a step of wet-backing in a non-oxidizing or reducing atmosphere.
本発明は半導体装置の製造方法、特に半導体チップ上の
接続電極とパッケージの端子とを接続するためのバンプ
の形成方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming bumps for connecting connection electrodes on a semiconductor chip and terminals of a package.
従来、半導体装置の実装工程において、半導体チップ上
の接続電極とパッケージの外部引出し用端子の間をボン
ディングワイヤで接続するワイヤボンディング法が用い
られていた。このワイヤボンディング法は、接続する金
属同士を加圧し熱または超音波振動を与えて接合する方
法である。Conventionally, in a semiconductor device mounting process, a wire bonding method has been used in which a bonding wire is used to connect a connection electrode on a semiconductor chip and an external lead terminal of a package. This wire bonding method is a method of bonding metals to be connected by applying pressure and applying heat or ultrasonic vibration.
ところが、近年、半導体集積回路（ＩＣ）の高密度化、
高集積化に伴い入出力端子数の増加が益々加速されてお
り、従来のワイヤボンディング法では最早対処困難な状
態になっている。そこで、これの代替技術として、ＩＣ
チップに金（Ａｕ）バンプを形成し加熱圧着によりテー
プに貼り付けたリードフレームの配線に接合するＴ Ａ
Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ
）法、またはＩＣチップにハンダバンプを形成しりフロ
ーで実装基板の電極に接合するフリップチップボンディ
ングによるＣ Ｃ Ｂ （ＣｏｎｔｒｏｌｌｅｄＣｏｌ
ｌａｐｓｅ Ｂｏｎｄｉｎｇ）法などのバンプ形式の結
線方法が使用されている。However, in recent years, the density of semiconductor integrated circuits (ICs) has increased,
The increase in the number of input/output terminals is accelerating as a result of high integration, and it is no longer possible to cope with the conventional wire bonding method. Therefore, as an alternative technology to this, IC
T A where gold (Au) bumps are formed on the chip and bonded to the lead frame wiring attached to the tape by heat and pressure bonding.
B (Tape Automated Bonding
) method, or C C B (Controlled Col.
A bump-type wiring method such as a lap bonding method is used.
第２図（ａ）〜（Ｃ）はＣＣＢ法に用いる従来のパンブ
の製造工程断面図である。FIGS. 2(a) to 2(C) are cross-sectional views showing the manufacturing process of a conventional bread pan used in the CCB method.
まず、同図（ａ）に示すように、ＩＣ基板１にはｌ（ア
ルミニュウム）電極２、保護膜としてＰＳＧ（リン・ケ
イ酸ガラス）膜３が形成され、このＡｊ２電極２上のＰ
ＳＧ膜３にバンプ形成用の開口部が設けられる。そして
、この開口部にバンプを形成する場合、バンプ材のＡ！
電極２への拡散、合金化を防ぐために全面にバリアーメ
タル層４を形成し、レジスト膜５をマスクとしてバンプ
形成領域にのみ電気メッキにより鉛／スズ（Ｐｂ／Ｓｎ
）のハンダバンプ６を形成する。このとき、バリアーメ
タル層４は、メッキ電極となる。ハンダバンプ６は、電
気メッキにより等方的にメッキ成長するため、レジスト
膜５の端部から庇状に形成される。First, as shown in FIG. 2(a), an L (aluminum) electrode 2 and a PSG (phosphorus silicate glass) film 3 are formed as a protective film on an IC substrate 1.
An opening for bump formation is provided in the SG film 3. When forming a bump in this opening, A! of the bump material!
In order to prevent diffusion and alloying to the electrode 2, a barrier metal layer 4 is formed on the entire surface, and lead/tin (Pb/Sn) is deposited by electroplating only on the bump formation area using the resist film 5 as a mask.
) to form solder bumps 6. At this time, the barrier metal layer 4 becomes a plating electrode. Since the solder bumps 6 are grown isotropically by electroplating, they are formed in the shape of an eave from the end of the resist film 5.
次に、同図（ｂ）に示すように、レジスト膜５を除去し
た後、ハンダバンプ６をマスクとして下地のバリアーメ
タル層４をエッチング除去する。Next, as shown in FIG. 5B, after removing the resist film 5, the underlying barrier metal layer 4 is etched away using the solder bumps 6 as a mask.
次に、同図（Ｃ）に示すように、バンプ高さを増加させ
るために、不活性あるいは還元性雰囲気中でハンダバン
プ６をリフローし、表面張力によりその形状がほぼ球状
に形成されるようにする。Next, as shown in the same figure (C), in order to increase the bump height, the solder bump 6 is reflowed in an inert or reducing atmosphere so that the shape becomes almost spherical due to surface tension. do.
従来の電気メッキによるバンプの形成方法では、等方的
にメッキ成長するために、メッキマスクとなるレジスト
膜５端部からほぼバンプ高さ分庇で覆われてしまう。こ
のため、ハンダバンプ６をマスクとして下地のバリアー
メタル層４をエッチング除去する場合、例えば、レジス
ト膜５端部を越えてエッチングを行うとバリアーメタル
層４下のＡＪ２電極２をもエッチングしてしまうことに
なる。In the conventional method of forming bumps by electroplating, the plating is grown isotropically, so that the ends of the resist film 5 serving as the plating mask are covered by an eaves for approximately the height of the bumps. Therefore, when removing the underlying barrier metal layer 4 by etching using the solder bump 6 as a mask, for example, if etching is performed beyond the end of the resist film 5, the AJ2 electrode 2 under the barrier metal layer 4 may also be etched. become.
また、エッチングが不充分の場合に、微細バンプパター
ンではバンプ間での短絡が生じることもあり極めて不都
合な状態となる。Furthermore, if etching is insufficient, short circuits may occur between bumps in fine bump patterns, resulting in an extremely disadvantageous situation.
そこで本発明は、基板にハンダバンプを形成するにおい
て、バリアーメタルのエッチング制御性を向上し、高信
頼度のバンプ形成方法を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to improve the etching controllability of a barrier metal and provide a highly reliable bump forming method when forming solder bumps on a substrate.
〔課題を解決するための手段〕
上記課題は、基板にハンダバンプを形成する半導体装置
の製造方法において、前記ハンダバンプのメッキ成長前
に該ハンダバンプ下を除《部分のバリアーメタル層をエ
ッチング除去する工程と、前記バリアーメタル層のパタ
ーニング後に基板全面にバンプ材又はその一部を用いて
メッキ電極用のメタル層を堆積する工程と、前記メタル
層にフォトレジスト膜でメッキマスクを形成しバンプメ
ッキによりハンダバンプを形成する工程と、前記バンプ
メッキ後に前記メッキマスクを除去し、ハンダバンプを
マスクとして該ハンダバンプ下を除くバリアーメタル層
をエッチング除去する工程と、前記バリアーメタル層を
除去後、非酸化性又は還元性雰囲気中にてウェットバッ
クを行う工程とを含むことを特徴とする半導体装置の製
造方法によって解決される。[Means for Solving the Problems] The above problem is solved by a method of manufacturing a semiconductor device in which solder bumps are formed on a substrate, including a step of etching away a barrier metal layer in a portion except under the solder bumps before plating growth of the solder bumps. , a step of depositing a metal layer for plating electrodes using a bump material or a part thereof on the entire surface of the substrate after patterning the barrier metal layer, and forming a plating mask with a photoresist film on the metal layer and forming solder bumps by bump plating. a step of removing the plating mask after the bump plating and etching away the barrier metal layer except under the solder bump using the solder bump as a mask; and a step of removing the barrier metal layer under a non-oxidizing or reducing atmosphere after removing the barrier metal layer. The problem is solved by a method for manufacturing a semiconductor device, which is characterized by including a step of wet-backing the semiconductor device.
本発明では、ハンダバンプをメッキ成長する前に、バリ
アーメタル層をエッチングするため、通常のフォトレジ
スト膜をマスクとして用いて精度よ《エッチングが容易
に行える。その後、基板全面にメタル層を堆積し、バン
プ形成領域にフォトレジスト膜をマスクとしてバンプメ
ッキを行ってから、メッキ電極として用いたメタル層を
ハンダバンプをマスクとしてエッチング除去する。この
場合、後の工程でリフロ一によりバリアーメタル層をベ
ースとしてハンダバンプが形成されるため、エッチング
精度はそれ程要求されず、多少のオーバーエッチやアン
ダーエッチが生じてもよい。従って、バリアーメタル層
のエッチング制御性が向上し、高信頼度のバンプ形成方
法ができる。In the present invention, since the barrier metal layer is etched before the solder bumps are grown by plating, etching can be easily performed with high precision using an ordinary photoresist film as a mask. Thereafter, a metal layer is deposited on the entire surface of the substrate, and bump plating is performed on the bump formation region using a photoresist film as a mask, and then the metal layer used as a plating electrode is removed by etching using the solder bump as a mask. In this case, since solder bumps are formed based on the barrier metal layer by reflowing in a later step, etching accuracy is not required so much, and some over-etching or under-etching may occur. Therefore, the etching controllability of the barrier metal layer is improved, and a highly reliable bump forming method can be achieved.
？実施例］
以下、本発明を図示の一実施例により具体的に説明する
。? Example] Hereinafter, the present invention will be specifically described with reference to an illustrated example.
第１図（ａ）〜（ｄ）は本発明実施例のバンプの製造工
程断面図である。FIGS. 1(a) to 1(d) are sectional views showing the manufacturing process of a bump according to an embodiment of the present invention.
まず、同図（ａ）に示すように、ＩＣ基板１１には、保
護膜として酸化（ＳｉＯ■）膜ｌ２が形成され、このＳ
ｉＯ■膜１２上にＡ２電極１３、ＰＳＧ膜１４が形成さ
れ、この八！電極１３上の一部分のＰＳＧ膜１４にパン
プ形成用の開口部が設けられる。そして、全面に例えば
チタン（Ｔｉ）／銅（Ｃｕ）／ニッケル（Ｎｉ）からな
り、それぞれの膜厚が２０００人／２μｍ ／２０００
人のバリアーメタル層１５を堆積する。このバリアーメ
タル層１５としては、チタン（Ｔｉ）／パラジウム（Ｐ
ｄ）、チタン（Ｔｉ）／白金（Ｐｔ）、クロム（Ｃｒ）
／銅（Ｃｕ） ／ 二７ケル（Ｎｉ）、クロム（Ｃｒ）
／ニッケル（Ｎｉ）等でもよい。First, as shown in FIG. 2(a), an oxide (SiO) film l2 is formed as a protective film on the IC substrate 11, and this S
An A2 electrode 13 and a PSG film 14 are formed on the iO2 film 12, and these eight! A part of the PSG film 14 on the electrode 13 is provided with an opening for forming a pump. The entire surface is made of, for example, titanium (Ti)/copper (Cu)/nickel (Ni), each with a film thickness of 2000 μm/2 μm/2000 μm.
A barrier metal layer 15 is deposited. This barrier metal layer 15 is made of titanium (Ti)/palladium (P).
d), titanium (Ti)/platinum (Pt), chromium (Cr)
/Copper (Cu) / 27 Kel (Ni), Chromium (Cr)
/Nickel (Ni) etc. may be used.
その後、バンプ形成領域のみバリアーメタル層１５を残
すためにフォトレジスト膜１６をマスクとして用いて不
要部分のバリアーメタル層１５をエッチング除去する。Thereafter, unnecessary portions of the barrier metal layer 15 are removed by etching using the photoresist film 16 as a mask to leave the barrier metal layer 15 only in the bump formation region.
次に、同図Ｇ）に示すように、フォトレジスト膜１６を
除去した後、全面にメッキ電極としてバンプ材料又はそ
の一部のメタル層１７を蒸着により堆積する。このメタ
ル層１７としては、例えば、Ｐｂ又はＳｎ又はＰｂ／Ｓ
ｎなどの材料を２μｍ程度の膜厚に形成する。Next, as shown in FIG. G), after removing the photoresist film 16, a metal layer 17 of bump material or a part thereof is deposited as a plating electrode on the entire surface by vapor deposition. As this metal layer 17, for example, Pb, Sn or Pb/S
A material such as n is formed to a thickness of about 2 μm.
次に、メッキマスクとしてフォトレジスト膜１８をパタ
ーニングする。Next, the photoresist film 18 is patterned as a plating mask.
次に、同図（Ｃ）に示すように、電気メッキによりバン
プ１９を所望の厚さに形成する。このバンプ１９は、例
えば、Ｐｂ／Ｓｎを６０μｍ程度にメッキ成長した。バ
ンプ１９は、電気メッキにより等方的にメッキ成長する
ため、フォトレジスト膜１８の端部から庇状に形成され
る。その後、メッキマスク用のフォトレジスト膜１８を
除去し、メッキ電極として用いたメタル層１７を酢酸、
過酸化水の水溶液を用いてハンプ形成領域を残してエッ
チング除去する。Next, as shown in FIG. 2C, bumps 19 are formed to a desired thickness by electroplating. This bump 19 is grown by plating Pb/Sn to a thickness of about 60 μm, for example. Since the bumps 19 are grown isotropically by electroplating, they are formed in the shape of an eave from the end of the photoresist film 18 . Thereafter, the photoresist film 18 for the plating mask was removed, and the metal layer 17 used as the plating electrode was washed with acetic acid.
Etch away using an aqueous peroxide solution leaving behind the hump forming area.
この場合多少のサイドエッチがあっても次の工程のウェ
ットバック（Ｗｅｔｂａｃｋ）によりバンプが形成され
るためそれは許容される。また。このエッチングでのバ
ンプ１９表面での酸化物はＨＤＴＡ （エチレンジアミ
ン四酢酸）溶液で除去される。In this case, even if there is some side etching, it is acceptable because bumps are formed by wetback in the next step. Also. The oxide on the surface of the bump 19 caused by this etching is removed with an HDTA (ethylenediaminetetraacetic acid) solution.
次に、同図（ｄ）に示すように、４００゜Ｃの水素（＋
１２）ガス雰囲気中において、ウェットバック（リフロ
ー）を行い表面張力によりバンプ１９”をほぼ球状に形
成する。この場合、バリアーメタル層１５をベースとし
てウェットバックするため、バン１１９゛は他の領域に
流れ出ることはない。このようにして形成したバンプ１
９゛ の高さはウェットバック後、約１１０μｍ程度に
なった。Next, as shown in the same figure (d), hydrogen (+
12) In a gas atmosphere, wet back (reflow) is performed to form bumps 19'' into an almost spherical shape due to surface tension. In this case, since wet back is performed using the barrier metal layer 15 as a base, bumps 119'' are formed in other areas. It will not flow out.Bump 1 formed in this way
The height of 9゛ was approximately 110 μm after wet back.
上記バンプの形成方法によれば、Ｐｂ／Ｓｎのハンプ１
９をメッキ成長する前に、バリアーメタル層１５をエッ
チングするため、通常のフォトレジスト膜１６をマスク
として用いて精度よくエッチングが容易に行える。その
後、バリアーメタル層１５を含む全面にメタル層ｌ７を
堆積させ、バンプ形成領域にフォトレジスト膜１８をマ
スクとしてバンプメッキを行ってから、メッキ電極とし
て用いたメタル層１７をバンプ１９をマスクとしてエッ
チング除去する。According to the above bump formation method, the Pb/Sn hump 1
Since the barrier metal layer 15 is etched before plating and growing the layer 9, the etching can be easily performed with high precision using the ordinary photoresist film 16 as a mask. After that, a metal layer 17 is deposited on the entire surface including the barrier metal layer 15, and bump plating is performed on the bump formation area using the photoresist film 18 as a mask, and then the metal layer 17 used as a plating electrode is etched using the bump 19 as a mask. Remove.
この場合、後の工程でリフロ一によりバリアーメタル層
１５をベースとしてバンプ１９“が形成されるため、エ
ッチング精度はそれ程要求されず、多少のオーバーエッ
チやアンダーエッチが生じてもよい。従って、バリアー
メタル層１５のエッチング制御性を向上でき、高信頼度
のバンプ形成方法が可能になる。これにより多端子接続
技術へのハンダバンプの適用が可能になる。In this case, since the bumps 19'' are formed using the barrier metal layer 15 as a base by reflowing in a later step, etching accuracy is not required so much, and some over-etching or under-etching may occur. Etching controllability of the metal layer 15 can be improved, and a highly reliable bump forming method can be achieved.This enables the application of solder bumps to multi-terminal connection technology.
なお、上記実施例において、パンプ材料はハンダ材であ
ればよく、またメタル層１７をＰｂ又はＳｎ又はＰｂ／
Ｓｎなどの材料を蒸着により堆積しているが、リフロー
後に溶融してバン１１９′ となるものであればよく、
本発明の適用範囲は実施例のものに限定されない。In the above embodiment, the pump material may be any solder material, and the metal layer 17 may be made of Pb, Sn, or Pb/
A material such as Sn is deposited by vapor deposition, but any material may be used as long as it melts after reflow and becomes the bump 119'.
The scope of application of the present invention is not limited to the examples.
以上説明した様に本発明によれば、バンプ形成における
バリアーメタルのエッチングにおいて、高精度のパター
ン形成ができ、八２電極のエッチングによる腐食などが
回避でき、高信頬度のバンプが形成できる効果がある。As explained above, according to the present invention, a highly accurate pattern can be formed in barrier metal etching for bump formation, corrosion etc. due to etching of 82 electrodes can be avoided, and bumps with high reliability can be formed. There is.
第１図（ａ）〜（ｄ）は本発明実施例のバンプの製造工
程断面図、
第２図（ａ）〜（Ｃ）はＣＣＢ法に用いる従来のバンプ
の製造工程断面図である。
図中、
１１はＩＣ基板、
１２は酸化（Ｓｉｎ２）膜、
１３はへ２電極、
１４はＰＳＧ膜、
１５はバリアメタル層、
１６はフォトレジスト膜、
１７はメタル層、
１８はフォトレジスト膜、
１９、１９’はバンプ
を示す。
特許出願人 富士通株式会社1(a) to (d) are cross-sectional views of the manufacturing process of a bump according to an embodiment of the present invention, and FIGS. 2(a) to (C) are cross-sectional views of the manufacturing process of a conventional bump used in the CCB method. In the figure, 11 is an IC substrate, 12 is an oxide (Sin2) film, 13 is a two-electrode, 14 is a PSG film, 15 is a barrier metal layer, 16 is a photoresist film, 17 is a metal layer, 18 is a photoresist film, 19 and 19' indicate bumps. Patent applicant Fujitsu Limited
Claims (1)
装置の製造方法において、 前記ハンダバンプ（１９）のメッキ成長前に該ハンダバ
ンプ（１９）下を除く部分のバリアーメタル層（１５）
をエッチング除去する工程と、 前記バリアーメタル層（１５）のパターニング後に基板
（１１）全面にバンプ材又はその一部を用いてメッキ電
極用のメタル層（１７）を堆積する工程と、前記メタル
層（１７）にフォトレジスト膜（１８）でメッキマスク
を形成しバンプメッキによりハンダバンプ（１９）を形
成する工程と、 前記バンプメッキ後に前記メッキマスクを除去し、ハン
ダバンプ（１９）をマスクとして該ハンダバンプ（１９
）下を除くバリアーメタル層（１５）をエッチング除去
する工程と、 前記バリアーメタル層（１５）を除去後、非酸化性又は
還元性雰囲気中にてウェットバックを行う工程とを含む
ことを特徴とする半導体装置の製造方法。[Scope of Claims] A method for manufacturing a semiconductor device in which solder bumps (19) are formed on a substrate (11), including the step of forming a barrier metal layer (15) on a portion of the solder bump (19) except under the solder bump (19) before growing the solder bump (19) by plating. )
a step of depositing a metal layer (17) for plating electrodes on the entire surface of the substrate (11) using a bump material or a part thereof after patterning the barrier metal layer (15); (17) forming a plating mask with a photoresist film (18) and forming solder bumps (19) by bump plating, and removing the plating mask after the bump plating and using the solder bumps (19) as a mask to form solder bumps (19); 19
) A step of etching away the barrier metal layer (15) except for the lower part of the barrier metal layer (15); and a step of wet-backing in a non-oxidizing or reducing atmosphere after removing the barrier metal layer (15). A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050037A JPH02230740A (en) | 1989-03-03 | 1989-03-03 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050037A JPH02230740A (en) | 1989-03-03 | 1989-03-03 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230740A true JPH02230740A (en) | 1990-09-13 |
Family
ID=12847802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050037A Pending JPH02230740A (en) | 1989-03-03 | 1989-03-03 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230740A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874199A (en) * | 1995-11-30 | 1999-02-23 | International Business Machines Corporation | Method of forming oversized solder bumps |
-
1989
- 1989-03-03 JP JP1050037A patent/JPH02230740A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874199A (en) * | 1995-11-30 | 1999-02-23 | International Business Machines Corporation | Method of forming oversized solder bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015505A (en) | Process improvements for titanium-tungsten etching in the presence of electroplated C4's | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US5277756A (en) | Post fabrication processing of semiconductor chips | |
| US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| EP0711454B1 (en) | Method for forming solder bumps | |
| US5008997A (en) | Gold/tin eutectic bonding for tape automated bonding process | |
| US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
| US6417089B1 (en) | Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM) | |
| JPH02246335A (en) | Bump structure for reflow bonding of ic device | |
| JPH0689919A (en) | Electric internal connection substrate provided with both wire bond and solder connection and manufacture | |
| JP5064632B2 (en) | Method and apparatus for forming an interconnect structure | |
| JPH11503566A (en) | Method of forming integrated redistribution routing conductors, solder bumps and structures formed thereby | |
| WO2007097507A1 (en) | Semiconductor chip with solder bump and method of frabricating the same | |
| US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
| JP2643097B2 (en) | Metal contact formation method | |
| JPH02230740A (en) | Manufacture of semiconductor device | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| KR20020060307A (en) | Manufacturing method for solder bump | |
| JPS63305532A (en) | Forming method for bump | |
| JP3162464B2 (en) | Method for manufacturing semiconductor device | |
| JPH03101233A (en) | Electrode structure and its manufacture | |
| JP3308882B2 (en) | Method for manufacturing electrode structure of semiconductor device | |
| JPH0732170B2 (en) | Semiconductor device | |
| JPH03190240A (en) | Manufacture of semiconductor device | |
| JP2653482B2 (en) | IC lead connection method |