JPH02227726A - 制御方法 - Google Patents
制御方法Info
- Publication number
- JPH02227726A JPH02227726A JP2003659A JP365990A JPH02227726A JP H02227726 A JPH02227726 A JP H02227726A JP 2003659 A JP2003659 A JP 2003659A JP 365990 A JP365990 A JP 365990A JP H02227726 A JPH02227726 A JP H02227726A
- Authority
- JP
- Japan
- Prior art keywords
- estimate
- quotient
- reciprocal
- current
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000012545 processing Methods 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 description 8
- 238000007792 addition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5351—Multiplicative non-restoring division, e.g. SRT, using multiplication in quotient selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5355—Using iterative approximation not using digit recurrence, e.g. Newton Raphson or Goldschmidt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5356—Via reciprocal, i.e. calculate reciprocal only, or calculate reciprocal first and then the quotient from the reciprocal and the numerator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4873—Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
- G06F7/49957—Implementation of IEEE-754 Standard
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はデータ処理システム及び浮動小数点数演算の実
行に関し、さらに詳しくは、浮動小数点数除算を実行す
るデータ処理システムに関する。
行に関し、さらに詳しくは、浮動小数点数除算を実行す
るデータ処理システムに関する。
Ｂ、従来の技術
従来、浮動小数点数除算は、まず除数の逆数の推定値を
発生させることにより、コンピュータで商を計算するこ
とを含んでいた。逆数を詳細にして、すなわち仮数の精
度を上げ、最後に、被除数を掛けて商を得る。この方法
はしばしば、あらゆるケースの除算で、正しい仮数の最
終ビットを得るという点で問題があった。
発生させることにより、コンピュータで商を計算するこ
とを含んでいた。逆数を詳細にして、すなわち仮数の精
度を上げ、最後に、被除数を掛けて商を得る。この方法
はしばしば、あらゆるケースの除算で、正しい仮数の最
終ビットを得るという点で問題があった。
過去にこの方法を使用していたコンピュータは、必ずし
も期待された結果をもたらさないことで評判が悪く、こ
れらの偏差は、正確な商を期待する場合に最も障害にな
るものであったが、前段で説明した種類の方式を使用し
たハードウェアでは、最終ビットがときどき誤ったもの
になった。
も期待された結果をもたらさないことで評判が悪く、こ
れらの偏差は、正確な商を期待する場合に最も障害にな
るものであったが、前段で説明した種類の方式を使用し
たハードウェアでは、最終ビットがときどき誤ったもの
になった。
米電気電子学会により、浮動小数点数演算のだめの正し
い結果を記述する規格が制定された。この規格は、「米
国規格−ＩＥＥＥ ２進浮動小数点数演算規格（Ａｎ
Ａｍｅｒｉｃａｎ Ｎａｔｉｏｎａｌ ５ｔａｎｄａｒ
ｄＩＥＥＥ ５ｔａｎｃｌａｒｄ Ｆｏｒ Ｂｉｎａｒ
ｙ Ｆｌｏａｔｉｎｇ−ＰｏｉｎｔＡｒｉｔｈｍｅｔｉ
ｃ） Ｊ Ｎ ＡＮＳ Ｉ／ Ｉ ＥＥＥ Ｓ ｔ
ｄ。
い結果を記述する規格が制定された。この規格は、「米
国規格−ＩＥＥＥ ２進浮動小数点数演算規格（Ａｎ
Ａｍｅｒｉｃａｎ Ｎａｔｉｏｎａｌ ５ｔａｎｄａｒ
ｄＩＥＥＥ ５ｔａｎｃｌａｒｄ Ｆｏｒ Ｂｉｎａｒ
ｙ Ｆｌｏａｔｉｎｇ−ＰｏｉｎｔＡｒｉｔｈｍｅｔｉ
ｃ） Ｊ Ｎ ＡＮＳ Ｉ／ Ｉ ＥＥＥ Ｓ ｔ
ｄ。
７５４−１９８５と呼ばれ、引用により本明細書に編入
する。Ｉ ＥＥＥ浮動小数点規格に準拠しようとするコ
ンピュータは、すべての場合に正しい結果を得なければ
ならない。
する。Ｉ ＥＥＥ浮動小数点規格に準拠しようとするコ
ンピュータは、すべての場合に正しい結果を得なければ
ならない。
浮動小数点数除算を実行するだめの技法を示す特許がい
くつかある。米国特許第４４４２４９２号は、浮動小数
点仮数の適当なビットに丸めビットを挿入するための技
法を含むデータ処理システムを開示している。米国特許
第４４１３３２６号は、各々それ自体の制御用読取り専
用メモリを備えた主マイクロプロセッサ及び補助マイク
ロプロセッサを使って、可変数のステップで浮動小数点
計算を実行するための機構を開示している。浮動小数点
数演算には両方のマイクロプロセッサが関与する。除算
を実行する際に、仮数が正規化のため予め条件づけられ
、最上位ビットは論理１である。仮数の先頭ビットが演
算の完了を示す１になるまで、演算が進行する。
くつかある。米国特許第４４４２４９２号は、浮動小数
点仮数の適当なビットに丸めビットを挿入するための技
法を含むデータ処理システムを開示している。米国特許
第４４１３３２６号は、各々それ自体の制御用読取り専
用メモリを備えた主マイクロプロセッサ及び補助マイク
ロプロセッサを使って、可変数のステップで浮動小数点
計算を実行するための機構を開示している。浮動小数点
数演算には両方のマイクロプロセッサが関与する。除算
を実行する際に、仮数が正規化のため予め条件づけられ
、最上位ビットは論理１である。仮数の先頭ビットが演
算の完了を示す１になるまで、演算が進行する。
米国特許第４４８１６００号は、連続的繰返しから商を
発生させる技法を開示している。
発生させる技法を開示している。
浮動小数点数除算を扱っているその他の従来技術には、
適当な逆除数を使って商を計算する除法を開示した米国
特許第４７０７７９８号がある。
適当な逆除数を使って商を計算する除法を開示した米国
特許第４７０７７９８号がある。
この特許は、連続的繰返し処理により中間的な商を計算
した後で、検査及び訂正を行なうのに必要な時間を短縮
できる方法を開示している。
した後で、検査及び訂正を行なうのに必要な時間を短縮
できる方法を開示している。
］０
米国特許第３５０８０３８号は、分数の２進被除数を分
数の２進除数で割り算するための装置を開示しており、
被除数と除数の近似的逆数との連続的乗算を実行するこ
とにより商を発生させる。
数の２進除数で割り算するための装置を開示しており、
被除数と除数の近似的逆数との連続的乗算を実行するこ
とにより商を発生させる。
米国特許第４０１１４３９号は、２つの２進数の商を発
生させる、加速された方法を開示している。
生させる、加速された方法を開示している。
除数アレイを使って２進除数の逆数を効果的に形成し、
逆数と被除数を乗算することにより商を求める。米国特
許第３６４８０３８号は、フロー・スルー手法を使っで
ある数の逆数を得るための方法を開示している。この方
法では、除数の逆数に被除数を乗算して所望の商を発生
させる。米国特許第３Ｅ１３３０１８号は、ある数の逆
数を２回の乗算で見つけ、これら２数の商を３回の乗算
で見つけるために使用される方法を開示している。米国
特許第３７７７１３２号は、除数の逆数に被除数を乗算
することにより、２進除算を実行するための方法を開示
している。商は除数の逆数と同時に発生する。
逆数と被除数を乗算することにより商を求める。米国特
許第３６４８０３８号は、フロー・スルー手法を使っで
ある数の逆数を得るための方法を開示している。この方
法では、除数の逆数に被除数を乗算して所望の商を発生
させる。米国特許第３Ｅ１３３０１８号は、ある数の逆
数を２回の乗算で見つけ、これら２数の商を３回の乗算
で見つけるために使用される方法を開示している。米国
特許第３７７７１３２号は、除数の逆数に被除数を乗算
することにより、２進除算を実行するための方法を開示
している。商は除数の逆数と同時に発生する。
Ｃ０発明が解決しようとする課題
本発明の目的は、乗算及び加算データ処理回路を使って
実現できる、ＩＥＥＥ演算規格に従って浮動小数点数除
算を実行するための方法を提供することである。本発明
のもう一つの目的は、最終結果を調節するために条件付
きテストを使用する必要なく、事前に選択された丸め方
式に従って、仮数のビットが正しいことを保証するため
の方法を提供することである。
実現できる、ＩＥＥＥ演算規格に従って浮動小数点数除
算を実行するための方法を提供することである。本発明
のもう一つの目的は、最終結果を調節するために条件付
きテストを使用する必要なく、事前に選択された丸め方
式に従って、仮数のビットが正しいことを保証するため
の方法を提供することである。
０６課題を解決するための手段
本発明によれば、ｎビットの仮数を有する商を発生させ
るため、除数による被除数の浮動小数点数除算を実行す
るための方法が提供される。この方法は、（１）除数の
逆数のテーブルから除数の逆数の初期推定値にアクセス
するステップ、（２）逆数の初期推定値から商の初期推
定値及び、対応する剰余の推定値を計算するステップ、
（３）誤差パラメータを計算し、誤差パラメータと逆数
の初期推定値、商の初期推定値、剰余の初期推定値から
逆数の現推定値、商の現推定値及び剰余の現推定値を繰
返して計算することにより、逆数推定値、商推定値及び
剰余推定値の仮数の精度を高めるステップ、（４）逆数
推定値の精度及び商推定値の精度がｎビットを越えるま
でステップ（３）を繰返すステップ、及び（５）最後の
商の現推定値に最新の逆数の現推定値と最新の剰余推定
値の積を加えたものから、最終の商を計算するステップ
から成る。
るため、除数による被除数の浮動小数点数除算を実行す
るための方法が提供される。この方法は、（１）除数の
逆数のテーブルから除数の逆数の初期推定値にアクセス
するステップ、（２）逆数の初期推定値から商の初期推
定値及び、対応する剰余の推定値を計算するステップ、
（３）誤差パラメータを計算し、誤差パラメータと逆数
の初期推定値、商の初期推定値、剰余の初期推定値から
逆数の現推定値、商の現推定値及び剰余の現推定値を繰
返して計算することにより、逆数推定値、商推定値及び
剰余推定値の仮数の精度を高めるステップ、（４）逆数
推定値の精度及び商推定値の精度がｎビットを越えるま
でステップ（３）を繰返すステップ、及び（５）最後の
商の現推定値に最新の逆数の現推定値と最新の剰余推定
値の積を加えたものから、最終の商を計算するステップ
から成る。
また本発明によれば、浮動小数点数除算を実行するため
の装置が提供される。この装置では、浮動小数点数除算
は、ｎビットの仮数を有する商を発生させる除数による
被除数の除算である。この装置は、除数の逆数の初期推
定値を計算するための回路を備える。また、逆数の初期
推定値から商の初期推定値を計算するための回路も含む
。誤差パラメータを計算し、誤差パラメータと逆数の初
期推定値とから逆数の現推定値を計算することにより、
逆数推定値の初期推定値の精度を高めるための回路が設
けられている。逆数の現推定値がら現商を計算すること
により、商の初期推定値の仮数の精度を高めるための回
路も設けられている。
の装置が提供される。この装置では、浮動小数点数除算
は、ｎビットの仮数を有する商を発生させる除数による
被除数の除算である。この装置は、除数の逆数の初期推
定値を計算するための回路を備える。また、逆数の初期
推定値から商の初期推定値を計算するための回路も含む
。誤差パラメータを計算し、誤差パラメータと逆数の初
期推定値とから逆数の現推定値を計算することにより、
逆数推定値の初期推定値の精度を高めるための回路が設
けられている。逆数の現推定値がら現商を計算すること
により、商の初期推定値の仮数の精度を高めるための回
路も設けられている。
さらに、逆数の現推定値と商の現推定値から剰余推定値
を計算するための回路も設けられている。
を計算するための回路も設けられている。
逆数の商及び剰余の仮数の精度は高めるための回路が設
けられている。逆数及び商の精度がｎビットを越えるま
で、精度が高められる。最後に、最後の現商に最後の現
逆数と最後の剰余の積を加えたものから、最終の商を計
算する回路が設けられている。
けられている。逆数及び商の精度がｎビットを越えるま
で、精度が高められる。最後に、最後の現商に最後の現
逆数と最後の剰余の積を加えたものから、最終の商を計
算する回路が設けられている。
好ましい実施例では、浮動小数点数除算を実行するため
の方法及び装置が提供される。まず、前記のように、最
近数への丸め操作による丸め方式を実現する浮動小数点
数除算を行なう。最終演算、すなわち、最終の商の計算
を実行する際に、最近数への丸めの他に、０への丸め、
負の無限大への丸め、または正の無限大への丸め等の他
の丸め方式を使用することも可能である。
の方法及び装置が提供される。まず、前記のように、最
近数への丸め操作による丸め方式を実現する浮動小数点
数除算を行なう。最終演算、すなわち、最終の商の計算
を実行する際に、最近数への丸めの他に、０への丸め、
負の無限大への丸め、または正の無限大への丸め等の他
の丸め方式を使用することも可能である。
さらに本発明では、正確な商がいつ計算されたかを知ら
せる機構が設けられている。これは、計算された剰余が
Ｏになったときに行なわれる。
せる機構が設けられている。これは、計算された剰余が
Ｏになったときに行なわれる。
Ｅ、実施例
以下で考察する浮動小数点数除算を実行するための方法
は、オペランド及び結果の仮数の処理のみを扱う。指数
の処理は当技術分野では周知であるので、この考察では
扱わない。除算の５つのステップについて以下に考察す
る。
は、オペランド及び結果の仮数の処理のみを扱う。指数
の処理は当技術分野では周知であるので、この考察では
扱わない。除算の５つのステップについて以下に考察す
る。
１、まず、除数の逆数の推定値を選択する。仮数がすべ
て１ビツトから成る除数では、除数の逆数の初期近似値
の大きさが除数の実際の逆数の大きさよりも大きいか、
または等しくなければならない。好ましい実施例では、
除数の逆数の初期推定値の大きさが、最近数への丸め操
作を使って正しく丸められた除数の実逆数の大きさより
も大きいか、または等しくなければならない。丸めにつ
いては、この明細書の後の部分で考察する。
て１ビツトから成る除数では、除数の逆数の初期近似値
の大きさが除数の実際の逆数の大きさよりも大きいか、
または等しくなければならない。好ましい実施例では、
除数の逆数の初期推定値の大きさが、最近数への丸め操
作を使って正しく丸められた除数の実逆数の大きさより
も大きいか、または等しくなければならない。丸めにつ
いては、この明細書の後の部分で考察する。
２、仮数がすべて１ビツトから成る除数では、商の初期
近似値が（好ましい実施例における最近数への丸め操作
を使って正しく丸められた）実際の商よりも大きいか、
または等しくなければならない。近似値の符号はオペラ
ンドの符号の排他的０である。
近似値が（好ましい実施例における最近数への丸め操作
を使って正しく丸められた）実際の商よりも大きいか、
または等しくなければならない。近似値の符号はオペラ
ンドの符号の排他的０である。
３、誤差パラメータの計算によって、前の近似値から逆
数の改善された近似値を発生させる。誤差パラメータ“
ｅ“は次の通りである。
数の改善された近似値を発生させる。誤差パラメータ“
ｅ“は次の通りである。
ｅ ＝ １．０ − ｂ＊ｙ
ｙ’＝ ｙ ＋ ｅ＊Ｙただし、Ｖ
’は改善された近似値である。これら２つの式の積のす
べてのビットは、機械の通常の仮数長に丸める前に、和
に関与しなければならない。
’は改善された近似値である。これら２つの式の積のす
べてのビットは、機械の通常の仮数長に丸める前に、和
に関与しなければならない。
４、以下の計算により、商の前の近似値を使って、商″
ｑ″”の改善された近似値を発生させる。
ｑ″”の改善された近似値を発生させる。
ｒ ＝ ａ−ｂ＊ｑ
ｑ’＝ ｑ 十 ｒ＊ｙただし、ｙは
ステップ３に従って計算したものである。前記の積のす
べてのビットは、機械の通常の仮数長に丸める前に、和
に関与しなければならない。
ステップ３に従って計算したものである。前記の積のす
べてのビットは、機械の通常の仮数長に丸める前に、和
に関与しなければならない。
５、商の近似値が最後の桁の１単位内で正しいことがわ
かっている場合は、商の近似値を改善するために使用さ
れる除数の逆数の大きさは、（最近数への丸め操作を使
って）正しく丸められた除数の実際の逆数の大きさに等
しくなければならない。ただし、仮数がすべて１ビツト
から成る除数では、近似値の大きさが正しく丸められた
逆数よりも最後の桁の１単位だけ小さいこともある、必
要とされる逆数は、ステップ３を繰返し適用することか
ら得られる。
かっている場合は、商の近似値を改善するために使用さ
れる除数の逆数の大きさは、（最近数への丸め操作を使
って）正しく丸められた除数の実際の逆数の大きさに等
しくなければならない。ただし、仮数がすべて１ビツト
から成る除数では、近似値の大きさが正しく丸められた
逆数よりも最後の桁の１単位だけ小さいこともある、必
要とされる逆数は、ステップ３を繰返し適用することか
ら得られる。
本発明の方法をはっきり理解するには、丸めの技法も理
解しなければならない。一般に、４種類の丸めモード方
式がある。最近数への丸めと呼ばれる第１の丸めモード
は、仮数における最も近い表示可能数を選択する。第２
の方式は０への丸めであり、仮数に満たない分数ビット
を捨てる。これは一般に切捨てと呼ばれる。もう１つの
丸めモードは正の無限大への丸めであり、これは、すぐ
上の最大表示可能数への丸めによって丸めを行なうもの
である。逆に、負の無限大への丸めは、すぐ下の表示可
能数への丸めを行なうものである。実際には、最近数へ
の丸め操作が最も難しく、Ｏへの丸め操作が最も簡単で
ある。正の無限大への丸め及び負の無限大への丸め操作
は複雑さの点でその中間である。
解しなければならない。一般に、４種類の丸めモード方
式がある。最近数への丸めと呼ばれる第１の丸めモード
は、仮数における最も近い表示可能数を選択する。第２
の方式は０への丸めであり、仮数に満たない分数ビット
を捨てる。これは一般に切捨てと呼ばれる。もう１つの
丸めモードは正の無限大への丸めであり、これは、すぐ
上の最大表示可能数への丸めによって丸めを行なうもの
である。逆に、負の無限大への丸めは、すぐ下の表示可
能数への丸めを行なうものである。実際には、最近数へ
の丸め操作が最も難しく、Ｏへの丸め操作が最も簡単で
ある。正の無限大への丸め及び負の無限大への丸め操作
は複雑さの点でその中間である。
好ましい実施例では、浮動小数点数演算装置は、１つの
原始演算 Ａ ＋ Ｂ＊Ｃ と、その３つの変形、すなわち、（ａ）−Ａ＋Ｂ＊Ｃ，
（ｂ）−Ａ−Ｂ＊Ｃ及び（ｃ）Ａ−Ｂ＊Ｃを実行する。
原始演算 Ａ ＋ Ｂ＊Ｃ と、その３つの変形、すなわち、（ａ）−Ａ＋Ｂ＊Ｃ，
（ｂ）−Ａ−Ｂ＊Ｃ及び（ｃ）Ａ−Ｂ＊Ｃを実行する。
この実施例では、各原始演算は、１つの丸め誤差のみで
実行される（すなわち、計算の最後の段階で丸めを実行
する）。この実施例では、Ｃオペランドに１．０を代入
すると、通常の加算及び減算が実行され、Ａオペランド
にＯ２０を代入すると、通常の乗算が実現される。
実行される（すなわち、計算の最後の段階で丸めを実行
する）。この実施例では、Ｃオペランドに１．０を代入
すると、通常の加算及び減算が実行され、Ａオペランド
にＯ２０を代入すると、通常の乗算が実現される。
本発明の目的は、■ＥＥＥ浮動小数点規格に従った浮動
小数点数除算を実現することである。ＩＥＥＥ浮動小数
点規格は、引用により本明細書に合体する。
小数点数除算を実現することである。ＩＥＥＥ浮動小数
点規格は、引用により本明細書に合体する。
第１図は、本発明の方法を示す全体的流れ図である。本
発明の方法は、ｂによるａの除算を実行することである
。ステップ１０で、無限大、０ならびに、数値を示さな
い数を計算から除外す石。
発明の方法は、ｂによるａの除算を実行することである
。ステップ１０で、無限大、０ならびに、数値を示さな
い数を計算から除外す石。
言い換えれば、そのような数に出会ったときは′、ＩＥ
ＥＥ規格で要求される結果が返される。ステップ１２で
、現丸めモードがどのようなものであれ、現丸めモード
を最近数への丸め操作に変更する。
ＥＥ規格で要求される結果が返される。ステップ１２で
、現丸めモードがどのようなものであれ、現丸めモード
を最近数への丸め操作に変更する。
ステップ１４で、除数の逆数の初期推定を行なう。
除数の仮数がすべて１ビツトである場合は、逆数の大き
さは１／ｂの実際の大きさよりも大きくなければならな
い。ステップ１６で、逆数ｙをａと共に使用して、商の
初期推定値を計算する。ステップ１８及び２０で、逆数
ｙ及び商ｑを改善する。
さは１／ｂの実際の大きさよりも大きくなければならな
い。ステップ１６で、逆数ｙをａと共に使用して、商の
初期推定値を計算する。ステップ１８及び２０で、逆数
ｙ及び商ｑを改善する。
「改善する」という言葉は、逆数及び商の仮数の精度を
高めることを意味する。ステップ１８で、誤差項ｅを計
算する。次に、この誤差項を使って、逆数ｙの現推定値
を再計算する。同様にステップ２０で、被除数及び除数
を商の最後の推定値と共に使用してまず剰余を計算し、
さらに、最後の商、算出した剰余及び逆数の最後の推定
値を使用して新しい商を推定することにより、商を「改
善する」。ステップ１８及び２０はどちらを先にしても
よく、繰返して実行することができる。ステップ２２で
、逆数ｙ及び商ｑが、それらの精度が結果を丸める前の
仮数の精度を越えるまで繰返して改善されたとき、最終
剰余を計算する。ステップ２４で、元の丸めモードに戻
る。ステップ２５で、最終の商を計算する。
高めることを意味する。ステップ１８で、誤差項ｅを計
算する。次に、この誤差項を使って、逆数ｙの現推定値
を再計算する。同様にステップ２０で、被除数及び除数
を商の最後の推定値と共に使用してまず剰余を計算し、
さらに、最後の商、算出した剰余及び逆数の最後の推定
値を使用して新しい商を推定することにより、商を「改
善する」。ステップ１８及び２０はどちらを先にしても
よく、繰返して実行することができる。ステップ２２で
、逆数ｙ及び商ｑが、それらの精度が結果を丸める前の
仮数の精度を越えるまで繰返して改善されたとき、最終
剰余を計算する。ステップ２４で、元の丸めモードに戻
る。ステップ２５で、最終の商を計算する。
第２図は、本発明の方法の第１の好ましい実施例を示す
。ステップ３０で、非数値数、無限大及びＯを除去して
、ＩＥＥＥ規格で要求される結果を返す。ステップ３２
で、現丸めモードを最近数への丸め操作に変更する。ス
テップ３４で、付録Ａに示すテーブルにアクセスするこ
とにより、逆数ｙの初期推定を行なう。ステップ３６で
、誤差項ｅを計算する。ステップ３８で、商ｑの最初の
近似を行なう。ステップ４０で、図示の手順に従って計
算を実行することにより、商ｑ及び逆数ｙを「改善する
」。ステップ４２で、元の丸めモードに戻る。ステップ
４４で、最終の商を計算する。
。ステップ３０で、非数値数、無限大及びＯを除去して
、ＩＥＥＥ規格で要求される結果を返す。ステップ３２
で、現丸めモードを最近数への丸め操作に変更する。ス
テップ３４で、付録Ａに示すテーブルにアクセスするこ
とにより、逆数ｙの初期推定を行なう。ステップ３６で
、誤差項ｅを計算する。ステップ３８で、商ｑの最初の
近似を行なう。ステップ４０で、図示の手順に従って計
算を実行することにより、商ｑ及び逆数ｙを「改善する
」。ステップ４２で、元の丸めモードに戻る。ステップ
４４で、最終の商を計算する。
第３図は、本発明の方法の第２の好ましい実施例を示す
。ステップ５０で、非数値数、無限大及び０を前と同様
に除去する。ステップ５２で、この現丸めモードを最近
数に変更する。ステップ５４で、付録Ａのテーブルに従
って逆数の初期推定を行なう。次に誤差項ｅの計算及び
それに続く逆数の計算によって逆数の精度を高める。ス
テップ５６で、最新の逆数推定値を使って誤差項ｅを再
計算する。ステップ５８で、商の推定値を発生させる。
。ステップ５０で、非数値数、無限大及び０を前と同様
に除去する。ステップ５２で、この現丸めモードを最近
数に変更する。ステップ５４で、付録Ａのテーブルに従
って逆数の初期推定を行なう。次に誤差項ｅの計算及び
それに続く逆数の計算によって逆数の精度を高める。ス
テップ５６で、最新の逆数推定値を使って誤差項ｅを再
計算する。ステップ５８で、商の推定値を発生させる。
ステップ６０で、図示の計算を実行することにより、逆
数及び商の仮数を「改善する」。ステップ６２で、元の
丸めモードに戻る。ステップ６４で、最終の商を計算す
る。
数及び商の仮数を「改善する」。ステップ６２で、元の
丸めモードに戻る。ステップ６４で、最終の商を計算す
る。
最終の商を計算する最後のステップを含む２つの実施例
では、商がいつ正確になったか（すなわち、剰余がいつ
０になったか）の表示が与えられることに留意されたい
。商の正確さに関するこの表示は、商の和の結果が正確
であることを示す。
では、商がいつ正確になったか（すなわち、剰余がいつ
０になったか）の表示が与えられることに留意されたい
。商の正確さに関するこの表示は、商の和の結果が正確
であることを示す。
第４図は、浮動小数点数演算装置のブロック・ダイヤグ
ラムである。この浮動小数点装置は、乗算及び加算を並
行して行なうことができる。好ましい実施例では、レジ
スタ７０は４０個の浮動小数点数演算ワードを含む。制
御線１０８を介する制御回路１０６の制御下で、浮動小
数点数演算データ・ワードがＡ演算ラッチ７２にロード
される。
ラムである。この浮動小数点装置は、乗算及び加算を並
行して行なうことができる。好ましい実施例では、レジ
スタ７０は４０個の浮動小数点数演算ワードを含む。制
御線１０８を介する制御回路１０６の制御下で、浮動小
数点数演算データ・ワードがＡ演算ラッチ７２にロード
される。
同様に、Ｂ演算ラッチ７４及びＣ演算ラッチ７６の内容
がロードされる。Ａ演算ラッチ７２及びＢ演算ラッチ７
４の内容は乗算機構８２に供給される。Ｂ演算ラッチ７
４の内容は、後で説明する乗算機構７８を通過する。乗
算機構８２は部分積をラッチ８６に供給し、第２の部分
積をラッチ８８に供給する。Ｃ演算ラッチ７６は浮動小
数点数を乗算機構８０を介して桁合せシフタ８４に供給
する。桁合せシフタ８４の出力は加数ラッチ９０に供給
される。乗算機構８２及び桁合せシフタ８４によって操
作されるレジスタの内容は、浮動小数点数の仮数の内容
であることを理解されたい。指数の乗算は制御回路１０
６で行なわれ、加算によって行なわれる。指数計算の結
果から、Ｃ演算ラッチの内容を適切にシフトさせるため
、入力が桁合せシフタ８４に供給され、前記内容をＡ演
算ラッチア２とＢ演算ラッチ７４の積に加えることがで
きるようになる。
がロードされる。Ａ演算ラッチ７２及びＢ演算ラッチ７
４の内容は乗算機構８２に供給される。Ｂ演算ラッチ７
４の内容は、後で説明する乗算機構７８を通過する。乗
算機構８２は部分積をラッチ８６に供給し、第２の部分
積をラッチ８８に供給する。Ｃ演算ラッチ７６は浮動小
数点数を乗算機構８０を介して桁合せシフタ８４に供給
する。桁合せシフタ８４の出力は加数ラッチ９０に供給
される。乗算機構８２及び桁合せシフタ８４によって操
作されるレジスタの内容は、浮動小数点数の仮数の内容
であることを理解されたい。指数の乗算は制御回路１０
６で行なわれ、加算によって行なわれる。指数計算の結
果から、Ｃ演算ラッチの内容を適切にシフトさせるため
、入力が桁合せシフタ８４に供給され、前記内容をＡ演
算ラッチア２とＢ演算ラッチ７４の積に加えることがで
きるようになる。
３：２桁上げ保管加算機構９２はラッチ８６．８８及び
９０の内容を受は取る。２つの出力は全加算機構９４に
供給される。全加算機構９４の内容が正規化回路９６で
正規化され、次に結果ラッチ９８に記憶される。結果ラ
ッチ９８の出力は周回増分機構１００に供給される。周
回増分機構１００の出力はレジスタ・ファイル７０に、
またはマルチプレクサ７８の代りとして乗算機構に、ま
たはマルチプレクサ８０を介して桁合せシフタ８４に供
給することができる。この浮動小数点数演算論理装置は
パイプライン方式で動作するので、マルチプレクサ７８
及び８０を設けることにより、前の命令からの結果を、
レジスタ・ファイル７０に記憶することなく、後続の命
令のために使用することができる。
９０の内容を受は取る。２つの出力は全加算機構９４に
供給される。全加算機構９４の内容が正規化回路９６で
正規化され、次に結果ラッチ９８に記憶される。結果ラ
ッチ９８の出力は周回増分機構１００に供給される。周
回増分機構１００の出力はレジスタ・ファイル７０に、
またはマルチプレクサ７８の代りとして乗算機構に、ま
たはマルチプレクサ８０を介して桁合せシフタ８４に供
給することができる。この浮動小数点数演算論理装置は
パイプライン方式で動作するので、マルチプレクサ７８
及び８０を設けることにより、前の命令からの結果を、
レジスタ・ファイル７０に記憶することなく、後続の命
令のために使用することができる。
除算では、制御回路１０６が、線１０４を介して除算マ
イクロコード制御回路１０２と共に、第１図、第２図及
び第３図に示す除算手順を実行する働きをする。
イクロコード制御回路１０２と共に、第１図、第２図及
び第３図に示す除算手順を実行する働きをする。
第５図は、制御回路１０６の制御の流れを示す。
まず、ステップ２００で浮動小数点命令を復号し、ステ
ップ２０２でオペランドを（レジスタ・ファイル７０か
ら）読み取る。ステップ２０４で、オペランドが（特別
な場合を除外する第２図のステップ３０に対応する）通
常の数であるか否かを判定する。オペランドが通常の数
でない場合は、制御の流れはステップ２０６に進んで、
■ＥＥＥ規格に従ってそれらの数を「除外」シ、ステッ
プ２００に戻る。しかし、それらの数が通常の数である
場合は、制御の流れはステップ２０８に進み、除算命令
があるかどうか判定する。除算命令がない場合は、制御
の流れはステップ２１６に進む。除算命令が存在する場
合は、制御の流れは除算マイクロコード２１０に進む。
ップ２０２でオペランドを（レジスタ・ファイル７０か
ら）読み取る。ステップ２０４で、オペランドが（特別
な場合を除外する第２図のステップ３０に対応する）通
常の数であるか否かを判定する。オペランドが通常の数
でない場合は、制御の流れはステップ２０６に進んで、
■ＥＥＥ規格に従ってそれらの数を「除外」シ、ステッ
プ２００に戻る。しかし、それらの数が通常の数である
場合は、制御の流れはステップ２０８に進み、除算命令
があるかどうか判定する。除算命令がない場合は、制御
の流れはステップ２１６に進む。除算命令が存在する場
合は、制御の流れは除算マイクロコード２１０に進む。
除算マイクロコード２１０は、除算マイクロコード手順
を開始するステップ２１２と、マイクロコードを実行す
るステップ２１４がら成る。ステップ２１４を終えると
、制御の流れはステップ２１６に進み、乗算を実行する
。次にステップ２１８で、加算を実行し、続いてステッ
プ２２０でレジスタ・ファイル７０に書き戻す。ステッ
プ２１６（乗算ステップ）は、ステップ４４ての逆数に
よる剰余ｒの乗算に対応する。第５図のステップ２１８
は、ステップ４４での剰余と逆数の積に商の加算に対応
する。レジスタに書き戻すステップ２２０は、最終の商
のレジスタ・ファイル７０への書込みに対応する。
を開始するステップ２１２と、マイクロコードを実行す
るステップ２１４がら成る。ステップ２１４を終えると
、制御の流れはステップ２１６に進み、乗算を実行する
。次にステップ２１８で、加算を実行し、続いてステッ
プ２２０でレジスタ・ファイル７０に書き戻す。ステッ
プ２１６（乗算ステップ）は、ステップ４４ての逆数に
よる剰余ｒの乗算に対応する。第５図のステップ２１８
は、ステップ４４での剰余と逆数の積に商の加算に対応
する。レジスタに書き戻すステップ２２０は、最終の商
のレジスタ・ファイル７０への書込みに対応する。
第６図は、除算マーカ・コード２１０の内容を示す。ま
ず、ステップ２３０で、丸めモードを最近数への丸めモ
ードにリセットする。ステップ２３２で、逆数ｙを索引
テーブルで調べて初期逆数推定値を求める。ステップ２
３４で、誤差項ｅを発生させる。ステップ２３６で、商
ｑの初期近似を行なう。ステップ２３８及びステップ２
４０で、ステップ２４０に列挙された計算を実行するこ
とにより、逆数ｙ及び商ｑの精度を高める。ステップ２
４２で、元の丸めモードに戻る。
ず、ステップ２３０で、丸めモードを最近数への丸めモ
ードにリセットする。ステップ２３２で、逆数ｙを索引
テーブルで調べて初期逆数推定値を求める。ステップ２
３４で、誤差項ｅを発生させる。ステップ２３６で、商
ｑの初期近似を行なう。ステップ２３８及びステップ２
４０で、ステップ２４０に列挙された計算を実行するこ
とにより、逆数ｙ及び商ｑの精度を高める。ステップ２
４２で、元の丸めモードに戻る。
前述のように、乗算ステップ２１６、加算ステップ２１
８及び書戻しステップ２２０は、最終の商の計算及び記
憶（第２図のステップ４４）に対応する。
８及び書戻しステップ２２０は、最終の商の計算及び記
憶（第２図のステップ４４）に対応する。
浮動小数点装置による演算の結果、浮動小数点数除算か
ら得られた商は、追加の回路を必要とすることなく、所
望の精度で正しいものとなる。
ら得られた商は、追加の回路を必要とすることなく、所
望の精度で正しいものとなる。
以下、本発明の好ましい実施例で必要とされる、ある数
の逆数の第一近似値の発生について説明する。この説明
の終りにあるテーブルは、本発明に従って近似値を発生
させる。
の逆数の第一近似値の発生について説明する。この説明
の終りにあるテーブルは、本発明に従って近似値を発生
させる。
演算ＲＥＣＩＰ Ｙ、Ｂは浮動小数点数演算である。
Ｙ及びＢは共に浮動小数点レジスタである。
演算の結果はレジスタＹに置かれ、Ｂの逆数に対する近
似値である。この演算の詳細は以下の通りである。
似値である。この演算の詳細は以下の通りである。
ＢがＮａＮである場合、Ｙ 二 Ｂ；
そうではなくて、Ｂが正または負の無限大である場合、
Ｙは正または負のＯである； そうではなくて、Ｂが正または負の０である場合、Ｙは
正または負の無限大である； そうではなくて、Ｂが非正規化されている場合は、正規
化された内部形式でＢを表す。
Ｙは正または負のＯである； そうではなくて、Ｂが正または負の０である場合、Ｙは
正または負の無限大である； そうではなくて、Ｂが非正規化されている場合は、正規
化された内部形式でＢを表す。
Ｙの符号 ＝ Ｂの符号
Ｙの不偏指数 ＝ １−Ｂの不偏指数
Ｙの先頭の９個の分数＊ビット ＝ テーブル（Ｂの先
頭の８個の分数＊ビット）。
頭の８個の分数＊ビット）。
注：「先頭の８個の分数ビット」または「先頭の９個の
分数ビット」は、ＩＥＥＥ様式で物理的に表示されてい
ない、先頭の暗示された１ビツトを排除する。言い換え
れば、正規化された数では、「先頭の８個の分数ビット
」は、Ｏから始まる通常のＩＢＭの左から右への番号付
けでは、ダブルワードのビット１２−１９である。
分数ビット」は、ＩＥＥＥ様式で物理的に表示されてい
ない、先頭の暗示された１ビツトを排除する。言い換え
れば、正規化された数では、「先頭の８個の分数ビット
」は、Ｏから始まる通常のＩＢＭの左から右への番号付
けでは、ダブルワードのビット１２−１９である。
ここに示されたテーブルによれば、０、無限大及びＮａ
Ｎを含む特別の場合を除いて、０≦ＡＢＳ（１−ＢＹ）
≦１／３６２である。具体的には、すべて１の除数では
、ＲＥＣＩＰ動作の構成は、正しく丸められた結果への
収束を保証するために必要となる、逆数の大きさを過大
に見積もる。
Ｎを含む特別の場合を除いて、０≦ＡＢＳ（１−ＢＹ）
≦１／３６２である。具体的には、すべて１の除数では
、ＲＥＣＩＰ動作の構成は、正しく丸められた結果への
収束を保証するために必要となる、逆数の大きさを過大
に見積もる。
ＲＥＣＩＰをコンピュータ・アーキテクチャで示す必要
はなく、その代り、ＤＩｖＩＤＥ命令による使用のため
にしか使用できなくてもよい。その場合、Ｎ ａ Ｎ
％無限大またはＯを処理する必要はない。というのは、
これらのケースはハードウェアにより特別なケースとし
て処理されるからである。
はなく、その代り、ＤＩｖＩＤＥ命令による使用のため
にしか使用できなくてもよい。その場合、Ｎ ａ Ｎ
％無限大またはＯを処理する必要はない。というのは、
これらのケースはハードウェアにより特別なケースとし
て処理されるからである。
下記に長様式のＩＥＥＥ数に対してＲＥＣＩＰ動作で必
要な分数を構成するために必要なテーブルを１６進数で
示す。（テーブルの位置及び内容は１６進数で示しであ
る。テーブルの値は長さ９ビツトで左寄せしである。） ｆｆ０ １ ｆｄ。
要な分数を構成するために必要なテーブルを１６進数で
示す。（テーブルの位置及び内容は１６進数で示しであ
る。テーブルの値は長さ９ビツトで左寄せしである。） ｆｆ０ １ ｆｄ。
２ ｆｂ。
ｆ９０
ｆ７０
ｆ５０
ｆ３８
ｆ１８
ｅｆ８
ｅｄ８
０ ｅｃｏ
１１ ｅａ。
２ ｅａ０
３ ｅ６８
４ ｅ４８
５ ｅ３０
１６ ｅｌ。
１７ ｄｆ。
８ ｄｄ８
１９ ｄｃ。
０ ｄａｏ
１ ｄ８８
２ ｄ６８
３ ｄ５０
４ ｄ３８
５ ｄ１８
２６ ｄｏ。
７ ｅａ８
８ ｃｃ８
９ ｃｂｏ
０ ｃ９８
１ ｅａ０
２ ｃ６８
３ ｃ５０
４ ｃ３０
５ ｃ１８
３６ ｃｏ。
７ ｂｅ８
３８ ｂｄ。
９ ｂｂ８
０ ｈａｏ
１ ｂ８８
２ ｂ７０
３ ｂ５８
４ ｂ４０
５ ｂ２８
６ ｂ１８
４７ ｂｏ。
８ ｅａ８
９ ａｄｏ
０ ａｂ８
１ ｅａ８
２ ａ９０
３ ａ７８
４ ｅａ０
５ ａ５０
６ ａ３８
７ ａ２０
５８ ａｌ。
９９ｆ８
０９ｅＯ
１９ｄ０
２９ｂ８
３９ａ０
６９６Ｂ
２８ｆ０
３８ｅＯ
４８ｃ８
５８ｂ８
６８ａＯ
６７ｅ８
７７ｄ８
８７ｃ８
９７ｂ８
０７ａ８
Ｂ ７４０
１００６ｆ８
１０１６ｅ８
１０２６ｄ８
１０３６ｃ８
１０４６ｂ８
１０５６ａ８
１１７５ｆ０
１１８５ｅ０
１１９５ｄＯ
１２０５ｃ０
１２１５ｂ０
１２２５ａ８
１２６５ＥＳ８
１３４４ｆ８
１３５４ｆ０
１３６４ｅＯ
１３７４ｄ０
１３８４ｃ０
１３９４ｂ８
１４０４ａ８
１５４３ｆ８
１５５３ｅ８
１５６３ｅ０
１５７３ｄＯ
１５８３ａ０
１５９３ｂ８
１６０３ａ８
１６１３ａ０
１？２３２０
１？３３１０
１７６２ｆ０
１７７２ｅ８
１７８２ｄ８
１７９２ｄＯ
１８０２ｃ８
１８１２ｂ８
１８２２ｂ０
１８３２ａＯ
１Ｂ６２８０
２００１ｆＯ
２０１１ｅ８
２０２１ｅ０
２０３１ｄ０
２０４１ｃ８
２０５１ｃ０
２０６１ｂ８
２０７１ｂ０
２０８１ａＯ
２２６０ｆ８
２２７０ｆ０
２２８０ｅ８
２２９０ｅ０
２３００ｄ８
２３１０ｄＯ
２３２０ｃ８
２３３０ｃＯ
２３４０ｂ０
２３５０ａ８
２３６０ａＯ
２４３０Ｂ８
以下、好ましい実施例に従って実行される幾つかの除算
例を示す。すべての数は１６進表記法で表され、ＩＥＥ
Ｅ２進浮動小数点規格に従って、先頭ビットは符号ビッ
トを表し、次の１１ビツトは超過−１０２３指数を表し
、残りの５２ビツトは仮数を表す（この先頭ビットは正
規化された数では表示されない）。
例を示す。すべての数は１６進表記法で表され、ＩＥＥ
Ｅ２進浮動小数点規格に従って、先頭ビットは符号ビッ
トを表し、次の１１ビツトは超過−１０２３指数を表し
、残りの５２ビツトは仮数を表す（この先頭ビットは正
規化された数では表示されない）。
各側の始めに、分子、分母ならびに丸めモードを示す。
好ましい実施例で生成される値を左側に示しである。こ
れらの値は、商、逆数、剰余、及び逆数の誤差に対する
連続した近似値を見つけやすくするよう意図されている
。終りに、本発明に従って発生される商に対して残され
た剰余、及び商の最も近い近似値によって残された剰余
を示す。
れらの値は、商、逆数、剰余、及び逆数の誤差に対する
連続した近似値を見つけやすくするよう意図されている
。終りに、本発明に従って発生される商に対して残され
た剰余、及び商の最も近い近似値によって残された剰余
を示す。
本発明による近似では、■ＥＥＥの最近数への丸め操作
モードで必要とされる、より小さな剰余が残ることに留
意されたい。
モードで必要とされる、より小さな剰余が残ることに留
意されたい。
各側の右側には、わずかに変更された計算が示されてお
り、本発明による規則の１つに従わない場合に商がどの
ようにずれたものになるかを示す。
り、本発明による規則の１つに従わない場合に商がどの
ようにずれたものになるかを示す。
分子： ３ＦＦＡＡＡＭＡＡＡＡＡＡＡ８丸めトド：
最近数 ｙ ＝３ＦＥＯＯ８００００００００００ｅ ＝ＢＦ５
ＦＦＦＦＦＦＦＦＦＦ９ＦＤｑ ＝ ３ＦＥＡＢ７ＦＦ
ＦＦＦＦＦＦＦＤｙｌ ＝３ＦＤＦＦＦＦ８０００００
００３ｒ ＝ＢＦ６ＡＡＡＡＡΔＡＡＡＡ４ＦＥｅｌ
＝３ＥＣＦＦＦＦＦＦＦＦＦＦＦＦＤｙ ＝３ＦＥＯＯ
８００００００００００ｅ−ＢＦ５ＦＦＦＦＦＦＦＦＦ
Ｆ９ＦＤｑ −３ＦＥＡＢ７ＦＦＦＦＦＦＦＦＦＤｙ
Ｃ３ＦＤＦＦＦＦ８０００００００３ｒ＝ＢＦ６ΔＡＡ
ＡΔΔＡＡＡＡ／ＩＦＥｅ１−３ＥＣＦＦＦＦＦＦＦＦ
ＦＦＦＦＤｒｌ ＝ＢＥ４ＡＡＡＡＡＡＢＦＦＦＦＦＥ
ｒ１＝ＢＥ４ＡＡＡＡＡＡＢＦＦＦＦＦＥ別の剰余
ＢＣ９ＦＦＦＦＦＦＦＦＦＦＦＦＥここで、除数の仮
数がすべて１ビツトである場合を示す。逆数及び商の初
期推定値が過大見積りではなく過小見積りである場合は
、たとえ過小見積りが近似性の点ではるかにすぐれた推
定であったとしても、繰返しによって、正しく丸められ
た商に収束しない。
最近数 ｙ ＝３ＦＥＯＯ８００００００００００ｅ ＝ＢＦ５
ＦＦＦＦＦＦＦＦＦＦ９ＦＤｑ ＝ ３ＦＥＡＢ７ＦＦ
ＦＦＦＦＦＦＦＤｙｌ ＝３ＦＤＦＦＦＦ８０００００
００３ｒ ＝ＢＦ６ＡＡＡＡＡΔＡＡＡＡ４ＦＥｅｌ
＝３ＥＣＦＦＦＦＦＦＦＦＦＦＦＦＤｙ ＝３ＦＥＯＯ
８００００００００００ｅ−ＢＦ５ＦＦＦＦＦＦＦＦＦ
Ｆ９ＦＤｑ −３ＦＥＡＢ７ＦＦＦＦＦＦＦＦＦＤｙ
Ｃ３ＦＤＦＦＦＦ８０００００００３ｒ＝ＢＦ６ΔＡＡ
ＡΔΔＡＡＡＡ／ＩＦＥｅ１−３ＥＣＦＦＦＦＦＦＦＦ
ＦＦＦＦＤｒｌ ＝ＢＥ４ＡＡＡＡＡＡＢＦＦＦＦＦＥ
ｒ１＝ＢＥ４ＡＡＡＡＡＡＢＦＦＦＦＦＥ別の剰余
ＢＣ９ＦＦＦＦＦＦＦＦＦＦＦＦＥここで、除数の仮
数がすべて１ビツトである場合を示す。逆数及び商の初
期推定値が過大見積りではなく過小見積りである場合は
、たとえ過小見積りが近似性の点ではるかにすぐれた推
定であったとしても、繰返しによって、正しく丸められ
た商に収束しない。
分子： ３ｆｆＯ００００００００００００分母：
３ｆｆｆｆｆｆｆｆｆｆｆｆｆｆｆ丸めトド：最近数 ｙｌ ＝３ＦＤＦＦＦＦ８０００００００１
ｙｌ＝ ３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯｑｌ
＝３ＦＥＯＯＯＯＯＯ２００００００ｑ１＝３ＦＥＯＯ
ＯＯＯＯＯＯＯＯＯＯＯｑ２ ＝３ＦＥＯＯＯＯＯＯＯ
ＯＯＯＯＯ１ｑ２＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯ
ｅ３ ＝３ＣＡＯＯＯＯＯＯＯＯＯＯＯＯＯｅ３−ＢＣ
ＡＯＯＯＯＯＯＯＯＯＯＯＯＯｙ４ ＝３ＦＥＯＯＯＯ
ＯＯＯＯＯＯＯＯＯｙ’１−３１νＥ００００００００
０００００ｑｆ ＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯ１
ｑｆ＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯこの例では、
右側の正しくないバージョンでは、Ｑｆを計算するため
ｙ４の代りにｙ３を使用した。
３ｆｆｆｆｆｆｆｆｆｆｆｆｆｆｆ丸めトド：最近数 ｙｌ ＝３ＦＤＦＦＦＦ８０００００００１
ｙｌ＝ ３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯｑｌ
＝３ＦＥＯＯＯＯＯＯ２００００００ｑ１＝３ＦＥＯＯ
ＯＯＯＯＯＯＯＯＯＯＯｑ２ ＝３ＦＥＯＯＯＯＯＯＯ
ＯＯＯＯＯ１ｑ２＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯ
ｅ３ ＝３ＣＡＯＯＯＯＯＯＯＯＯＯＯＯＯｅ３−ＢＣ
ＡＯＯＯＯＯＯＯＯＯＯＯＯＯｙ４ ＝３ＦＥＯＯＯＯ
ＯＯＯＯＯＯＯＯＯｙ’１−３１νＥ００００００００
０００００ｑｆ ＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯ１
ｑｆ＝３ＦＥＯＯＯＯＯＯＯＯＯＯＯＯＯこの例では、
右側の正しくないバージョンでは、Ｑｆを計算するため
ｙ４の代りにｙ３を使用した。
除数の逆数のこれら２つの近似値は１ビツトしが異なっ
ていないことに留意されたい。たとえｙ３が丸めの前の
６５ビツト以上に関して正しくても、規則５で要求され
るように、最後の桁の１単位内で正しい逆数の近似値か
ら計算されたものではない。したがって、最終の商を計
算するには十分正確でなかった。
ていないことに留意されたい。たとえｙ３が丸めの前の
６５ビツト以上に関して正しくても、規則５で要求され
るように、最後の桁の１単位内で正しい逆数の近似値か
ら計算されたものではない。したがって、最終の商を計
算するには十分正確でなかった。
前記２つの事例は、繰返し逆数法の実施が従来うまくい
かなかった「困難な除算の問題」の例である。本発明の
方法はこれらの困難を克服する。
かなかった「困難な除算の問題」の例である。本発明の
方法はこれらの困難を克服する。
「困難な問題」が極めてまれなことは事実である。
本発明によらなくても大部分の除算は正しく行なえるが
、本発明の開示を用いると、丸めモードにかかわらず、
かつ最後に条件付き調整なしに、すべての除算を正しく
行なうことができる。
、本発明の開示を用いると、丸めモードにかかわらず、
かつ最後に条件付き調整なしに、すべての除算を正しく
行なうことができる。
さらに、正確な商の場合は、商の終りから２番目の近似
値が既に正しく、最終補正は正しい答に０を加えるもの
であり、常に正確な演算である。
値が既に正しく、最終補正は正しい答に０を加えるもの
であり、常に正確な演算である。
以上、本発明をこれらの特定の実施例に関して説明して
きたが、この説明を限定的なものと解釈すべきではない
。本発明の説明を参照すれば、開示された実施例の種々
の変形ならびに本発明のその他の実施例が、当業者には
明らかになるはずである。したがって、頭記の特許請求
の範囲は、本発明の真の範囲に含まれるそのような変形
または実施例を含むものである Ｆ９発明の効果 上述の如く、本発明によれば、浮動小数点除算の精度の
高い実行が可能となる。
きたが、この説明を限定的なものと解釈すべきではない
。本発明の説明を参照すれば、開示された実施例の種々
の変形ならびに本発明のその他の実施例が、当業者には
明らかになるはずである。したがって、頭記の特許請求
の範囲は、本発明の真の範囲に含まれるそのような変形
または実施例を含むものである Ｆ９発明の効果 上述の如く、本発明によれば、浮動小数点除算の精度の
高い実行が可能となる。
第１図は、浮動小数点数除算法を示す流れ図である。
第２図は、浮動小数点数除算法の第１の好ましい実施例
を示す流れ図である。 第３図は、浮動小数点数除算の第２の好ましい実施例を
示す流れ図である。 第４図は、浮動小数点数演算装置を示すブロック・ダイ
ヤグラムである。 第５図は、浮動小数点数演算装置用の制御回路の動作を
示す流れ図である。 第６図は、浮動小数点数除算制御装置の動作を示す流れ
図である。 ７０・・・・レジスタ・ファイル、７２．７４．７６・
・・・演算ラッチ、７８．８０・・・・マルチプレクサ
、８２・・・・乗算機構、８４・・・・桁合せシフタ、
１０２・・・・除算マイクロコード、１０６・・・・制
御回路。
を示す流れ図である。 第３図は、浮動小数点数除算の第２の好ましい実施例を
示す流れ図である。 第４図は、浮動小数点数演算装置を示すブロック・ダイ
ヤグラムである。 第５図は、浮動小数点数演算装置用の制御回路の動作を
示す流れ図である。 第６図は、浮動小数点数除算制御装置の動作を示す流れ
図である。 ７０・・・・レジスタ・ファイル、７２．７４．７６・
・・・演算ラッチ、７８．８０・・・・マルチプレクサ
、８２・・・・乗算機構、８４・・・・桁合せシフタ、
１０２・・・・除算マイクロコード、１０６・・・・制
御回路。
Claims (6)
- （１）Ｎビットの仮数を有する商を発生させるために、
除数による被除数の浮動小数点数除算を実行するための
方法であって、 （ａ）除数の逆数のテーブルから前記除数の逆数の初期
推定値にアクセスするステップと、（ｂ）前記逆数の前
記初期推定値から、前記商の初期推定値及び対応する剰
余の推定値を計算するステップと、 （ｃ）誤差パラメータを計算し、前記誤差パラメータ及
び前記初期逆数推定値、初期商推定値及び初期剰余推定
値から、現逆数推定値、現商推定値及び現剰余推定値を
繰り返し計算することにより、前記逆数推定値、商推定
値及び剰余推定値の前記仮数の前記精度を高めるステッ
プと、 （ｄ）前記逆数推定値及び前記商推定値の前記精度がＮ
ビットを越えるまでステップ（ｃ）を繰り返すステップ
と、 （ｅ）前記最後の現商推定値に前記最後の現逆数推定値
と前記最後の剰余推定値の積を加えたものから、最終の
商を計算するステップ を含む方法。 - （２）Ｎビットの仮数を有する商を発生させるために、
除数による被除数の浮動小数点数除算を実行するための
方法であって、 （ａ）前記除数の逆数の初期推定値を計算するステップ
と、 （ｂ）前記逆数の前記初期推定値から前記商の初期推定
値を計算するステップと、 （ｃ）誤差パラメータを計算し、前記誤差パラメータ及
び前記逆数の前記初期推定値から前記逆数の現推定値を
計算することにより、前記逆数の前記初期推定値の前記
精度を高めるステップと、（ｄ）前記逆数の前記現推定
値から現商を計算することにより、前記商の前記初期推
定値の前記仮数の前記精度を高めるステップと、 （ｅ）前記現逆数推定値及び前記現商推定値から剰余の
推定値を計算するステップと、 （ｆ）前記逆数推定値及び前記商推定値がＮビットを越
えるまで、ステップ（ｃ）、（ｄ）及び（ｅ）を繰り返
すステップと、 （ｇ）前記最後の現商推定値に前記最新の現逆数推定値
と前記最新の剰余推定値との積を加えたものから最終の
商を計算するステップ を含む方法。 - （３）Ｎビット精度の丸められた仮数を有する商を発生
させるために、除数による被除数の浮動小数点数除算を
実行するための方法であって、 （ａ）前記除数の逆数の初期推定値を計算するステップ
と、 （ｂ）前記逆数の前記初期推定値から前記商の初期推定
値を計算し、最近数への丸め操作によって丸めを行なう
ステップと、 （ｃ）誤差パラメータを計算し、前記誤差パラメータ及
び前記逆数の前記初期推定値から前記逆数の現推定値を
計算し、最近数への丸め操作によって丸めを行なうこと
により、前記逆数の前記初期推定値の前記精度を高める
ステップと、 （ｄ）前記逆数の前記現推定値から現商を計算し、最近
数への丸め操作によって丸めを行なうことにより、前記
商の前記初期推定値の前記仮数の前記精度を高めるステ
ップと、 （ｅ）前記現在の逆数推定値及び前記現商推定値から剰
余の推定値を計算し、最近数への丸め操作によって丸め
を行なうステップと、 （ｆ）前記逆数推定値及び前記商推定値の精度がＮビッ
トを越えるまで、ステップ（ｃ）、（ｄ）及び（ｅ）を
繰り返すステップと、 （ｇ）前記最後の現商推定値に前記最新の現逆数推定値
と前記最新の剰余推定値との積を加えたものから最終の
商を計算し、最近数への丸め操作以外の操作によって丸
めを行なうステップ を含む方法。 - （４）Ｎビットの仮数を有する商を発生させるために、
除数による被除数の浮動小数点数除算を実行するための
装置であって、 除数の逆数のテーブルから前記除数の逆数の初期推定値
にアクセスするための手段と、 前記逆数の前記初期推定値から前記商の初期推定値及び
対応する剰余推定値を計算するための手段と、 誤差パラメータを計算し、前記逆数推定値及び前記商推
定値の前記精度がＮビットを越えるまで、前記誤差パラ
メータ及び前記初期逆数推定値、初期商推定値、初期剰
余推定値から現逆数推定値、現商推定値及び現剰余推定
値を繰り返して計算することにより、前記逆数推定値、
商推定値及び剰余推定値の前記精度を高めるための手段
と、前記最後の現商推定値に前記最新の現逆数推定値と
前記最新の剰余推定値との積を加えたものから、最終の
商を計算するための手段 を含む装置。 - （５）Ｎビットの仮数を有する商を発生させるために、
除数による被除数の浮動小数点数除算を実行するための
装置であって、 前記除数の逆数の初期推定値を計算するための手段と、 前記逆数の前記初期推定値から前記商の初期推定値を計
算するための手段と、 誤差パラメータを計算し、前記誤差パラメータ及び前記
逆数の前記初期推定値から前記逆数の現推定値を計算す
ることにより、前記逆数の前記初期推定値の前記精度を
高めるための手段と、前記逆数の前記現推定値から現商
を計算することにより、前記商の前記初期推定値の前記
仮数の前記精度を高めるための手段と、 前記現逆数推定値及び前記現商推定値から剰余の推定値
を計算するための手段と、 前記逆数推定値及び前記商推定値の前記精度がＮビット
を越えるまで、前記現逆数、商及び剰余の現推定値の前
記仮数の前記精度を高めるための手段と、 前記最後の現商推定値に前記最新の現逆数推定値と前記
最新の剰余推定値との積を加えたものから、最終の商を
計算するための手段 を含む装置。 - （６）Ｎビット精度の丸められた仮数を有する商を発生
させるために、除数による被除数の浮動小数点数除算を
実行するための装置であって、 前記除数の逆数の初期推定値を計算するための手段と、 前記逆数の前記初期推定値から前記商の初期推定値を計
算し、最近数への丸め操作によって丸めを行なうための
手段と、 誤差パラメータを計算し、前記誤差パラメータ及び前記
逆数の前記初期推定値から前記逆数の現推定値を計算し
、最近数への丸め操作によって丸めを行なうことにより
、前記逆数の前記初期推定値の前記仮数の前記精度を高
めるための手段と、前記逆数の前記現推定値から現商を
計算し、最近数への丸め操作によって丸めを行なうこと
により、前記商の前記初期推定値の前記仮数の前記精度
を高めるための手段と、 前記現逆数推定値及び前記現商推定値から剰余の推定値
を計算し、最近数への丸め操作によって丸めを行なうた
めの手段と、 前記逆数推定値及び前記商推定値の前記精度がＮビット
を越えるまで、前記逆数及び商の前記現推定値の前記仮
数の前記精度を高めるための手段と、 前記最後の現商推定値に前記最新の現逆数推定値と前記
最新の剰余推定値との積を加えたものから、最終の商を
計算し、最近数への丸め操作以外の丸めを行なうための
手段 を含む装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29777189A | 1989-01-13 | 1989-01-13 | |
| US297771 | 1989-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02227726A true JPH02227726A (ja) | 1990-09-10 |
| JPH0687219B2 JPH0687219B2 (ja) | 1994-11-02 |
Family
ID=23147678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003659A Expired - Lifetime JPH0687219B2 (ja) | 1989-01-13 | 1990-01-12 | 制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0377992B1 (ja) |
| JP (1) | JPH0687219B2 (ja) |
| DE (1) | DE68926289T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020166661A (ja) * | 2019-03-29 | 2020-10-08 | 日本電気株式会社 | 除算装置、除算方法及びプログラム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046038A (en) * | 1989-07-07 | 1991-09-03 | Cyrix Corporation | Method and apparatus for performing division using a rectangular aspect ratio multiplier |
| WO1991010190A1 (en) * | 1989-12-29 | 1991-07-11 | Motorola, Inc. | Methods and apparatus for efficient resource allocation for error and exception handling in convergent division |
| US5341321A (en) * | 1993-05-05 | 1994-08-23 | Hewlett-Packard Company | Floating point arithmetic unit using modified Newton-Raphson technique for division and square root |
| GB2372353A (en) * | 2000-12-20 | 2002-08-21 | Sicon Video Corp | Method and apparatus for calculating a reciprocal |
| US9146706B2 (en) | 2006-05-05 | 2015-09-29 | Qualcomm Incorporated | Controlled-precision iterative arithmetic logic unit |
| US20120059866A1 (en) * | 2010-09-03 | 2012-03-08 | Advanced Micro Devices, Inc. | Method and apparatus for performing floating-point division |
| US8775494B2 (en) | 2011-03-01 | 2014-07-08 | Nvidia Corporation | System and method for testing whether a result is correctly rounded |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4996647A (ja) * | 1972-10-30 | 1974-09-12 | ||
| JPS54136147A (en) * | 1978-04-13 | 1979-10-23 | Panafacom Ltd | Divider |
| JPS5520508A (en) * | 1978-06-29 | 1980-02-14 | Panafacom Ltd | Processor for division |
| JPS61262930A (ja) * | 1985-05-17 | 1986-11-20 | Nec Corp | 除算装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4594680A (en) * | 1983-05-04 | 1986-06-10 | Sperry Corporation | Apparatus for performing quadratic convergence division in a large data processing system |
| JPS60164837A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 除算装置 |
-
1989
- 1989-12-20 DE DE1989626289 patent/DE68926289T2/de not_active Expired - Fee Related
- 1989-12-20 EP EP19890313402 patent/EP0377992B1/en not_active Expired - Lifetime
-
1990
- 1990-01-12 JP JP2003659A patent/JPH0687219B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4996647A (ja) * | 1972-10-30 | 1974-09-12 | ||
| JPS54136147A (en) * | 1978-04-13 | 1979-10-23 | Panafacom Ltd | Divider |
| JPS5520508A (en) * | 1978-06-29 | 1980-02-14 | Panafacom Ltd | Processor for division |
| JPS61262930A (ja) * | 1985-05-17 | 1986-11-20 | Nec Corp | 除算装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020166661A (ja) * | 2019-03-29 | 2020-10-08 | 日本電気株式会社 | 除算装置、除算方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687219B2 (ja) | 1994-11-02 |
| EP0377992A3 (en) | 1992-01-08 |
| EP0377992A2 (en) | 1990-07-18 |
| EP0377992B1 (en) | 1996-04-17 |
| DE68926289T2 (de) | 1996-10-10 |
| DE68926289D1 (de) | 1996-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249149A (en) | Method and apparatus for performining floating point division | |
| JP6495220B2 (ja) | 選択可能な副精度に対して、低減された電力要求を有する浮動小数点プロセッサ | |
| JP4953644B2 (ja) | 正規化および丸め処理前にフィードバックを行う浮動小数点ユニットのためのシステムおよび方法 | |
| JP3541066B2 (ja) | コンピュータにおいて除算および平方根計算を実施するための方法および装置 | |
| US8046399B1 (en) | Fused multiply-add rounding and unfused multiply-add rounding in a single multiply-add module | |
| US20110106868A1 (en) | Floating point multiplier with partial product shifting circuitry for result alignment | |
| US10338889B2 (en) | Apparatus and method for controlling rounding when performing a floating point operation | |
| US20080208945A1 (en) | Method to compute an approximation to the reciprocal of the square root of a floating point number in ieee format | |
| US8060551B2 (en) | Method and apparatus for integer division | |
| US20230092574A1 (en) | Single-cycle kulisch accumulator | |
| US5943249A (en) | Method and apparatus to perform pipelined denormalization of floating-point results | |
| US20080263336A1 (en) | Processor Having Efficient Function Estimate Instructions | |
| US5260889A (en) | Computation of sticky-bit in parallel with partial products in a floating point multiplier unit | |
| US20070038693A1 (en) | Method and Processor for Performing a Floating-Point Instruction Within a Processor | |
| JPH02227726A (ja) | 制御方法 | |
| US4996660A (en) | Selection of divisor multipliers in a floating point divide circuit | |
| US6598065B1 (en) | Method for achieving correctly rounded quotients in algorithms based on fused multiply-accumulate without requiring the intermediate calculation of a correctly rounded reciprocal | |
| Bruguera | Low-latency and high-bandwidth pipelined radix-64 division and square root unit | |
| US6963895B1 (en) | Floating point pipeline method and circuit for fast inverse square root calculations | |
| Jaiswal et al. | Taylor series based architecture for quadruple precision floating point division | |
| JP2002023997A (ja) | 浮動小数点演算のための選択ベースの丸め方法 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP3541086B2 (ja) | 除算結果、及び開平算結果に正確な丸め処理を行う方法、及び装置 | |
| Piso et al. | Obtaining accurate error expressions and bounds for floating-point multiplicative algorithms | |
| JP2022173719A (ja) | 演算処理装置および演算方法 |