JPH0221692B2 - - Google Patents

Info

Publication number
JPH0221692B2
JPH0221692B2 JP57152960A JP15296082A JPH0221692B2 JP H0221692 B2 JPH0221692 B2 JP H0221692B2 JP 57152960 A JP57152960 A JP 57152960A JP 15296082 A JP15296082 A JP 15296082A JP H0221692 B2 JPH0221692 B2 JP H0221692B2
Authority
JP
Japan
Prior art keywords
output
circuit
input terminal
loop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57152960A
Other languages
Japanese (ja)
Other versions
JPS5941921A (en
Inventor
Kyoshi Imai
Kazumi Kawashima
Masaaki Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15296082A priority Critical patent/JPS5941921A/en
Publication of JPS5941921A publication Critical patent/JPS5941921A/en
Publication of JPH0221692B2 publication Critical patent/JPH0221692B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18Automatic scanning over a band of frequencies

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

産業上の利用分野 本発明は電圧制御局部発振器(VCO)をもち、
同調素子として可変容量ダイオードを有するヘテ
ロダイン受信系において、目的の受信波に同調す
るまでは開ループ動作で受信波をサーチし、ある
同調条件に達した後は閉ループを形成して受信状
態に入る、いわゆるサーチ同調系の選局制御回路
に関する。 従来例の構成とその問題点 この種の選局制御回路は、特別なメモリーが必
要なく、安価に構成できるため、低インチのテレ
ビジヨン受像機などで使用されてきた。しかし、
従来の装置では、開ループから閉ループへの移行
は、放送信号を受信していない状態から放送信号
を受信する状態になり、かつある同調条件を満足
した時に閉ループに移行する一つの過程しかな
い。このため、現在放送を受信中の場合には、一
度、放送信号を受信しない状態に移行する必要が
あるが、これは、上方探局〔サーチアツプ〕指示
スイツチまたは下方探局〔サーチダウン〕指示ス
イツチが一度押されたら、この状態をキヤパシタ
で保持して所定時間後に放送受信中であるか否か
の検出を開始するよう構成されている。しかし、
前記キヤパシタによる状態保持の期間の長さが不
確実であり、所定時間経過後が依然として放送受
信中である場合もあつて、十分なものでもなく、
またIC化にも適さない。 発明の目的 本発明は、確実に開ループから閉ループへ移行
できるようにすることを目的とする。 発明の構成 本発明は、可変容量ダイオードを同調素子とす
る電圧制御局部発振器を有するヘテロダイン受信
系において、探局指示入力端子が接続されたセツ
ト入力端子および記憶状態をリセツトするリセツ
ト入力端子を持つサーチ状態記憶回路と、放送有
無検出回路と、中間周波数信号の検波回路と、前
記検波回路の出力に接続された検波出力比較器
と、前記検波出力比較器の出力、前記放送有無検
出回路の出力および前記探局指示入力端子とに接
続され、探局指示入力端子から入力される探局指
示信号により希望の電波を受信するまでは開ルー
プで探局し、検波出力比較器および放送有無検出
回路の出力信号が所定の同調状態を示す信号であ
るときには閉ループで受信状態に入るよう制御す
るループ開閉制御回路と、開ループ制御用入力端
子、閉ループ制御用入力端子、およびこれらの入
力端子の一方を選択させるループ開閉制御用入力
端子とを持ち、出力が前記ヘテロダイン受信系の
電圧制御局部発振器に接続され、この電圧制御局
部発振器の発振周波数を制御する制御出力信号を
発生する電圧制御回路とを備え、前記電圧制御回
路の開ループ制御用入力端子には前記サーチ状態
記憶回路の出力を接続し、前記電圧制御回路の閉
ループ制御用入力端子には前記検波出力比較器の
出力および前記放送有無検出回路の出力を接続
し、前記電圧制御回路のループ開閉制御用入力端
子および前記サーチ状態記憶回路のリセツト入力
端子には前記ループ開閉制御回路の出力を接続
し、放送有無検出回路の出力の放送信号の有無に
応じて開ループから閉ループへの移行を2つの異
なる状態遷移にて行い、また閉ループ後の受信状
態に応じて自動的に開ループに遷移するように構
成したことを特徴とするものである。 実施例の説明 以下、本発明の一実施例を第1図〜第5図に基
づいて説明する。 第1図はサーチ同調系の構成を示す。1は制御
回路で、サーチアツプ指示信号2とサーチダウン
指示信号3と放送信号有無検出回路4からの放送
検出信号5と、検波出力比較器6からの比較結果
信号7およびVCO8への入力電圧9との五つの
入力により、スイツチ10を制御する。スイツチ
10は、充電源11に接続されている場合と、放
電源12に接続されている場合と、ハイ・インピ
ーダンスの場合の三状態をもつ。これらの状態は
各々、キヤパシタ13の電位を、上昇、下降、保
持させることに対応する。この電位をもとに希望
の受信バンド等に応じて変換回路14を介して
VCO8用の入力電圧9を発生する。なお、15
はスイツチ10が中点に切換えられているときに
キヤパシタ13の電荷の流出を押さえつつその保
持電圧を検出し出力するための高入力インピーダ
ンスのFET等の素子である。16は混合器で、
VCO8の出力の周波数Lの局部発振信号と周波
Rの受信波とを混合して中間周波数Iの信号に
変換する。検波回路17は混合器16の出力信号
を検波する検波回路で、前記検波出力比較器6は
基準電圧と検波回路17の出力電圧VAFCとを比
較して2値の比較結果信号7を出力する。 これを第2図を用いて説明する。中間周波数I
と検波出力VAFCの関係が、特性Aのようになつ
ているとする。基準中間周波数IO付近では中間
周波数Iと検波出力VAFCの関係は直線的でIIO
より大きいときは、VAFCIOのときのVAFCOより
も低下し、IIOより小さいときはVAFCがVAFCO
よりも上昇する。IとVAFCの関係が十分に直線的
な部分に、VAFCOを中心としてVa,Vbをとる。比
較結果信号7の2値を、x,yとする。xは
VAFCがVbより大きいときに論理レベル“H”に
反転し、小さいときには“L”となる。Yは
VAFCがVaより小さいときに“H”に反転し、大
きくときに“L”とする。 次に、選局の動作を第3図を用いて説明する。
破線内は制御回路1の内部ブロツク図である。ル
ープ開閉制御回路18が本発明の中心となる回路
である。制御回路1には、検波出力比較器6によ
つて得られる比較結果7の2値x,yと、信号有
無検出回路4からの放送検出信号5〔ここでは放
送信号ありのとき論理レベル“H”、なしのとき
“L”とする。〕と、VCO8への入力電圧9と、
サーチアツプ指示信号2と、サーチダウン指示信
号3とが前述のように印加されており、出力はス
イツチ10を制御する充放電制御出力信号19と
なる。 まず、各々のブロツクの動作を説明する。 サーチ状態記憶回路20は、サーチアツプ指示
信号2により出力UPが、サーチダウン指示信号
3により出力DNが、それぞれ論理レベル“H”
にセツトされる。そして、ループ開閉制御回路1
8の出力信号21により出力UPとDNは共に
“L”にリセツトされる。なお、同時入力があつ
たときの不安定をさけるため、入力に優先順位を
つける。サーチアツプ指示信号2とサーチダウン
指示信号3とは、人間の手動操作で入力する信号
なので、出力21よりも優先させる。また、サー
チアツプ指示信号をサーチダウン信号3よりも優
先する。又、出力UPとDNとは少なくとも一方
は“L”となるように構成されている。ループ開
閉制御回路18は、ループを閉じた状態(同調状
態)と、ループを開いた状態(離調状態)との相
互の状態移行を制御する回路で、状態制御は、す
べて出力信号21にて行なう。出力信号21が論
理レベル“L”ときは離調状態であり、ループは
開く。また“H”のときは同調状態でループを閉
じる。充放電制御回路22は、サーチ状態記憶回
路20の出力UP,DNと、ループ開閉制御回路
18の出力信号21と、AFCのSカーブの状態
を示す2値信号x,yと、放送信号を受信してい
るかどうかを示す放送検出信号5〔以下、zと称
す〕とから、充放電制御出力信号19を合成す
る。オート・リターン回路23は、充放電制御出
力信号19により制御されてVCO8に加えられ
る入力電圧9を検出し、その大きさに応じて制御
回路1内部でサーチ状態記憶回路20にその出力
UPまたはPNをセツトする出力を与える。この
オート・リターン回路23は離調時のみに意味を
持つ回路である。たとえば、サーチアツプ指示信
号2が与えられて充放電制御出力信号19が充放
電出力になり、入力電圧9が上昇し、VCO8の
上限にまで達したときに、オート・リターン回路
23が動作して充放電制御出力信号19が放電出
力になるようにサーチ状態記憶回路20に信号を
入力する。又、逆に、サーチダウン指示信号3が
与えられて、充放電制御出力信号19が放電出力
になり入力電圧9が減少し、VCO8の下限に達
したときに、オート・リターン回路23が動作し
て充放電制御出力信号19が充電出力になるよう
サーチ状態記憶回路20に信号を入力する。初期
設定回路24は、電源オン時の選局制御回路1の
初期条件の設定を行なうもので、電源投入時に
は、VCO8への入力電圧9はゼロボルトで、ま
た離調状態にあるので、この回路が制御回路1内
部でサーチアツプするようにサーチ状態記憶回路
20に信号を与えて出力UPをセツトする。 次に、制御回路1の全体の動作を詳細に説明す
る。まず、サーチアツプ指示信号2を外部から入
力したとする。このとき、サーチ状態記憶回路2
0の出力UPが“H”にセツトされると同時に、
オアゲート32により、ループ開閉制御回路18
にサーチアツプ指示信号2が加えられる。このサ
ーチアツプ指示信号2によつてループ開閉制御回
路18の初期状態が設定され、出力信号21が
“L”となる。なお、サーチアツプ指示信号2の
パルスは、出力信号21が“L”になるまでの
間、“H”でなければ出力UPはセツトされない
が、サーチアツプ指示信号2が入力されて出力信
号21が“L”になるまでの間は十分に短かいの
で、サーチアツプ指示信号2が入力されれば、出
力UPはセツトされる。さて、出力信号21が
“L”のとき、充放電制御回路22は、2値x,
yならびにzとは無関係になり、出力UP又は
DNからの入力のみを受け付ける。出力UPから
の入力に対しては、充電制御出力信号19は充電
出力となり、又、出力DNからの入力に対しては
放電出力となる。すなわち、この状態は、開ルー
プの状態である。開ループから閉ループへの移行
は、ループ開閉制路18で、次のようにして行な
われる。 まず、ゲート25を通じて、初期条件設定のパ
ルス入力があつたとき、z=“L”、つまり、その
時点では放送を受信していなかつたときは、次の
z=“H”かつx=y=“L”、つまり、放送信号
があつて検波出力VAFCがVaからVbの間にあつた
時点で、出力信号21を“H”に反転させ、それ
によりサーチ状態記憶回路20の出力はリセツト
され、充放電制御回路22は、2値x,yならび
にzによつて充電制御出力信号19を決定する。
すなわち、第1図をみると、検波出力比較器6と
制御回路1の間が、比較結果信号7の2値x,y
を通じて結合されたわけで、閉ループ状態に移行
したことになる。次に、オアゲート32を通じて
初期条件設定のパルス入力があつたとき、z=
“H”つまり、その時点で放送を受信していた場
合は、充電制御出力信号19は充電出力のまま、
一度z=“L”の状態、つまり、放送信号なしの
状態にアツプサーチする。この間、出力信号21
は“L”のままである。後は、初期条件設定パル
ス入力時にz=“L”であつた場合と同様の過程
で、閉ループ状態への移行する。 次に、閉ループ状態時の動作を説明する。この
時、出力信号21が“H”であつて、サーチ状態
記憶回路20の出力UP,DNは共にリセツトさ
れており、充電制御出力信号19には関与しな
い。すなわち、2値x,yならびにzの状態によ
つ充電制御出力信号19が決まる。下記第1表に
これらの関係を示す。
Industrial Application Field The present invention has a voltage controlled local oscillator (VCO),
In a heterodyne receiving system that has a variable capacitance diode as a tuning element, the received wave is searched in an open loop operation until it is tuned to the target received wave, and after reaching a certain tuning condition, it forms a closed loop and enters the receiving state. This invention relates to a so-called search tuning system tuning control circuit. Conventional configuration and its problems This type of channel selection control circuit does not require any special memory and can be constructed at low cost, so it has been used in low-inch television receivers and the like. but,
In conventional devices, there is only one process for transitioning from open loop to closed loop: changing from a state of not receiving a broadcast signal to receiving a broadcast signal, and transitioning to closed loop when a certain tuning condition is satisfied. For this reason, if you are currently receiving a broadcast, it is necessary to switch to a state in which no broadcast signals are received. Once the switch is pressed, this state is maintained by a capacitor, and after a predetermined period of time, detection of whether or not broadcasting is being received is started. but,
The length of the period during which the state is maintained by the capacitor is uncertain, and there are cases where broadcast reception is still in progress after a predetermined period of time has elapsed, so it is not sufficient.
It is also not suitable for IC implementation. Object of the invention The object of the invention is to enable a reliable transition from an open loop to a closed loop. Structure of the Invention The present invention provides a search system having a set input terminal connected to a search instruction input terminal and a reset input terminal for resetting the memory state in a heterodyne reception system having a voltage controlled local oscillator using a variable capacitance diode as a tuning element. a state memory circuit, a broadcast presence detection circuit, an intermediate frequency signal detection circuit, a detection output comparator connected to the output of the detection circuit, an output of the detection output comparator, an output of the broadcast presence detection circuit, and The station is connected to the station search instruction input terminal, and the station search is performed in an open loop until the desired radio wave is received by the search instruction signal inputted from the search instruction input terminal, and the detection output comparator and broadcast presence/absence detection circuit are connected to the station search instruction input terminal. Select a loop opening/closing control circuit that controls the reception state in a closed loop when the output signal is a signal indicating a predetermined tuning state, an input terminal for open loop control, an input terminal for closed loop control, and one of these input terminals. a voltage control circuit having an input terminal for loop opening/closing control, whose output is connected to a voltage-controlled local oscillator of the heterodyne receiving system, and which generates a control output signal to control the oscillation frequency of the voltage-controlled local oscillator; The output of the search state storage circuit is connected to an input terminal for open loop control of the voltage control circuit, and the output of the detection output comparator and the output of the broadcast presence detection circuit are connected to the input terminal for closed loop control of the voltage control circuit. The output of the loop opening/closing control circuit is connected to the input terminal for loop opening/closing control of the voltage control circuit and the reset input terminal of the search state storage circuit, and the output of the loop opening/closing control circuit is connected to the input terminal for loop opening/closing control of the voltage control circuit and the reset input terminal of the search state storage circuit. The present invention is characterized in that the transition from the open loop to the closed loop is performed by two different state transitions depending on the condition, and the transition to the open loop is automatically made depending on the reception state after the closed loop. DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 5. FIG. 1 shows the configuration of the search tuning system. 1 is a control circuit which receives a search up instruction signal 2, a search down instruction signal 3, a broadcast detection signal 5 from a broadcast signal presence detection circuit 4, a comparison result signal 7 from a detection output comparator 6, and an input voltage 9 to the VCO 8. The switch 10 is controlled by five inputs. The switch 10 has three states: connected to the charging source 11, connected to the discharge source 12, and high impedance. These states correspond to raising, lowering, and holding the potential of the capacitor 13, respectively. Based on this potential, it is transmitted through the conversion circuit 14 according to the desired reception band, etc.
Generates input voltage 9 for VCO 8. In addition, 15
is an element such as a FET with high input impedance for detecting and outputting the holding voltage while suppressing the outflow of charge from the capacitor 13 when the switch 10 is set to the middle point. 16 is a mixer;
The local oscillation signal of frequency L output from VCO 8 and the received wave of frequency R are mixed and converted into a signal of intermediate frequency I. The detection circuit 17 is a detection circuit that detects the output signal of the mixer 16, and the detection output comparator 6 compares the reference voltage with the output voltage V AFC of the detection circuit 17 and outputs a binary comparison result signal 7. . This will be explained using FIG. 2. intermediate frequency I
Assume that the relationship between the detection output V AFC and the detection output V AFC is as shown in characteristic A. Near the reference intermediate frequency IO , the relationship between the intermediate frequency I and the detection output V AFC is linear , and I
When I is greater than IO, V AFC is lower than V AFCO when I is less than IO , and when I is less than IO , V AFC is less than V AFCO
rises more than Set V a and V b around V AFCO in an area where the relationship between I and V AFC is sufficiently linear. The binary values of the comparison result signal 7 are assumed to be x and y. x is
When V AFC is larger than V b , the logic level is inverted to "H", and when it is smaller, it becomes "L". Y is
When V AFC is smaller than V a , it is inverted to "H", and when it is larger, it is set to "L". Next, the channel selection operation will be explained using FIG. 3.
Inside the broken line is an internal block diagram of the control circuit 1. The loop opening/closing control circuit 18 is the central circuit of the present invention. The control circuit 1 receives the binary values x and y of the comparison result 7 obtained by the detection output comparator 6, and the broadcast detection signal 5 from the signal presence/absence detection circuit 4 [Here, when there is a broadcast signal, the logic level is “H” ”, when it is absent, it is “L”. ], input voltage 9 to VCO 8,
The search up instruction signal 2 and the search down instruction signal 3 are applied as described above, and the output is the charge/discharge control output signal 19 that controls the switch 10. First, the operation of each block will be explained. In the search state storage circuit 20, the output UP is set to the logic level "H" by the search up instruction signal 2, and the output DN is set to the logic level "H" by the search down instruction signal 3.
is set to And loop opening/closing control circuit 1
Both outputs UP and DN are reset to "L" by the output signal 21 of 8. In addition, to avoid instability when simultaneous inputs occur, prioritize the inputs. Since the search up instruction signal 2 and the search down instruction signal 3 are signals input manually by a human, they are given priority over the output 21. Further, the search up instruction signal is given priority over the search down signal 3. Further, at least one of the outputs UP and DN is configured to be "L". The loop opening/closing control circuit 18 is a circuit that controls the mutual state transition between the loop closed state (tuned state) and the loop open state (detuned state), and all state control is performed by the output signal 21. Let's do it. When the output signal 21 is at logic level "L", it is in a detuned state and the loop is open. When the signal is "H", the loop is closed in the synchronized state. The charge/discharge control circuit 22 receives the outputs UP and DN of the search state storage circuit 20, the output signal 21 of the loop opening/closing control circuit 18, the binary signals x and y indicating the state of the AFC S curve, and the broadcast signal. A charge/discharge control output signal 19 is synthesized from a broadcast detection signal 5 (hereinafter referred to as z) indicating whether or not the charge/discharge control is being performed. The auto return circuit 23 detects the input voltage 9 applied to the VCO 8 under the control of the charge/discharge control output signal 19, and outputs the input voltage to the search state storage circuit 20 within the control circuit 1 according to its magnitude.
Provides output to set UP or PN. This auto-return circuit 23 is a circuit that has meaning only when detuned. For example, when the search up instruction signal 2 is given, the charge/discharge control output signal 19 becomes the charge/discharge output, and the input voltage 9 rises and reaches the upper limit of the VCO 8, the auto return circuit 23 operates. A signal is input to the search state storage circuit 20 so that the charge/discharge control output signal 19 becomes a discharge output. Conversely, when the search down instruction signal 3 is given, the charge/discharge control output signal 19 becomes a discharge output, the input voltage 9 decreases, and reaches the lower limit of the VCO 8, the auto return circuit 23 operates. A signal is input to the search state storage circuit 20 so that the charging/discharging control output signal 19 becomes a charging output. The initial setting circuit 24 is used to set the initial conditions for the tuning control circuit 1 when the power is turned on.When the power is turned on, the input voltage 9 to the VCO 8 is zero volts and is in a detuned state. A signal is given to the search state storage circuit 20 so as to search up inside the control circuit 1, and the output UP is set. Next, the overall operation of the control circuit 1 will be explained in detail. First, assume that search up instruction signal 2 is input from the outside. At this time, the search state storage circuit 2
At the same time as the output UP of 0 is set to “H”,
By the OR gate 32, the loop opening/closing control circuit 18
Search up instruction signal 2 is added to. This search up instruction signal 2 sets the initial state of the loop opening/closing control circuit 18, and the output signal 21 becomes "L". Note that unless the pulse of the search up instruction signal 2 is "H" until the output signal 21 becomes "L", the output UP will not be set, but when the search up instruction signal 2 is input and the output signal 21 is Since the time until it becomes "L" is sufficiently short, when the search up instruction signal 2 is input, the output UP is set. Now, when the output signal 21 is "L", the charge/discharge control circuit 22 outputs the binary value x,
It becomes unrelated to y and z, and the output UP or
Accepts input only from DN. In response to an input from the output UP, the charging control output signal 19 becomes a charging output, and in response to an input from the output DN, it becomes a discharging output. That is, this state is an open loop state. The transition from open loop to closed loop is performed in the loop opening/closing control path 18 as follows. First, when a pulse input for initial condition setting is received through the gate 25, if z=“L”, that is, no broadcast is being received at that time, the next z=“H” and x=y= “L”, that is, when the broadcast signal is applied and the detection output V AFC is between V a and V b , the output signal 21 is inverted to “H”, and the output of the search state storage circuit 20 is thereby After being reset, the charge/discharge control circuit 22 determines the charge control output signal 19 based on the binary values x, y, and z.
That is, looking at FIG. 1, between the detection output comparator 6 and the control circuit 1, the binary values x, y of the comparison result signal 7 are
This means that the system has entered a closed-loop state. Next, when a pulse input for initial condition setting is received through the OR gate 32, z=
“H” In other words, if the broadcast is being received at that time, the charging control output signal 19 remains the charging output,
An up-search is performed once to the state where z=“L”, that is, the state where there is no broadcast signal. During this time, the output signal 21
remains at "L". Thereafter, a transition to the closed loop state is made in the same process as when z=“L” when the initial condition setting pulse was input. Next, the operation in the closed loop state will be explained. At this time, the output signal 21 is "H", and the outputs UP and DN of the search state storage circuit 20 are both reset and do not affect the charging control output signal 19. That is, the charging control output signal 19 is determined by the states of the binary values x, y, and z. Table 1 below shows these relationships.

【表】 1〜3は、z=“H”、すなわち、放送電波受信
中であり、閉ループ状態では、通常、z=“H”
である。1のとき、x=y=“L”、つまり、
AFCのSカーブのVa〜Vb間にVAFCがあるとき
は、そのとき混合器16の出力の中間周波数I
許容範囲にあるとし、充放電は行なわない。すな
わち、充電制御出力信号19はハイ・インピーダ
ンス出力として、キヤパシタ13の電荷を保持す
る。2のとき、x=“H”,y=“L”、つまり、検
波出力VAFCがVbより大きいときは、入力電圧9
を上昇させて検波出力VAFCをVb以下にするよう
に、充電制御出力信号19を充電出力とする。3
のとき、つまり、x=“L”,y=“H”、つまり検
波出力VAFCがVa以下のとき、入力電圧9を下降
させて、検波出力VAFCをVa以上にするように、
充電制御出力信号19を放電出力とする。以上で
述べたようにz=“H”のときは、検波出力VAFC
が、VaからVbの範囲に入るように、x,yの状
態により充電制御出力信号19の制御を行なう。
4〜6はz=“L”、すなわち無(弱)電界状態の
場合である。小型テレビを車に載せていて、トン
ネルに入つた場合や、鉄道線路に近い家で列車通
過時などでは、閉ループ中にも受信信号の電界強
度はしばしば変化する。このとき第1図を見ると
わかるように、受信波Rが跡絶えると、中間周波
Iが消え、ループが開いてしまう。この受信波
Rの跡絶えたが、数秒程度の場合には再度受信波
Rが戻つてきたときに前と同じチヤンネルにロツ
クできることが望まれる。これが4の状態であ
る。受信波Rが跡絶えたとき、検波出力VAFCは、
強制的にVaとVbの間の電圧値になるようにして
おく。すなわち、x=y=“L”である。そして
キヤパシタ13の電荷を保持して、現在の入力電
圧9を保つべく、充電制御出力信号19をハイ・
インピーダンス出力とする。 さて、受信波Rの数秒の跡絶えの後、電界が元
の状態に戻つたとする。このとき入力電圧9のず
れが、元のチヤンネルのz=“H”(信号あり)の
範囲内なら、1〜3の動作で、元のチヤンネルに
ロツクする。この関係を第4図を用いて説明す
る。 これは、第2図のSカーブを、2つのチヤンネ
ルのAチヤンネルとBチヤンネルについて、入力
電圧9と検波出力VAFCの関係で示したものであ
る。25,26はそれぞれチヤンネルA,Bの閉
ループ受信状態を表わす。なお、入力電圧9のず
れはキヤパシタ13の漏れ電流、スイツチ10、
次段の混合器16への接続の漏れ電流など、入力
電圧9が低下する方向のずれが考えられる。今、
P点で受信していたとき、電波が跡絶えて再び電
界が元の状態に戻つたときにQ点の状態になつて
いたとすると、前述のように、2の動作でR点ま
で復帰する。ところが、電界が元の状態に戻つた
とき、S点にまで入力電圧9が低下していた場
合、このときは5の動作でR点に復帰する。すな
わち、x=“H”,y=“L”,z=“L”であるの
で、サーチアツプ指示信号2を入れて、開ループ
動作に移行する。サーチアツプ指示信号2を入力
したときの動作は、前述したように出力信号21
がリセツトされ、出力UPがセツトされて、充電
制御出力信号19は充電出力となり、R点まで入
力電圧9が上昇すると、閉ループ動作に移行す
る。 更に、入力電圧9が大きく低下する場合が考え
られる。この入力電圧9の低下は、前述のように
キヤパシタ13の電荷を、理想的に保持できない
ためのもので、その低下の大きさはほぼ外来電波
の跡絶えた時間に比例する。また、第4図に示す
ようにAFCのカーブのチヤンネル間の状態は、
たとえば、隣接チヤンネルの音声搬送波などの影
響でVb,Vaと交差することが、よくある。これ
らの場合の動作を次のように場合分けして説明す
る。 ・ P点で受信中に電波が跡絶えて、次にT点に
復帰した場合 この場合は、第1表の4の状態なので、充電制
御出力信号19はハイ・インピーダンスとなり、
キヤパシタ13の電荷を保持する。漏れ電流によ
り、U点まで達したとき、これは6の状態なの
で、サーチアツプ指示信号2によつてループ開閉
制御回路18をリセツトし、開ループ動作へ移行
する。また、これによつて出力UPがセツトされ、
充電制御出力信号19が充電出力となり、R点ま
で入力電圧9が上昇したとき、ループ開閉制御回
路18の出力信号21が“H”になり、閉ループ
動作に移行する。 ・ P点で受信中に電波が跡絶えて、次にV点に
復帰した場合 この場合は、最初から6の状態なので、すぐに
開ループ動作に移行し、同様にして、R点で閉ル
ープ動作に移行する。 ・ P点で受信中に電波が跡絶えて、次にW点に
復帰した場合 この場合はT点の場合と同じく、最初は4の状
態なので、漏れ電流でX点にまで入力電圧9が低
下するのを待つて5の状態により開ループ動作に
移行し、R点で閉ループ動作となる。 ・ P点で受信中に電波が跡絶えて、次にY点に
復帰した場合 この場合のように、Fチヤンネルのz=“H”
の範囲まで入力電圧9が低下し場合は、最早、元
のBチヤンネルにはロツクできない。閉ループの
まま、3の状態により、Z点で受信状態となる。
なお、Y点の入力電圧9以下の場合、Q〜X点の
場合と同様の方法で、受信状態に入ることはでき
るが、元のBチヤンネルには戻れず、他チヤンネ
ルでロツクすることになる。 従来使用されているサーチ同調系では、開ルー
プ状態から閉ループ状態への移行に難点があつ
た。まず、閉ループ状態にある時サーチアツプ指
示信号2、サーチダウン指示信号3入力があつた
とき、本発明の構成では、ループ開閉制御回路1
8の状態をリセツトし、その時のzの状況に応じ
て開ループ動作を開始する。ところが、従来例で
は現在受信中のチヤンネルのz=“H”の範囲を
脱する手段として、キヤパシタを用いていた。す
なわち、サーチアツプ指示スイツチ、又はサーチ
ダウン指示スイツチが押された時に同時にキヤパ
シタに充電し、z=“H”の範囲を脱するまでの
期間、あたかも、サーチアツプ、サーチダウンの
指示スイツチが押しつづけられているかのように
動作させる。あるところまでその充電されたキヤ
パシタが自然放電したとき、再びzの検出を開始
し、次のz=“H”で閉ループに入る。この方法
では例えば、温度特性などにより自然放電の期間
が変化し、誤動作する可能性があるが、第3図の
構成では、このような不都合が除去できる。 さらに、電界強度の変動に対しても、本構成は
安定な動作を示す。従来の方法では一度閉ループ
に入つてしまうと、zの状態に関係なく、x,y
の状態によつてのみ、キヤパシタ13の充放電を
行なう方法がとられていた。したがつて、電界が
一度跡絶えた後、再度、電界が戻つてきたとき、
第4図のW点にあつたとすると、W点を中心とし
てVbからVaの範囲でロツクしてしまい、外部か
ら、サーチアツプもしくはサーチダウンの指示を
入力しない限り、この状態からは脱けられない。
ところが、本構成では、従来に比べて元のチヤン
ネルに再びロツクできる範囲が広い。又、長時間
の電波の跡絶えの後も、何れかのチヤンネルを受
信して、安定状態になるものである。なお、キヤ
パシタ13の充放電の代わりに何らかのアナログ
メモリを用いることが考えられるが、その場合に
は、サーチ同調方式の最大の長所である安価性が
失なわれてしまい。他の選局方式、例えば、周波
数シンセサイザー、電圧シンセサイザ方式等と比
較したとき、劣つてしまう。 第5図はループ開閉制御回路18の構成を示
す。前述のように、ループ開閉制御回路18は、
開ループ状態から閉ループ状態への移行と、閉ル
ープ状態から開ループ状態への移行とを制御す
る。前者の役目をするのがの部分で、後者の役
目をするのがの部分である。入力は、外部から
プツシユスイツチ等で入力されるパルス状のアツ
プサーチ指示信号2とダウンサーチ指示信号3、
AFCのSカーブの状態を示す2値x,y、放送
信号の有無判定結果zの5つである。出力は出力
UPをセツトするためと開閉ループ制御を行なう
目的のものである。 まず、開ループ状態から閉ループ状態への移行
に関する動作を説明する。25と26はR−Sフ
リツプフロツプで、リセツト入力RA、セツト入
力SAと出力QAAは下記第2表の関係になつて
いる。
[Table] In 1 to 3, z = “H”, that is, broadcasting waves are being received, and in a closed loop state, z = “H” normally.
It is. When 1, x=y=“L”, that is,
When V AFC is between V a and V b of the AFC S curve, it is assumed that the intermediate frequency I of the output of the mixer 16 is within the permissible range, and charging and discharging are not performed. That is, the charge control output signal 19 is a high impedance output and holds the charge of the capacitor 13. 2, x = "H", y = "L", that is, when the detection output V AFC is greater than V b , the input voltage 9
The charging control output signal 19 is set as the charging output so that the detection output V AFC becomes equal to or lower than V b by increasing the detection output V AFC. 3
When x = "L", y = "H", that is, when the detected output V AFC is less than V a , the input voltage 9 is lowered to make the detected output V AFC more than V a .
The charging control output signal 19 is used as the discharge output. As mentioned above, when z = “H”, the detection output V AFC
The charging control output signal 19 is controlled according to the states of x and y so that the voltage falls within the range of V a to V b .
4 to 6 are cases where z=“L”, that is, no (weak) electric field state. The field strength of the received signal often changes even during closed loops, such as when a small TV is in a car and goes into a tunnel, or when a train passes by in a house near railroad tracks. At this time, as can be seen from Figure 1, when the received wave R disappears, the intermediate frequency I disappears and the loop opens. This received wave
Although the trace of R has disappeared, if it takes a few seconds, the received signal will return again.
It is hoped that when R returns, it will be able to lock onto the same channel as before. This is state 4. When the received wave R disappears, the detection output V AFC is
Force the voltage to be between V a and V b . That is, x=y=“L”. Then, in order to hold the charge in the capacitor 13 and maintain the current input voltage 9, the charging control output signal 19 is set high.
Impedance output. Now, suppose that the electric field returns to its original state after the received wave R disappears for several seconds. At this time, if the deviation of the input voltage 9 is within the range of z=“H” (signal present) of the original channel, the original channel is locked by operations 1 to 3. This relationship will be explained using FIG. 4. This shows the S curve of FIG. 2 in terms of the relationship between the input voltage 9 and the detected output V AFC for two channels, the A channel and the B channel. 25 and 26 represent closed loop reception states of channels A and B, respectively. Note that the deviation in the input voltage 9 is caused by the leakage current of the capacitor 13, the switch 10,
A deviation in the direction in which the input voltage 9 decreases is considered, such as a leakage current in the connection to the mixer 16 in the next stage. now,
If, when receiving at point P, the radio wave disappears and the electric field returns to its original state, the state is at point Q, as described above, the operation in step 2 returns to point R. However, when the electric field returns to its original state, if the input voltage 9 has decreased to point S, then the operation in step 5 returns to point R. That is, since x = "H", y = "L", and z = "L", search up instruction signal 2 is input and the process shifts to open loop operation. The operation when the search up instruction signal 2 is input is as described above with the output signal 21.
is reset, the output UP is set, the charging control output signal 19 becomes the charging output, and when the input voltage 9 rises to point R, the system shifts to closed loop operation. Furthermore, there may be a case where the input voltage 9 decreases significantly. This decrease in the input voltage 9 is due to the fact that the charge in the capacitor 13 cannot be ideally maintained as described above, and the magnitude of the decrease is approximately proportional to the time during which the external radio wave disappears. Also, as shown in Figure 4, the state of the AFC curve between channels is
For example, V b and V a often intersect due to the influence of audio carrier waves of adjacent channels. The operations in these cases will be explained by dividing them into the following cases. - If the radio wave disappears while receiving at point P and then returns to point T In this case, the state is 4 in Table 1, so the charging control output signal 19 becomes high impedance,
The charge in the capacitor 13 is held. When the leakage current reaches point U, this is the state 6, so the loop opening/closing control circuit 18 is reset by the search up instruction signal 2, and the circuit shifts to open loop operation. This also sets the output UP,
When the charging control output signal 19 becomes a charging output and the input voltage 9 rises to point R, the output signal 21 of the loop opening/closing control circuit 18 becomes "H", and the system shifts to closed loop operation. - If the radio wave disappears while receiving at point P, and then returns to point V. In this case, since it is in state 6 from the beginning, it immediately shifts to open-loop operation, and in the same way, close-loop operation at point R. to move to. - If the radio wave disappears while receiving at point P, and then returns to point W. In this case, as with point T, it is initially in state 4, so the input voltage 9 drops to point X due to leakage current. After waiting for this to occur, the system shifts to open-loop operation according to state 5, and then enters closed-loop operation at point R. - When the radio wave disappears while receiving at point P and then returns to point Y. As in this case, z = “H” of F channel
If the input voltage 9 drops to the range , the original B channel can no longer be locked. While remaining in a closed loop, it enters a receiving state at point Z due to state 3.
Note that if the input voltage at point Y is 9 or less, it is possible to enter the receiving state in the same way as for points Q to X, but it will not be possible to return to the original B channel and will be locked on another channel. . Conventionally used search tuning systems have had difficulty in transitioning from an open-loop state to a closed-loop state. First, when the search up instruction signal 2 and the search down instruction signal 3 are input in the closed loop state, in the configuration of the present invention, the loop opening/closing control circuit 1
The state of z is reset and open loop operation is started depending on the situation of z at that time. However, in the conventional example, a capacitor is used as a means for escaping the range of z=“H” of the channel currently being received. In other words, when the search up or search down instruction switch is pressed, the capacitor is charged at the same time, and it is as if the search up or search down instruction switch continues to be pressed until the z is out of the "H" range. operate as if it were. When the charged capacitor spontaneously discharges to a certain point, it starts detecting z again and enters a closed loop at the next z=“H”. In this method, for example, the period of spontaneous discharge changes due to temperature characteristics, and there is a possibility of malfunction, but with the configuration shown in FIG. 3, such problems can be eliminated. Furthermore, this configuration exhibits stable operation even with changes in electric field strength. In the conventional method, once the closed loop is entered, x, y
A method has been adopted in which the capacitor 13 is charged and discharged only depending on the state. Therefore, when the electric field returns after it has disappeared,
If it reaches point W in Figure 4, it will lock in the range from V b to V a with W point as the center, and it will not be able to escape from this state unless a search up or search down instruction is input from the outside. I can't.
However, with this configuration, the range in which the original channel can be relocked is wider than in the conventional case. Also, even after a long period of no trace of radio waves, a stable state is achieved by receiving one of the channels. It is conceivable to use some kind of analog memory instead of charging and discharging the capacitor 13, but in that case, the greatest advantage of the search tuning method, which is low cost, would be lost. When compared with other tuning methods such as frequency synthesizer and voltage synthesizer methods, it is inferior. FIG. 5 shows the configuration of the loop opening/closing control circuit 18. As mentioned above, the loop opening/closing control circuit 18
Controls transitions from an open-loop state to a closed-loop state and from a closed-loop state to an open-loop state. The part that plays the former role is the part that plays the role of the latter. The inputs are a pulse-like up search instruction signal 2 and a down search instruction signal 3, which are input from the outside using a push switch or the like.
There are five values: binary values x and y indicating the state of the AFC S curve, and z, the result of determining the presence or absence of a broadcast signal. output is output
Its purpose is to set the UP and perform open/close loop control. First, the operation related to the transition from the open loop state to the closed loop state will be explained. 25 and 26 are R-S flip-flops, and the reset input R A , set input S A and outputs Q A and A have the relationships shown in Table 2 below.

【表】 RA=SA=“H”という入力状態はない。R−S
フリツプフロツプ26はリセツト入力RBはいつ
も“L”であり、R−Sフリツプフロツプ25
は、z=“H”のときは、インバータ27の出力
が“L”で、アンドゲート28の出力が“L”、
したがつてRA=“L”である。又、z=“L”の
ときはアンドゲート29,30の出力が“L”で
あるので、オアゲート31を介してSA=“L”で
ある。したがつて、R−Sフリツプフロツプ25
もRA=SA=“H”という状態はない。なお、R−
Sフリツプフロツプ25,26の端子Cが“L”
のとき、上表の入出力関係になるが、C=“H”
のときはQA=QB=“L”,AB=“H”とな
る。 前述のように、サーチアツプ指示信号2または
サーチダウン指示信号3が与えられたとき、その
直後は必ず開ループにならなければならない。サ
ーチアツプ指示信号2またはサーチダウン指示信
号3が与えられると、オアゲート32にてR−S
フリツプフロツプ25,26の端子Cが“H”に
なるため、QAとQBは“L”になり、アンドゲー
ト33の出力の前記出力信号21は“L”とな
る。すなわち開ループ状態である。 以後の変化はzの状態によつて異なる。まず、
現在z=“H”、すなわち、放送受信中の場合は、
一度z=“L”の状態を通つて次のチヤンネルの
z=“H”かつx=y=“L”で、出力信号21を
“L”から“H”に反転させ、開ループ状態から
閉ループ状態に移行する。サーチアツプ指示信号
2またはサーチダウン指示信号3により、C=
“H”となり、QA=QB=“L”となつたときz=
“H”とする。インバータ27の出力“L”で、
アンドゲート28の出力は“L”、つまりRA
“L”である。QB=“H”となるのは、z=“L”
になつたときで、このときインバータ27の出力
は“H”、B=“H”なので、アンドゲート28
により、SB=“H”、したがつてQB=“H”、B
“L”となる。このB=“L”により、アンドゲ
ート28を通じてすぐSB=“L”となりQB
“H”,QA=“L”の状態は、以後保持される。す
なわち、QBはC=“H”に反転すると“L”にな
り、z=“H”の間は“L”、zが“H”から
“L”に復帰したとき“H”になり、以後、SB
“L”でも“H”でもQB=“H”のままで、次の
C=“H”まで変化しない。一方QAの方は、C=
“H”の間はQA=“L”である。次にC=“L”に
なつたとき、z=“H”の間にRAはSBと同じく
“L”である。SAはアンドゲート29の出力が
“H”であるからオアゲート31により“H”で
ある。なぜならアンドゲート29の入力はz=
“H”,A=“H”,B=“H”だからである。SA
=“H”,RA=“L”により、QA=“H”,A
“L”となる。したがつて、アンドゲート29,
30はAからの入力が“L”になるので共に出
力は“L”となり、SAは“L”なり、このQA
“H”,A=“L”の状態は保持される。 次にzが“H”から“L”になつたときを考え
る。このとき、SAはアンドゲート29,30を
経たzからの入力が“L”になるので、SA
“L”のままである。一方RAは、z=“H”のと
B=“H”であつたから、z=“L”になつた
瞬間は、アンドゲート28の入力は共に“H”で
RA(SB)=“H”となる。したがつて、QA=“L”
となる。前述のようにSB=“H”となつたことに
より、B=“L”となる。これと同時にアンドゲ
ート28の出力は“L”になり、SA=RA=“L”
なので、QA=“L”,A=“H”が、z=“L”の
期間にわたつて保持される。 つづいてz=“L”から“H”になつたときを
考える。このときRAはアンドゲート28の入力
が共に“L”なので、“L”である。又、アンド
ゲート29もB=“L”なので、その出力は
“L”である。アンドゲート30は、Aがz=
“L”から“H”になつた時点では“H”なので、
z=“H”に加えて、さらにx=“L”,y=“L”
になつたとき、その出力が“H”に反転する。こ
のときオアゲート31を介して、SA=“H”とな
り、QA=“H”,A=“L”となる。A=“L”
により、アンドゲート29,30の出力は“L”
になり、SA=“L”となつて、QA=“H”,A
“L”の状態は保持される。 前述の結果をまとめると、端子Cへのパルス入
力により、まずQA=QB=“L”となる。z=“H”
の間はQA=“H”,QB=“L”つづいてz=“L”
になると、QA=“L”,QB=“H”、つづいてz=
“H”で、かつ、x=y=“L”となると、QA
QB=“H”となる。出力信号21、つまり、アン
ドゲート33は、この最終状態で“H”となる。
このとき開ループから閉ループへの移行が指示さ
れる。 次に、端子Cへのパルス入力により、QA=QB
=“L”となつたとき、z=“L”の場合を説明す
る。 これは、元々、放送波を受信していないので、
次の信号あり(z=“H”)で、かつ、x=y=
“L”で、開ループから閉ループへの移行を行な
えば良い。さて、QA=QB=“L”でz=“L”の
とき、まずSBは、B=“H”、インバータ27の
出力“H”で、アンドゲート28出力は“H”で
ある。つまりQB=“H”である。このときB
“L”に復帰し、アンドゲート28の出力のSB
“L”により、このQB=“H”の状態は保持され
る。一方z=“L”により、アンドゲート29,
30の出力は共に“L”で、オアゲート31の出
力のSAは“L”のままである。したがつてRA
“H”でも、“L”でも元のQA=“L”の状態のま
まである。 つづいて、zが“L”から“H”になつたとき
を考える。このとき、RAB=“L”なので、
アンドゲート28により“L”である。またB
によりアンドゲート29の出力は“L”である。
アンドゲート30はz=“H”,A=“H”である
のでx=y=“L”となれば出力が“H”となる。
そのオアゲート31も“H”で、SA=“H”、よ
つてQA=“H”となる。さらに、A=“L”によ
りアンドゲート29,30は“L”になり、オア
ゲート31出力は“L”で、SA=“L”、したが
つて、QA=“H”の状態は保持される。SB=RA
“L”なので、この状態はx,y,z等によらず、
次に端子Cにサーチアツプ指示信号2またはサー
チダウン指示信号3の入力パルスがあるまで保持
される。 前述の結果をまとめると、端子Cへパルス入力
により、まずQA=QB=“L”となる。端子Cが
“H”から“L”になつた時点でz=“L”である
からQA=“L”,QB=“H”となる。次にz=“H”
かつx=y=“L”となつたときQA=QB=“H”
となつて、これは次に端子Cにサーチアツプ指示
信号2又はサーチダウン指示信号3入力があるま
で不変である。アンドゲート33の出力はこの最
終状態で“H”となり、開ループから閉ループへ
移行する指示が出される。このようにして30〜
39と44によりサーチアツプ指示信号2又はサ
ーチダウン指示信号3のスイツチが押されたと
き、開ループ動作に移行し、その押した時点で放
送波を受信していたときは現在のチヤンネルを脱
して次のチヤンネルの検波出力VAFCがVb〜Va
に納まる点で閉ループは移行し、又押した時点で
放送を受信していないときには、次のチヤンネル
の検波出力VAFCがVb〜Va内に納まる点で閉ルー
プに移行する。 次に、の部分の動作を説明する。 出力信号21が“L”、すなわち開ループ動作
中は、アンドゲート34出力は“L”で、ダイオ
ード35はカツトオフしており、回路動作に関係
しない。出力信号21が“H”、すなわち閉ルー
プ動作に入つた後信号なし(z=“L”)で、x=
“H”のときは、アンドゲート36により、又、
y=“H”のときはアンドゲート37により、オ
アゲート36出力が“H”となり、アンドゲート
34出力が“H”に反転してダイオード35がオ
ンし、サーチ状態記憶回路20のサーチアツプ指
示入力を“H”にする。これと同時にオアゲート
32の出力も“H”となり、R−Sフリツプフロ
ツプ25,26端子C=“H”で、出力信号21
は“L”つまり、開ループへと移行することにな
る。出力信号21が“L”になることによつて、
アンドゲート34出力は“L”となり、端子C=
“L”となつて、前述のようにして開ループから
閉ループへの移行動作を始める。このように第4
図で説明した受信電界の一時的な変動に対する対
策が可能となる。 以上ループ開閉制御の動作をまとめると閉ルー
プ〔出力信号21が“H”〕から開ループ〔出力
信号21が“L”〕への移行は、 サーチアツプ指示信号2またはサーチダウン
指示信号3の入力による。2つのR−Sフリツ
プ・フロツプ25,26をリセツトすることに
より、出力信号21が“L”になる。 閉ループ中にもかかわらず、放送信号が受か
つておらず、しかも検波出力VAFCが、Vb以上
又はVa以下の場合。サーチ状態記憶回路20
の出力UPをセツトすると同時に2つのR−S
フリツプ・フロツプ25,26をリセツトする
ことにより、出力信号21を“L”にする。 開ループから閉ループへの移行は、放送信号の
有無の状態によつて2つの過程に別れるが、次の
チヤンネルの放送信号を受信し、VAFCがVaから
Vbの範囲内に入つた時に、閉ループ〔出力信号
21を“H”〕とする。 従来の回路では、一度閉ループ状態になると、
zは見えない方式だつたため、すなわち閉ループ
から開ループへの移行は、前述ののみによつ
た。電波が一度無くなり、再度入力された時、現
チヤンネルに再ロツクできる範囲から入力電圧9
がずれていた場合、外部からサーチアツプ指示信
号又はサーチダウン指示信号を入力しないと探局
できなかつたが構成ではの部分の付加により閉
ループ中でも、z=“L”のときは、x,yの状
態によつては開ループ動作に移行できる。 また、従来の回路例では開ループから閉ループ
への移行は前助のように、z=“L”からz=
“H”かつx=y=“L”への移行という一つの過
程しかなかつた。このため、現在、放送を受信中
の場合、一度z=“H”から“L”に移行する必
要があるが、これは、So,SDが一度押されたら、
キヤパシタでこの状態を保持し、z=“H”から
“L”への移行が過ぎてからzの検出を開始する
方法が取られていた。これはキヤパシターによる
状態保持の期間の長さが不確実であつたが、本回
路ではサーチアツプ指示信号2またはサーチダウ
ン指示信号3入力時のzの状態に応じて、2つの
過程に分けることにより、かかる不確実さを除去
できる。 発明の効果 以上説明のように本発明によると、外部からの
探局指示検出時の放送受信の有無に応じて開ルー
プから閉ループへの移行の過程を2つに分けたた
め、いかなる状態においても確実に閉ループに移
行できる。また、このように2つの過程に分けた
ため、従来のように状態保持のためのキヤパシタ
を必要とせず、この回路構成はIC化が容易であ
るため、より安価にして選局回路を提供すること
が可能である。
[Table] There is no input state where R A = S A = “H”. R-S
The reset input R B of the flip-flop 26 is always "L", and the R-S flip-flop 25
When z=“H”, the output of the inverter 27 is “L”, the output of the AND gate 28 is “L”,
Therefore, R A =“L”. Furthermore, when z="L", the outputs of AND gates 29 and 30 are "L", so S A = "L" via OR gate 31. Therefore, the R-S flip-flop 25
There is no state where R A = S A = “H”. In addition, R-
Terminals C of S flip-flops 25 and 26 are “L”
When , the input/output relationship shown in the table above is obtained, but C="H"
When , Q A = Q B = “L” and A = B = “H”. As mentioned above, when the search up instruction signal 2 or the search down instruction signal 3 is applied, the loop must necessarily become open immediately after that. When the search up instruction signal 2 or the search down instruction signal 3 is given, the OR gate 32 outputs R-S.
Since the terminals C of the flip-flops 25 and 26 become "H", Q A and Q B become "L", and the output signal 21 of the AND gate 33 becomes "L". In other words, it is an open loop state. Subsequent changes vary depending on the state of z. first,
If currently z=“H”, that is, broadcasting is being received,
Once through the state of z = "L", the next channel's z = "H" and x = y = "L" inverts the output signal 21 from "L" to "H", changing from the open loop state to the closed loop. transition to state. By search up instruction signal 2 or search down instruction signal 3, C=
When it becomes “H” and Q A = Q B = “L”, z=
Set it to “H”. With the output “L” of the inverter 27,
The output of the AND gate 28 is “L”, that is, R A =
It is “L”. Q B = “H” when z = “L”
At this time, the output of the inverter 27 is "H" and B = "H", so the AND gate 28
Therefore, S B = “H”, therefore Q B = “H”, B =
It becomes “L”. Due to this B = “L”, S B = “L” immediately through the AND gate 28, and Q B =
The states of "H" and Q A = "L" are maintained thereafter. That is, Q B becomes "L" when reversed to C = "H", "L" while z = "H", becomes "H" when z returns from "H" to "L", Thereafter, whether S B is "L" or "H", Q B remains "H" and does not change until the next C="H". On the other hand, for Q A , C=
During "H", Q A = "L". Next, when C=“L”, R A is “L” like S B while z= “H”. Since the output of the AND gate 29 is "H", S A is set to "H" by the OR gate 31. Because the input of the AND gate 29 is z=
This is because “H”, A = “H”, and B = “H”. S A
= “H”, R A = “L”, Q A = “H”, A =
It becomes “L”. Therefore, andgate29,
30, the input from A becomes "L", so both outputs become "L", S A becomes "L", and this Q A =
The states of “H” and A = “L” are maintained. Next, consider the case when z changes from "H" to "L". At this time, the input of S A from z through AND gates 29 and 30 becomes "L", so S A =
It remains “L”. On the other hand, since R A was B = "H" when z = "H", the moment z = "L", both inputs of the AND gate 28 were "H".
R A (S B )=“H”. Therefore, Q A = “L”
becomes. As mentioned above, since S B becomes "H", B becomes "L". At the same time, the output of the AND gate 28 becomes "L", and S A = R A = "L"
Therefore, Q A = "L" and A = "H" are maintained over the period of z = "L". Next, consider the case when z=“L” becomes “H”. At this time, R A is "L" because both inputs of the AND gate 28 are "L". Also, since the AND gate 29 also has B ="L", its output is "L". AND gate 30 is, A is z=
When it changes from “L” to “H”, it is “H”, so
In addition to z="H", x="L", y="L"
When the output becomes "H", the output is inverted to "H". At this time, via the OR gate 31, S A = "H", Q A = "H", and A = "L". A = “L”
Therefore, the outputs of AND gates 29 and 30 are “L”
Then, S A = “L”, Q A = “H”, A =
The "L" state is maintained. To summarize the above results, by inputting a pulse to terminal C, Q A =Q B =“L” first. z=“H”
During this period, Q A = “H”, Q B = “L”, and then z = “L”
Then, Q A = “L”, Q B = “H”, and then z =
When “H” and x=y=“L”, Q A =
Q B becomes “H”. The output signal 21, that is, the AND gate 33 becomes "H" in this final state.
At this time, a transition from open loop to closed loop is instructed. Next, by inputting a pulse to terminal C, Q A = Q B
The case where z=“L” when z=“L” will be explained. This is because it is not receiving broadcast waves to begin with.
The following signal is present (z=“H”) and x=y=
A transition from an open loop to a closed loop may be performed by "L". Now, when Q A = Q B = "L" and z = "L", first S B is B = "H", the output of the inverter 27 is "H", and the output of the AND gate 28 is "H". . In other words, Q B =“H”. At this time B =
Returns to “L”, and S B of the output of AND gate 28 =
Due to "L", this state of Q B = "H" is maintained. On the other hand, due to z=“L”, the AND gate 29,
30 are both "L", and the output S A of the OR gate 31 remains "L". Therefore, whether R A is "H" or "L", the original state of Q A = "L" remains. Next, consider the case when z changes from "L" to "H". At this time, since R A is B = “L”,
It is set to "L" by the AND gate 28. Also B
Therefore, the output of the AND gate 29 is "L".
Since z=“H” and A =“H” of the AND gate 30, when x=y=“L”, the output becomes “H”.
The OR gate 31 is also "H", and S A = "H", so Q A = "H". Furthermore, AND gates 29 and 30 become "L" due to A = "L", the output of OR gate 31 is "L", and S A = "L", therefore, the state of Q A = "H" is maintained. be done. S B = R A =
Since it is “L”, this state does not depend on x, y, z, etc.
The signal is held until the input pulse of the search up instruction signal 2 or the search down instruction signal 3 is input to the terminal C. To summarize the above results, when a pulse is input to terminal C, Q A =Q B =“L” first. Since z=“L” at the time the terminal C changes from “H” to “L”, Q A = “L” and Q B = “H”. Then z=“H”
And when x = y = “L”, Q A = Q B = “H”
This remains unchanged until the next input of search up instruction signal 2 or search down instruction signal 3 to terminal C. The output of the AND gate 33 becomes "H" in this final state, and an instruction to shift from the open loop to the closed loop is issued. In this way 30~
When the search up instruction signal 2 or search down instruction signal 3 switch is pressed by 39 and 44, the switch shifts to open loop operation, and if it is receiving broadcast waves at the time of pressing, it exits the current channel. The closed loop transitions when the detection output V AFC of the next channel falls within V b ~ V a , and if no broadcast is being received at the time of pressing the button, the detection output V AFC of the next channel falls within V b ~ V a. The loop transitions to a closed loop at the point within a . Next, the operation of the part will be explained. When the output signal 21 is "L", that is, during open loop operation, the AND gate 34 output is "L", the diode 35 is cut off, and is not related to the circuit operation. The output signal 21 is "H", that is, there is no signal after entering the closed loop operation (z = "L"), and x =
When “H”, by the AND gate 36, and
When y=“H”, the output of the OR gate 36 becomes “H” by the AND gate 37, the output of the AND gate 34 is inverted to “H”, the diode 35 is turned on, and the search up instruction input to the search state storage circuit 20 is performed. Set to “H”. At the same time, the output of the OR gate 32 also becomes "H", and the terminals C of the R-S flip-flops 25 and 26 are "H", and the output signal 21
is “L”, that is, it shifts to an open loop. By the output signal 21 becoming "L",
AND gate 34 output becomes “L” and terminal C=
"L" and starts the transition operation from open loop to closed loop as described above. In this way the fourth
It becomes possible to take measures against the temporary fluctuations in the received electric field as explained in the figure. To summarize the operation of the loop opening/closing control above, the transition from a closed loop (output signal 21 is “H”) to an open loop (output signal 21 is “L”) is due to the input of search up instruction signal 2 or search down instruction signal 3. . By resetting the two R-S flip-flops 25 and 26, the output signal 21 becomes "L". Even though the loop is closed, no broadcast signal has been received, and the detection output V AFC is greater than or equal to V b or less than V a . Search state storage circuit 20
At the same time when setting the output UP of
By resetting the flip-flops 25 and 26, the output signal 21 is set to "L". The transition from open loop to closed loop is divided into two processes depending on the presence or absence of the broadcast signal, but when the broadcast signal of the next channel is received, V AFC changes from V a
When the voltage falls within the range of Vb , the loop is closed (the output signal 21 is set to "H"). In conventional circuits, once the closed loop state is reached,
Since z was an invisible method, the transition from closed loop to open loop was only as described above. When the radio wave disappears once and is input again, the input voltage is within the range where it can re-lock to the current channel.
If the signal is deviated, it would be impossible to locate the station without inputting a search up instruction signal or search down instruction signal from the outside. Depending on the situation, it is possible to shift to open loop operation. In addition, in the conventional circuit example, the transition from open loop to closed loop is from z=“L” to z=
There was only one process: transition to “H” and x=y=“L”. For this reason, when currently receiving a broadcast, it is necessary to once shift z from "H" to "L", but this means that once S o and S D are pressed,
A method has been used in which this state is maintained with a capacitor and the detection of z is started after the transition from z=“H” to “L” has passed. This is because the length of the period in which the state is maintained by the capacitor is uncertain, but in this circuit, it is divided into two processes depending on the state of z when the search up instruction signal 2 or the search down instruction signal 3 is input. , such uncertainty can be removed. Effects of the Invention As explained above, according to the present invention, the process of transition from open loop to closed loop is divided into two depending on the presence or absence of broadcast reception when a search instruction is detected from outside, so can transition to a closed loop. In addition, since it is divided into two processes in this way, there is no need for a capacitor to maintain the state as in the past, and this circuit configuration can be easily integrated into an IC, so it is possible to provide a tuning circuit at a lower cost. is possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による選局制御回路の一実施例
のブロツク図、第2図は中間周波数とAFC電圧
との説明図、第3図は第1図の要部詳細ブロツク
図、第4図はVCO印加電圧に対するAFC電圧の
説明図、第5図はループ開閉制御回路の具体構成
図である。 1……制御回路、2……サーチアツプ指示信
号、3……サーチダウン指示信号、4……放送有
無検出回路、6……検波出力比較器、8……
VCO、10……スイツチ、13……キヤパシタ、
16……混合器、17……検波回路。
Fig. 1 is a block diagram of one embodiment of the channel selection control circuit according to the present invention, Fig. 2 is an explanatory diagram of intermediate frequency and AFC voltage, Fig. 3 is a detailed block diagram of the main part of Fig. 1, and Fig. 4 is an explanatory diagram of the AFC voltage with respect to the VCO applied voltage, and FIG. 5 is a specific configuration diagram of the loop opening/closing control circuit. 1...Control circuit, 2...Search up instruction signal, 3...Search down instruction signal, 4...Broadcast presence detection circuit, 6...Detection output comparator, 8...
VCO, 10...Switch, 13...Capacitor,
16...mixer, 17...detection circuit.

Claims (1)

【特許請求の範囲】 1 可変容量ダイオードを同調素子とする電圧制
御局部発振部を有するヘテロダイン受信系におい
て、探局指示入力端子が接続されたセツト入力端
子および記憶状態をリセツトするリセツト入力端
子を持つサーチ状態記憶回路と、放送有無検出回
路と、中間周波数信号の検波回路と、前記検波回
路の出力に接続された検波出力比較器と、前記検
波出力比較器の出力、前記放送有無検出回路の出
力および前記探局指示入力端子とに接続され、探
局指示入力端子から入力される探局指示信号によ
り希望の電波を受信するまでは開ループで探局
し、検波出力比較器および放送有無検出回路の出
力信号が所定の同調状態を示す信号であるときに
は閉ループで受信状態に入るよう制御するループ
開閉制御回路と、開ループ制御用入力端子、閉ル
ープ制御用入力端子、およびこれらの入力端子の
一方を選択させるループ開閉制御用入力端子とを
持ち、出力が前記ヘテロダイン受信系の電圧制御
局部発振器に接続され、この電圧制御局部発振器
の発振周波数を制御する制御出力信号を発生する
電圧制御回路とを備え、前記電圧制御回路の開ル
ープ制御用入力端子には前記サーチ状態記憶回路
の出力を接続し、前記電圧制御回路の閉ループ制
御用入力端子には前記検波出力比較器の出力およ
び前記放送有無検出回路の出力を接続し、前記電
圧制御回路のループ開閉制御用入力端子および前
記サーチ状態記憶回路のリセツト入力端子には前
記ループ開閉制御回路の出力を接続し、放送有無
検出回路の出力の放送信号の有無に応じて開ルー
プから閉ループへの移行を2つの異なる状態遷移
にて行い、また閉ループ後の受信状態に応じて自
動的に開ループに遷移するように構成したことを
特徴とする選局制御回路。 2 ループ開閉制御回路の出力が1ビツトのデジ
タルデータであることを特徴とする特許請求の範
囲第1項記載の選局制御回路。 3 ループ開閉制御回路を、非同期式順序回路で
構成したことを特徴とする特許請求の範囲第1項
記載の選局制御回路。 4 ループ開閉制御回路は、クリア端子付R−S
フリツプフロツプ2個を備え、これらのR−Sフ
リツプフロツプのクリア端子には探局指示入力端
子の探局指示信号が印加され、これらのR−Sフ
リツプフロツプのリセツト入力端子とセツト入力
端子とには検波出力比較器の出力と放送有無検出
回路の出力とが組み合わせ回路を介して印加さ
れ、これらのR−Sフリツプフロツプの出力を合
成して1ビツトのデジタルデータを出力すること
を特徴とする特許請求の範囲第1項記載の選局制
御回路。 5 ループ開閉制御回路は、1ビツトのデジタル
データ出力と、放送有無検出回路の出力と、検波
出力比較器の出力とを組み合わせ回路で合成し
て、探局指示入力端子に印加する回路を備えたこ
とを特徴とする特許請求の範囲第4項記載の選局
制御回路。 6 検波出力比較器は、検波回路の出力を共通の
入力とする2つの電圧比較器により構成されたこ
とを特徴とする特許請求の範囲第1項記載の選局
制御回路。
[Scope of Claims] 1. A heterodyne receiving system having a voltage-controlled local oscillation section using a variable capacitance diode as a tuning element, which has a set input terminal connected to a search instruction input terminal and a reset input terminal for resetting the memory state. a search state storage circuit, a broadcast presence detection circuit, an intermediate frequency signal detection circuit, a detection output comparator connected to the output of the detection circuit, an output of the detection output comparator, and an output of the broadcast presence detection circuit. and the station search instruction input terminal, and searches for stations in an open loop until the desired radio wave is received by the search instruction signal inputted from the search instruction input terminal, and the detection output comparator and broadcast presence/absence detection circuit a loop opening/closing control circuit that controls the output signal to enter a reception state in a closed loop when the output signal is a signal indicating a predetermined tuning state, an input terminal for open loop control, an input terminal for closed loop control, and one of these input terminals. a voltage control circuit having a loop opening/closing control input terminal for selection, whose output is connected to the voltage controlled local oscillator of the heterodyne receiving system, and which generates a control output signal to control the oscillation frequency of the voltage controlled local oscillator. , the output of the search state storage circuit is connected to an input terminal for open loop control of the voltage control circuit, and the output of the detection output comparator and the broadcast presence/absence detection circuit are connected to the input terminal for closed loop control of the voltage control circuit. The output of the loop opening/closing control circuit is connected to the loop opening/closing control input terminal of the voltage control circuit and the reset input terminal of the search state storage circuit. A channel selection control characterized in that the transition from open loop to closed loop is performed by two different state transitions depending on the presence or absence of the channel, and the channel selection control is configured to automatically transition to open loop depending on the reception state after the closed loop. circuit. 2. The channel selection control circuit according to claim 1, wherein the output of the loop opening/closing control circuit is 1-bit digital data. 3. The channel selection control circuit according to claim 1, wherein the loop opening/closing control circuit is constituted by an asynchronous sequential circuit. 4 Loop opening/closing control circuit is R-S with clear terminal
Two flip-flops are provided, and the search instruction signal from the search instruction input terminal is applied to the clear terminal of these R-S flip-flops, and the detection output signal is applied to the reset input terminal and set input terminal of these R-S flip-flops. Claims characterized in that the output of the comparator and the output of the broadcast detection circuit are applied via a combinational circuit, and the outputs of these R-S flip-flops are combined to output 1-bit digital data. The channel selection control circuit according to item 1. 5. The loop opening/closing control circuit is equipped with a circuit that combines the 1-bit digital data output, the output of the broadcast presence/absence detection circuit, and the output of the detection output comparator using a combination circuit, and applies the synthesized signal to the station search instruction input terminal. The channel selection control circuit according to claim 4, characterized in that: 6. The channel selection control circuit according to claim 1, wherein the detection output comparator is constituted by two voltage comparators having the output of the detection circuit as a common input.
JP15296082A 1982-09-01 1982-09-01 Channel selection control circuit Granted JPS5941921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15296082A JPS5941921A (en) 1982-09-01 1982-09-01 Channel selection control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15296082A JPS5941921A (en) 1982-09-01 1982-09-01 Channel selection control circuit

Publications (2)

Publication Number Publication Date
JPS5941921A JPS5941921A (en) 1984-03-08
JPH0221692B2 true JPH0221692B2 (en) 1990-05-15

Family

ID=15551917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15296082A Granted JPS5941921A (en) 1982-09-01 1982-09-01 Channel selection control circuit

Country Status (1)

Country Link
JP (1) JPS5941921A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324639A (en) * 1991-12-18 1994-11-25 Samsung Electron Devices Co Ltd Circuit and method for drive of flat display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4879712B2 (en) * 2006-11-17 2012-02-22 三菱電機株式会社 Clean elevator car equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136419U (en) * 1974-09-11 1976-03-18
JPS51147105A (en) * 1975-06-11 1976-12-17 Sanyo Electric Co Ltd Auto-tuning receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136419U (en) * 1974-09-11 1976-03-18
JPS51147105A (en) * 1975-06-11 1976-12-17 Sanyo Electric Co Ltd Auto-tuning receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324639A (en) * 1991-12-18 1994-11-25 Samsung Electron Devices Co Ltd Circuit and method for drive of flat display panel

Also Published As

Publication number Publication date
JPS5941921A (en) 1984-03-08

Similar Documents

Publication Publication Date Title
US4361906A (en) Channel selector having a plurality of tuning systems
KR19990044392A (en) Method and device for controlling tuning range of voltage controlled oscillator in frequency synthesizer
EP0028100B1 (en) Tuning control apparatus for a receiver
JPS6057731B2 (en) Channel selection device
US5315623A (en) Dual mode phase-locked loop
US3921094A (en) Phase-locked frequency synthesizer with means for restoring stability
US4476580A (en) Automatic continuous tuning control apparatus for a receiver
US6366144B2 (en) Loop filtering apparatus for reducing frequency lock-up time and phase noise of a phase locked loop for use in a mobile terminal
JPH0221692B2 (en)
US4245351A (en) AFT Arrangement for a phase locked loop tuning system
JPS6249768B2 (en)
US4636736A (en) Variable phase signal demodulator
US4262364A (en) Electronic digital channel-selecting apparatus
US4955074A (en) AFC apparatus with selection between average value mode and keyed mode
KR900702647A (en) Satellite wireless receiver
US4796102A (en) Automatic frequency control system
JPS5941920A (en) Channel selection control circuit
US5003272A (en) Circuit arrangement for synchronizing a frequency-controllable oscillator
JPS627729B2 (en)
JP2567634B2 (en) RDS receiver
Tanaka et al. New Digital Synthesizer LSI for FM/AM Receivers
KR970006064Y1 (en) Tuning circuit
JPH0514569Y2 (en)
JPS6096913A (en) Tuner device
JPS6174412A (en) Television tuner