JPH02211586A - Device and method for inspecting conductive pattern - Google Patents

Device and method for inspecting conductive pattern

Info

Publication number
JPH02211586A
JPH02211586A JP1032052A JP3205289A JPH02211586A JP H02211586 A JPH02211586 A JP H02211586A JP 1032052 A JP1032052 A JP 1032052A JP 3205289 A JP3205289 A JP 3205289A JP H02211586 A JPH02211586 A JP H02211586A
Authority
JP
Japan
Prior art keywords
data
residual image
conductive pattern
pattern
inspected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1032052A
Other languages
Japanese (ja)
Inventor
Michio Kaita
理夫 戒田
Eiji Sakurai
桜井 英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIIDE ELECTRON KK
Original Assignee
RIIDE ELECTRON KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIIDE ELECTRON KK filed Critical RIIDE ELECTRON KK
Priority to JP1032052A priority Critical patent/JPH02211586A/en
Publication of JPH02211586A publication Critical patent/JPH02211586A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To quickly and exactly execute an inspection of a conductive pattern by comparing inspection object data and non-defective data, and deciding the quality with regard to a residual image area obtained by calculating the data based on its difference. CONSTITUTION:An IC package 20 being an inspection object is fixed to a bed 22. As a result, binary data of a pattern which becomes the inspection object is inputted to a memory 42. Subsequently, a CPU 48 compares this inspection object data and non-defective data (that which is stored in advance in a RAM 50) and calculates data based on its difference. In such a way, a residual image 72 is obtained. In this case, when a high speed processing is required, a data compression is executed, a residual image area is derived by decreasing the data quantity, and in accordance with whether this residual image area is large or small, the quality is decided. On the other hand, when a precise decision is required, the residual image area, an inclination, length of a major axis, etc. are calculated and stored. From its result, an image error or not is decided. When it is decided not to be an image error, a kind of a residual image pattern is recognized.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ICパッケージのインナーリードやプリン
ト基板等の導電パターンを検査する装置および方法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an apparatus and method for inspecting conductive patterns on inner leads of IC packages, printed circuit boards, etc.

[従来の技術] ICパッケージのインナーリードやプリント基板等の導
電パターンを検査するには、従来は、目視による検査が
行われていた。すなわち、検査対象である導電パターン
を、直接もしくは顕微鏡等を介して目視し、パターンの
ショートや切断を見つけ出していた。
[Prior Art] Conventionally, visual inspection has been used to inspect conductive patterns such as inner leads of IC packages and printed circuit boards. That is, the conductive pattern to be inspected is visually observed directly or through a microscope or the like to detect short circuits or breaks in the pattern.

[発明が解決しようとする課題] しかしながら、上記のような従来の検査方法では、次の
ような問題点があった。
[Problems to be Solved by the Invention] However, the conventional inspection method as described above has the following problems.

第一に、目視による検査であるため、作業者により、検
査品質が異なるという問題があった。
First, since the inspection is done visually, there is a problem in that the inspection quality varies depending on the operator.

第二に、検査に時間を要するという問題も生じていた。Second, there was also the problem that testing took time.

この発明は上記のような問題点を解決して、迅速かつ正
確に導電パターンの検査を行う装置および方法を提供す
ることを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide an apparatus and method for quickly and accurately inspecting conductive patterns.

[課題を解決するための手段] この発明に係る検査装置の全体構成図を第1図に示す。[Means to solve the problem] FIG. 1 shows an overall configuration diagram of an inspection apparatus according to the present invention.

この検査装置は、撮像装置4、二値化手段6、良品デー
タ記憶手段8、判断手段10.出力装置12を備えてい
る。
This inspection device includes an imaging device 4, a binarization means 6, a non-defective product data storage means 8, a judgment means 10. An output device 12 is provided.

[作用] 撮像装置4は、検査対象である導電パターン2を画像と
してとらえる。二値化手段6は、撮像装置4からの出力
データを、所定のしきい値に従って二値化し、検査対象
データを出力する。一方、良品データ記憶手段8には、
良品パターンについての二値化映像データが記憶されて
いる。判断手段10は、二値化手段6の出力(すなわち
検査対象データ)と、良品データ記憶手段8の出力(す
なわち良品データ)とを比較し、その違いに基づいて、
残画像データを作成する。さらに、判断手段lOは、こ
の残画像データに基づいて、導電パターンの良否を判断
する。
[Operation] The imaging device 4 captures the conductive pattern 2 to be inspected as an image. The binarization means 6 binarizes the output data from the imaging device 4 according to a predetermined threshold value and outputs inspection target data. On the other hand, in the non-defective product data storage means 8,
Binarized video data regarding non-defective patterns is stored. The determination means 10 compares the output of the binarization means 6 (i.e., inspection target data) and the output of the non-defective product data storage means 8 (i.e., non-defective data), and based on the difference,
Create residual image data. Further, the determining means 1O determines whether the conductive pattern is good or bad based on this residual image data.

また、請求項2に係る検査装置においては、導電パター
ンの端部付近において、残画像データを作成しないよう
にしている。これにより、パターンの良品に影響を与え
ることのない部分の差異を無視して判断することができ
る。
Further, in the inspection apparatus according to the second aspect, residual image data is not created near the ends of the conductive pattern. This makes it possible to make a judgment while ignoring differences in parts that do not affect the quality of the pattern.

[実施例] この発明に係る検査装置のハードウェア構成を第2図に
示す。
[Example] FIG. 2 shows the hardware configuration of the inspection device according to the present invention.

メインバス46上には、CPU48、ROM−RAM5
0が設けられている。出力手段であるC RT 12、
命令等を入力するための入カキ−32が、I / F 
3840を介してメインバス46に接続されている。検
査対象であるパターン2を有するICパッケージ20等
は、ベツド22の上に固定されている。このベツド22
は、モータ24,26.28によって移動可能である。
On the main bus 46 are a CPU 48 and a ROM-RAM 5.
0 is set. C RT 12, which is an output means;
The input key 32 for inputting commands etc. is the I/F
3840 to the main bus 46. The IC package 20 and the like having the pattern 2 to be inspected are fixed on the bed 22. This bed 22
are movable by motors 24, 26, 28.

CPU48は、I/F44、モータコントローラ36を
介して、ベツド22を所望の位置に置くことができる。
The CPU 48 can place the bed 22 at a desired position via the I/F 44 and the motor controller 36.

ICパッケージ20の上部には、撮像装置であるCCD
カメラ4が設けられている。CCDカメラ4の出力はバ
ッファ30に蓄積され、A/Dコンバータ34によって
ディジタル信号に変換された後、メモリ42に記憶され
る。
At the top of the IC package 20, there is a CCD which is an imaging device.
A camera 4 is provided. The output of the CCD camera 4 is accumulated in a buffer 30, converted into a digital signal by an A/D converter 34, and then stored in a memory 42.

この実施例においては、パターンの検査にあたり、まず
、良品パターンを作成し、その後、実際の検査を行うよ
うにしている。
In this embodiment, when inspecting a pattern, a non-defective pattern is first created, and then the actual inspection is performed.

そこで、先に、良品パターンの作成について説明する。Therefore, first, the creation of a non-defective pattern will be explained.

第3図は、良品パターン作成のプログラムをフローチャ
ートで示したものである。このプログラムはROM50
に格納されており、CPU48はこれに従って各機器を
制御する。
FIG. 3 is a flowchart showing a program for creating a non-defective pattern. This program is ROM50
The CPU 48 controls each device accordingly.

まず、良品であることが判明しているICパッケージ2
0をベツド22に固定する。CCD4は、この良品パタ
ーンをとらえ、A/Dコンバータ34に信号を送る。ス
テップS、において、CPO48は、ディジタル変換さ
れた出力を、メモリ42に取り込む。なお、この実施例
においては、CCD4からのアナログ信号を、所定のし
きい値により、二値化している。すなわち、メモリ42
には、パターンの有無に対応して、「Ojもしくは「1
」が記憶される。その画素数は、この実施例では、51
2X484画素とした。第4図Aに、メモリ42に記憶
されたデータを模式的に表わす。ここで、斜線部分が「
1」、すなわちパターンのある部分を示している。
First, IC package 2, which is known to be a good product,
0 is fixed on the bed 22. The CCD 4 captures this non-defective pattern and sends a signal to the A/D converter 34. In step S, the CPO 48 captures the digitally converted output into the memory 42. In this embodiment, the analog signal from the CCD 4 is binarized using a predetermined threshold. That is, the memory 42
"Oj" or "1" depending on the presence or absence of the pattern.
' is memorized. In this example, the number of pixels is 51
It was set to 2×484 pixels. FIG. 4A schematically represents data stored in the memory 42. Here, the shaded area is “
1'', that is, a certain part of the pattern.

第4図Aから明らかなように、取り込んだパターンの端
部は波打っている。そこで、これを整形し、良品マスタ
ーパターンとしたのが第4図Bである(ステップsi)
。この良品マスターパターンは、RAM5Gに記憶され
る。
As is clear from FIG. 4A, the edges of the captured pattern are wavy. Therefore, this was shaped into a good master pattern as shown in Figure 4B (step si).
. This good product master pattern is stored in the RAM 5G.

次に、不感帯データを作成する(ステップS4)。Next, dead zone data is created (step S4).

不感帯データの意味は下記のとおりである。後に行う実
検査において、検査対象パターンが良品マスターパター
ンと完全に一致することはなく、微細な差があるのが普
通である。特にこの微細な差は、パターンの端部付近に
おいて生じるものである。そこで、パターンの端部付近
を比較検査の対象から外しておけば、パターンの良否に
関係のない、このような微細な差異を演算の対象から外
すことができる。このように検査対象から外すパターン
部分を、不感帯データという。
The meaning of the dead zone data is as follows. In actual inspection performed later, the pattern to be inspected does not completely match the non-defective master pattern, and there are usually slight differences. In particular, this minute difference occurs near the ends of the pattern. Therefore, by excluding the vicinity of the end of the pattern from the object of comparison inspection, such minute differences, which have no relation to the quality of the pattern, can be removed from the object of calculation. The pattern portion excluded from the inspection target in this way is called dead zone data.

この実施例においては、第4図Bのパターン幅Wに対し
て、第4図Cの不感帯データの幅Eを数%程度にしてい
る。第4図Cの不感帯データは、RAM50に記憶され
名(ステップS、)。
In this embodiment, the width E of the dead zone data in FIG. 4C is approximately several percent of the pattern width W in FIG. 4B. The dead zone data of FIG. 4C is stored in the RAM 50 (step S,).

上記のようにして、検査のための準備が終了する。次に
、実検査の処理を説明する。実検査のプログラムをフロ
ーチャートとして示ルため゛カセ第5図である。
Preparation for inspection is completed as described above. Next, the actual inspection process will be explained. FIG. 5 is a diagram illustrating the actual inspection program as a flowchart.

検査対象であるICパッケージ20が、ベツド22に固
定される。ステップS1゜において、・検査対象となる
パターンの二値化データが、メモリ42に取り込まれる
。このデータを表わしたのが第6図Aである。
An IC package 20 to be inspected is fixed to a bed 22. In step S1°, the binarized data of the pattern to be inspected is loaded into the memory 42; FIG. 6A shows this data.

次に、CPU48は、この検査対象データと、良品デー
タ(準備段階においてRAM50に格納したもの)とを
比較して、その違いに基づくデータを演算する(ステッ
プS1.)。さらに、このデータから、不感帯に属する
ものを取り除き(ステップS、’) 、残画像データを
演算する(ステップS、3)。
Next, the CPU 48 compares this inspection target data with non-defective data (stored in the RAM 50 in the preparation stage) and calculates data based on the difference (step S1). Furthermore, from this data, those belonging to the dead zone are removed (steps S,'), and residual image data is calculated (steps S, 3).

このようにして得られた残画像72を、第6図Bに示す
The residual image 72 obtained in this way is shown in FIG. 6B.

次に、ステップS14において、この残画像データの圧
縮を行うか否かを判断する。高速処理を必要とするとき
は、データ圧縮を行い(ステップS!4)、データ量を
少なくした後、残画像面積を求める(ステップS*s)
。この残画像面積の大小により、良否を判断する(ステ
ップ526)。
Next, in step S14, it is determined whether or not to compress this residual image data. When high-speed processing is required, perform data compression (step S!4) to reduce the amount of data, and then calculate the remaining image area (step S*s).
. The quality of the image is determined based on the size of the remaining image area (step 526).

一方、精密な判定を必要とする場合は、ステップ315
−3!。へ進み、残画像面積、傾き、長軸長さ、フィレ
径等を演算し記憶する。ここで、フィシとは、第8図A
に示すように、残画像72に外接する四角形70をいう
On the other hand, if precise determination is required, step 315
-3! . Then, the remaining image area, inclination, major axis length, fillet diameter, etc. are calculated and stored. Here, fisi means Fig. 8A
Refers to a rectangle 70 circumscribing a residual image 72, as shown in FIG.

次に、上記の演算結果に基づき、画像誤差であるか否か
の判断を行う(ステップS2.)。すなわち、不感帯を
越えてパターンが太く (もしくは細く)形成されてお
り、パターン不良でない場合には、画像誤差であるとし
て、良品の判断を行う。
Next, based on the above calculation result, it is determined whether or not there is an image error (step S2). In other words, if the pattern is thick (or thin) beyond the dead zone and the pattern is not defective, it is judged as an image error and a good product is determined.

画像誤差でなければ、上記の演算結果に基づいて、残画
像パターンの種類を認識する(ステップ5tt)。CP
U48は、この認識を、次頁の表に基づき行う。
If it is not an image error, the type of residual image pattern is recognized based on the above calculation result (step 5tt). C.P.
U48 performs this recognition based on the table on the next page.

第7図AないしC1第8図AないしDに、前頁の表に対
応する残画像パターンを示す。
FIGS. 7A to C1 and FIGS. 8A to D show residual image patterns corresponding to the table on the previous page.

次に、ステップS11.5211において、残画像パタ
ーンの種類に基づき、良否の判定を行う。この実施例に
おいては、島・ピンホール、パターンショートを不良品
として判定している。上記判定結果および処理途中のパ
ターンは、CRT 12に表示される。
Next, in step S11.5211, quality is determined based on the type of residual image pattern. In this embodiment, islands, pinholes, and pattern shorts are determined to be defective. The above judgment results and the pattern being processed are displayed on the CRT 12.

なお、上記実施例では、ICパッケージを対象として説
明したか、プリント基板等の導電パターンを有するもの
に適用することができる。
Note that the above embodiments have been described with reference to IC packages, or may be applied to those having conductive patterns such as printed circuit boards.

また、上記実施例では、マイクロプロセッサによって処
理を実現しているが、全てをハードロジック回路によっ
て構成してもよい。
Further, in the above embodiment, processing is implemented by a microprocessor, but the entire process may be configured by a hard logic circuit.

[発明の効果] 請求項1.3の検査装置および方法は、良品データと検
査対象データとの差異に基づく残画像データにより、良
否の判断を行うようにしている。
[Effects of the Invention] In the inspection apparatus and method of claim 1.3, quality is determined based on residual image data based on the difference between non-defective product data and data to be inspected.

したがって、迅速かつ正確に導電パターンの検査を行う
ことができる。
Therefore, the conductive pattern can be inspected quickly and accurately.

また、請求項2の検査装置においては、導電パターンの
端部付近で残画像データを作成しないようにしている。
Further, in the inspection apparatus according to the second aspect of the present invention, residual image data is not created near the ends of the conductive pattern.

従って、パターンの良否に関係しない差異を排除でき、
さらに迅速な処理を行うことができる。
Therefore, differences unrelated to the quality of the pattern can be eliminated,
Even faster processing is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の全体構成を示す図、第2図はこの発
明の一実施例による検査装置のハードウェア構成を示す
図、第3図は良品パターン作成プログラムのフローチャ
ート、第4図Aないし含は画像データを示す図、第5図
はパターン検査プログラムのフローチャート、第6図A
は検査対象データを示す図、第6図Bは残画像データを
示す図、第7図AないしC1第8図AないしDは残画像
のパターンを示す図である。 2・・・導電パターン 4・・・撮像装置 6・・・二値化手段 8・・・良品データ記憶手段 lO・・・判断手段 12・・・出力装置 第 図 第 図 用 図 第 図 第 図
FIG. 1 is a diagram showing the overall configuration of the present invention, FIG. 2 is a diagram showing the hardware configuration of an inspection device according to an embodiment of the present invention, FIG. 3 is a flowchart of a non-defective pattern creation program, and FIGS. Figure 5 is a flowchart of the pattern inspection program; Figure 6A is a diagram showing image data;
FIG. 6B is a diagram showing residual image data. FIGS. 7A to C1 and FIGS. 8A to D are diagrams showing patterns of residual images. 2... Conductive pattern 4... Imaging device 6... Binarization means 8... Non-defective data storage means lO... Judgment means 12... Output device.

Claims (3)

【特許請求の範囲】[Claims] (1)検査対象である導電パターンを画像としてとらえ
る撮像装置、 撮像装置からの出力データを、所定のしきい値によって
二値化して、検査対象データを出力する二値化手段, 良品についての二値化映像データを記憶する良品データ
記憶手段、 二値化手段から出力された検査対象データと、良品デー
タ記憶手段に格納されている良品データとの違いに基づ
いて残画像データを作成し、検査対象である導電パター
ンの適否を判断する判断手段、 判断手段による判断結果を出力する出力装置、を備えた
導電パターンの検査装置。
(1) An imaging device that captures the conductive pattern to be inspected as an image; a binarization means that binarizes the output data from the imaging device using a predetermined threshold value and outputs the data to be inspected; A non-defective data storage means for storing digitized video data, residual image data is created based on the difference between the inspection target data output from the binarization means and the non-defective data stored in the non-defective data storage means, and the remaining image data is inspected. A conductive pattern inspection device comprising: a determining means for determining the suitability of a target conductive pattern; and an output device for outputting a determination result by the determining means.
(2)請求項1の導電パターン検査装置において、判断
手段は、導電パターンの端部付近において、残画像デー
タを作成しないものであることを特徴とする導電パター
ン検査装置。
(2) The conductive pattern inspection apparatus according to claim 1, wherein the determining means does not create residual image data near the ends of the conductive pattern.
(3)検査対象である導電パターンを画像としてとらえ
てアナログ電気信号に変換し、 該アナログ電気信号を所定のしきい値によって二値化し
て検査対象データとし、 この検査対象データを、あらかじめ用意してある良品デ
ータと比較して、その違いに基づき残画像データを作成
し、 得られた残画像データに基づいて導電パターンの適否を
判断し、 判断手段による判断結果を出力することを特徴とする導
電パターンの検査方法。
(3) The conductive pattern to be inspected is captured as an image and converted into an analog electrical signal, and the analog electrical signal is binarized using a predetermined threshold value to become the data to be inspected. This data to be inspected is prepared in advance. The apparatus is characterized in that it compares the data with the data of a non-defective product, creates residual image data based on the difference, determines the suitability of the conductive pattern based on the obtained residual image data, and outputs the determination result by the determination means. Method for inspecting conductive patterns.
JP1032052A 1989-02-10 1989-02-10 Device and method for inspecting conductive pattern Pending JPH02211586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1032052A JPH02211586A (en) 1989-02-10 1989-02-10 Device and method for inspecting conductive pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1032052A JPH02211586A (en) 1989-02-10 1989-02-10 Device and method for inspecting conductive pattern

Publications (1)

Publication Number Publication Date
JPH02211586A true JPH02211586A (en) 1990-08-22

Family

ID=12348095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1032052A Pending JPH02211586A (en) 1989-02-10 1989-02-10 Device and method for inspecting conductive pattern

Country Status (1)

Country Link
JP (1) JPH02211586A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023480A1 (en) * 2000-09-18 2002-03-21 Olympus Optical Co., Ltd. System and method for managing image data file

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200382A (en) * 1984-03-24 1985-10-09 Sumitomo Metal Ind Ltd Method and device for pattern checking
JPS61253411A (en) * 1985-05-02 1986-11-11 Hitachi Ltd System of pattern inspection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200382A (en) * 1984-03-24 1985-10-09 Sumitomo Metal Ind Ltd Method and device for pattern checking
JPS61253411A (en) * 1985-05-02 1986-11-11 Hitachi Ltd System of pattern inspection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023480A1 (en) * 2000-09-18 2002-03-21 Olympus Optical Co., Ltd. System and method for managing image data file
JPWO2002023480A1 (en) * 2000-09-18 2004-01-22 オリンパス株式会社 Image data file management system and method
US7289660B2 (en) 2000-09-18 2007-10-30 Olympus Optical Co., Ltd. Image data file management system and method

Similar Documents

Publication Publication Date Title
JP4172761B2 (en) Defect inspection apparatus, defect inspection method and program
US5379347A (en) Method of inspecting the surface of a workpiece
JPS58215541A (en) Automatic optical inspection method
JPH05256796A (en) Inspecting system
US6427024B1 (en) Apparatus for and method of automatic optical inspection of electronic circuit boards, wafers and the like for defects, using skeletal reference inspection and separately programmable alignment tolerance and detection parameters
JP3265595B2 (en) Image processing method and apparatus
JP2005121546A (en) Defect inspection method
JP2000163579A (en) Appearance inspection method and device
JPH02211586A (en) Device and method for inspecting conductive pattern
JP2737484B2 (en) Wiring pattern inspection equipment
JP2004132950A (en) Appearance inspection apparatus and appearance inspection method
KR102380099B1 (en) Range-Based Real-Time Scanning Electron Microscopy Non-Visual Wiener
JPH08327559A (en) Device and method for inspecting pattern
JPH09189528A (en) Pattern defect detection method and device
JPS6115343A (en) Method of optically inspecting and analyzing integrated circuit
JPH1086322A (en) Method and apparatus for inspecting cream solder print
JPS61245007A (en) Defect inspecting device
JP2000056958A (en) Method and device for automatically generating image processing software
JP5096940B2 (en) Inspection method and apparatus for printed wiring board
JP4474006B2 (en) Inspection device
JPH07218343A (en) Visual inspection device for printed circuit board
JP2715634B2 (en) Wiring pattern inspection equipment
JPS62262192A (en) Mark inspection method
JPS61881A (en) Method and device for picture inspection
JPH08110940A (en) Image processor