JPH02211533A - 分岐命令に続く命令の選択的実行を行うためのコンピューター装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パイプラインコンピューター装置、特に分
岐命令遅延を組み込んだパイプラインコンピューター装
置に関する。

〔従来の技術〕

パイプライン式装置は、非順次に生ずるメモリー位置へ
の条件分岐の様な突然の転送に際して性能が低下する。

リスク（ＲＩ　Ｓ　Ｃ）の設計者は、この様な制御不在
によって生ずる不利益を減らそうと、分岐遅延と一般に
呼ばれるが、制御の転送が複数の遅延の命令後にのみ有
効になる様にした。しかし、分岐命令の実行と、分岐目
標の命令の実行との間に行われる命令−「分岐シャドウ
命令」−はその時中央処理装置（ＣＰ　Ｕ）の命令パイ
プラインの中にある。分岐の可能性があると、プログラ
ムのコンパイラと対応するコンピューターハードウェア
のせいで、分岐シャドウ命令が有用な仕事をすることは
困難となる。その結果、ノーオペレージシン命令（Ｎｏ
−ｏｐｓ）が分岐シャドウとして使われることが多くな
り、プログラムを組んだコンピューターシステムの効率
が下がる。

〔課題を解決するための手段〕

この発明による装置は、分岐した場合は命令のストリー
ム、分岐しなかった場合はその結果行われる命令の実行
に制限を加えることなく、分岐シャドウ命令を実行する
ＣＰＵとプログラムコンパイラを含む。この発明による
装置と方法は、分岐自体が決定された条件コードに選択
的に応じる一群の分岐シャドウ命令を定める。選択は、
分岐命令に応じて行われる。更にこの発明においては、
この様な分岐命令は条件コードと無関係に、又は分岐し
た場合に、選択的に実行されることも予測しうる。その
結果できるハードウェアとコンパイルしたプログラム命
令順序により、計算システムは性能が向上し、システム
プログラムの柔軟性が増す。

更にこの発明により、命令セット内の任意の命令を一つ
の命令ブリフェイスによって条件的に実行することがで
きる。例えば、原始命令から「条件付きトラップ」命令
を構成することができる。

〔実　施　例〕

分岐演算は、先行演算によって設定された条件コードを
テストする。分岐演算によってテストされた条件が満た
されると、プログラムにより分岐演算によってできた番
地に移る。ＣＡＬＬ演算は分岐命令と同じ機能を果たす
が、これは戻りプログラムセンター（ＰＣ）を、レジス
ターに保存する。分岐演算によってテストされた条件が
満たされると、プログラムにより分岐演算の宛先オペラ
ンドの番地に移る。分岐演算は、次の三つの部分より成
る。

■）分岐述部（Ｂ　ＣＣ） ２）シャドウ制御モディファイア（シャドウ）３）分岐
宛先（宛　先） 分岐述部は、分岐する前に満たすべき条件を記述する。

分岐述部には二つの種類がある。即ち、整数プロセッサ
ー条件コードに基づ（ものと、浮動小数点プロセッサー
条件コードに基づくものとである。

この発明の実施態様の一つにおいて、整数プロセッサー
条件コード（、ＣＣ５）設定した演算の結果をテストす
る分岐述部を用いる時、条件コードを設定する命令と、
それをテストできる最初の命令との間に、一つの命令遅
延が生ずる。そこで、条件コードを設定する命令の後２
番目の命令が、その条件コードをテストする分岐述部を
使用できる最初の場所となる。リスト１に例を示す。

リスト　１ ｏｏ、ｃｃ ｌ　　　ｎｏｐ ２　　ｂｉｔ、　　シャドウ宛先 ３　分岐シャドウ演算 ＣＣｓを設定する演算では、演算で「ゼロ」に設定され
たＣＣパイプラインテストＣＣｓのせいで、このスロッ
トではコードをテストできない。

浮動小数点条件コードを設定する演算の結果をテストす
る分岐述部を用いる時は、コードを設定する際に遅延は
生じない。そこで、条件コードを設定する演算の直後の
演算において、条件コードをテストできる。但し分岐は
、算術演算が終わるまで立往生（ストール）する。

この発明のプロセスによるフローチャート５０を図１に
示す。ここで次の命令は５２でフェッチされ、５４で実
行される。ここで、条件コード（ＣＣ）は命令の実行の
結果に応えて設定される。上述の様に、整数プロセッサ
ーでは次の命令が図１のフローチャート５０に介入する
ことが必要である。条件コードはステップ５８の表１〜
■に示す様に、分岐述部との関連でテストされる。テス
ト５８からのどちらの分岐でも、次の３ステツプは分岐
シャドウの実行に関係し、５８のテストの結果と無関係
にほぼ同様である。ステップ６０では、分岐シャドウ命
令がフェッチされ、分岐命令に含まれるシャドウ制御修
飾ビットに従って、ステップＢ２でテストされる。条件
コードと分岐シャドウ制御修飾ビットを下表■に掲げる
が、これに従ってシャドウ命令はステップ８４で実行さ
れる。次の順次命令はステップ６Ｂでフェッチされ、ス
テップ６８で実行される。続くプログラム命令はフェッ
チされ続け、その後実行される。

５Ｂのテストの結果、分岐すると分岐シャドウ命令がス
テップ７０でフェッチされ、表■のシャドウ１ｉ１Ｊａ
モデイフアイアに関し、条件コードがステップ７２でテ
ストされる。７２のテストの結果及び条件コードとシャ
ドウ制御モディファイアの値をもとに条件付けられて、
シャドウはステップ７４で実行される。宛先命令は、シ
ャドウがステップ７４で実行されようと、されまいと、
その後ステップ７Ｂでフェッチされる。宛先命令はステ
ップ７Ｂで実行され、次の順次命令はステップ８０でフ
ェッチされる。

その後プログラムは順次実行され続ける。この発明の好
ましい実施態様においては、パイプライン中プロセッサ
ーにおいて実現される図１のプロセスを予想している。

従って、新しい命令は継続的にパイプラインにロードさ
れてフェッチされ、順次実行されるが、特に図１のフロ
ーチャート５０に従う。次の命令をパイプラインにロー
ドする方が好ましいステップは、フローチャート５０の
ステップの隣にアスタリスク（＊）で示しである。

但し他の実施態様では、パイプラインに別の命令入力が
行われる。

この発明の実現によるハードウェアは、図２のブロック
図１００に示す図１のプロセスを含む。

命令キャッシュ１０２は、命令メモリー（示していない
）から、メモリー管理ユニット１０４によってロードさ
れるが、この技術で知られるテクニックに従って操作で
きる。命令キャッシュ１０２は、プログラム・カウンタ
ー・ソースバス（ＰＣＳＲＣ）で与えられる命令番地に
従って、リード１０４で命令をフェッチする。信号は、
レジスター１０６に保存され、そこで分岐選択ロジック
１０８と、実行装置１５０のファイルされたレジスター
１１０部のオペランド・フェッチ舎ロジックによって解
読される。ファイルレジスター１１０は、レジスター１
１２と１１４Ｊ、：ＡとＢのオペランドを供給する。そ
こに保存された信号は、算術演算装置（ＡＬＵｌｌＢ）
が受は取る。ＡＬＵは結果を与え、これは結果レジスタ
〜１１８に保存され、更に上述の条件コード信号（ＣＣ
）を与え、これはレジスター１２０に保存される。この
結果は書込データと呼ばれ、更新レジスター１２２から
与えられる書込番地信号に従って、ファイルレジスター
１１０に保存される。この命令は、結果を書込む位置を
指定することがあるため、又この発明の実施態様のパイ
プライン構造を考慮して、命令解読レジスター１０６、
実行レジスター１２４（オペランドとＡＬυ信号の発生
に対応する）、更新レジスター１２２から命令を順次保
存することにより、実行装置内に信号が生じて流れるの
と同期して、この命令はパイプライン内を伝播する。条
件コードは又、次の条件コードレジスター１２０と、現
在の条件コードレジスター１２Ｂを具備するパイプライ
ン内を伝播し、ここで条件コード信号は命令語に含まれ
る信号に従って、マルチプレクサ−１２８で選択して与
えられる。条件コードの選択はこの発明と共に出願し、
参考として含める「中央プロセッサー条件コード法と装
置」と題する同時係属特許出願ＡＰＯＬＬ−１０７ＸＸ
において、更に詳しく述べである。結果として選択され
た条件コードは、分岐選択ロジックＩＯ８が受は取り、
これは図１のステップ５８に示す様に、分岐述部信号に
比較される。プログラム・カウンターの値は、ＰＣソー
ス書マルチプレクサ−１３０による特定の信号の選択に
従って与えられるが、ここでこの様なプログラム番カウ
ンター値とは、リード１３２に与えられる、前のカウン
ター・プログラム値、リード１３４に与えられる、次の
順次命令（ＰＣ＋８）　、そして分岐選択ロジック１０
８の結果に従って選択される、リード１３Ｂ上の分岐宛
先番地信号を含むものである。他のＰＣ信号ソースはト
ラップとＰＣ十移動を含むが、示されていない。ＰＣソ
ースセレクタ１３０が供給する信号は、フェッチＰＣレ
ジスター１４０に保存され、命令キャッシュ１０２へ送
るＰＣＳＲＣ信号となる。

パイプライン構造の結果として、分岐シャドウ命令は命
令キャッシュ１０２が次の命令を出している間に、命令
解読レジスター１０６にロードされる。

命令解読レジスター１０６に現在保存された命令に含ま
れるシャドウ制御モディファイアは、分岐選択ロジック
ｌＯ８から出る信号と共に、実行装置のファイルレジス
ター１１０が受は取る。ここで、図１のステップ６２と
７２に示したテストを行って、シャドウを実行するかど
うかを決定する。行った分岐は、その後ファイルレジス
ター１１０が受は取り、ここでそれに従って命令が実行
される。

下表Ｉ、　　ｎ、　ＩＩＩは整数と浮動小数点条件コー
ド３をテストするのに用いられる全ての分岐述部を掲げ
たものである。

表 整数プロセッサー条件コードに対してテストした分岐述
部（以下余白） （続き） 表　　　　■ 浮動小数点プロセッサー条件コードに対してテストされ
た分岐述部整数プロセッサー条件コードに対してテスト
した分岐述部浮動小数点プロセッサー条件フードに対し
てテストされた分岐述部分岐に続く命令は、分岐シャド
ウ演算で、常に宛先命令がフェッチされる前にフェッチ
される。

分岐シャドウ命令を実行するかどうかは、シャドウ制御
モディファイアによって決まる。シャドウ制御モディフ
ァイアとは、ハードウェアに、分岐シャドウ命令を行う
時間を伝える分岐述部につく接尾部である。下表■に示
す通り、次の情報を伝えるシャドウ制御モディファイア
は４つある。

　ａ 　ｎ 表　　　　■ 常に分岐シャドウ命令を実行する。

分岐シャドウ命令を実行しない。

テストした条件が真で、分岐した 場合は分岐シャドウ演算を行う。

テストした条件が偽で、実行が順次 下る場合は分岐シャドウ命令を実行 する。

モディファイア、ｓｆは、通常の（即ち６８０００）分
岐行動に対応する。

リスト２のコードのセグメントを考慮すること。

リスト　２ Ａ　　Ｂｅｅ、シャドウｄ；これはＤの宛先をもつどの
分岐でもある。

Ｂ　次のシャドウ命令 Ｃ介硅−儂よ今々 Ｄ　分岐命令 このプログラムセグメントの命令実行の追跡は、２つの
変数によって決まる。即ち、シャドウ制御モディファイ
アと、分岐条件が満たされるかどうかである。下表Ｖは
、この２つの変数によって、コードセグメントの実行を
追跡する。表の中のハイフン（“−“）は、リストした
命令の実行の間の１サイクルの立往生（ストール）を表
す。例えば、Ａ−Ｄは、命令ＡからＤまでの実行を意味
するのでなく、命令Ａを実行してストールを置き、その
後命令りを実行することを意味する。

分岐演算の宛先は、整数レジスターに含む番地か、ＰＣ
相対表現の何れかである。

同様にＣＡＬＬ演算は、目標番地をプログラム・カウン
ター（ＰＣ）にロードするが、その結果実行した次の命
令は目標番地の命令であって、メモリーで物理的に次に
あるものではない。

ＣＡＬＬ演算は、分岐演算として同じ機能を果たすが、
更に戻りＰＣをレジスターに保存する。

ＢＲＡＮＣＨと同じく、ＣＡＬＬに続く命令は常に制御
が宛名に移る前にフェッチされる。シャドウ制御モディ
ファイアは、このシャドウ命令を実行するかどうかを決
定する。ＣＡＬＬ演算用のシャドウ制御モディファイア
は、上表■に掲げた様に１．ｓａか、ｓｎである。ＣＡ
ＬＬ演算の宛先は、整数レジスターかＰＣ相対表現かに
含まれる番地となる。ＣＡＬＬ演算の例をリスト３に示
す。

（以下余白） リスト　３ ０　−ａｃ　　５ｔａｒｔ　　　　；呼出すルーチンの
番地 、　２２　−ｃａｌｌ　、ｓｎ　（，０）　　；ルーチ
ンを呼出す ｎｏｐ　　　　　　　　　　　；シャドウ命令ａｃ　　
５ｔａｒｔ　ｄａｔａ　５ｔａｒｔｓｔａｒｔ　ｐｒｏ
ｃｅｄｕｒｅ　ｏｋ　　　　　；手順の入力点；　ｒｏ
ｕｔｉｎｅ　ｂｏｄｙ ｂ　、ｓｎ　　［，２２］　　　　　　；コーラ−に戻
るｎｏｐ　　　　　　　　　　　；分岐シャドウこの発
明は、同時にディスバッチした命令プロセッサーでも機
能でき、参考に含めた１９８８年１０月７日提出の、「
多機能装置への命令の同時ディスバッチの方法と機器」
と題する同時係属特許出願ＡＰＯＬＬ−１０５ＸＸで論
じている。命令を実行する時浮動小数点装置には、整数
プロセッサー（ＩＰ）信号ＩＰＮＯＰによって、分岐シ
ャドウの状態が伝えられる。ＩＰ　　ＮＯＰは、アサー
トされるとＦＰＵに、ＩＰ内に常駐の命令用ｎｏｐをデ
ィスバッチする様に求める。

この発明の実施態様の１つによると、シャドウに関する
全てのフェッチ関連の実行とストールは、シャドウをデ
ィスパッチする前に行われる。特にメモリー管理装置（
ＭＭＵ）の分岐シャドウ上のフェッチ例外は、シャドウ
が行われないとしても、行われる。パイプライン行動を
示す予約表（表■）は、以下の通りである。

（以下余白） 表 ■ 分岐シャドウ予約 前節に述べたＢＲＡＮＣＨ演算以外に、この発明はトラ
ップ戻りに影響し、トラップを有効又は無効にするのに
用いられる特権分岐演算を行わせる。これらの演算は、
トラップ制御側の効果を伴う正規のＢＲＡＮＣＨ演算で
ある。

特権ＢＲＡＮＣＨ演算は、表■と■に掲げるＢＲＡＮＣ
Ｈ述部の何れも使用できる。シャドウ制御モディファイ
アは常に、Ｓａである。これは、ＢＲＡＮＣＨ命令が必
ず実行されるということである。

特権ＢＲＡＮＣＨ演算には、次の種類がある。

「ディスエイプル」は演算の解読段階の最後で、整数プ
ロセッサー状態ワード（ＩＰＳＷ）を、トラップビット
に設定する。一方「イントラツブ」を設定すると割込み
が禁止される。「エネイブル」は演算の解読段階の最後
で、トラップビットの整数プロセッサー状態ワード（Ｉ
ＰＳＷ）をクリアする。「ノートラップ」は非同期フェ
ッチトラップが演算の解読段階で生ずるのを禁止する。

「再発行Ｊ　　（ＲＢ）はＲＢの内容を番地として用い
、メモリー要求を発行する。メモリー要求の属性は、ト
ラップの開始キューから引き出される。普通の技術の熟
練の１つによって成される代替や変更は、この発明の範
囲内である。例えば、この発明によるプロセスに介入の
ステップを加えたり、この発明による構成に図示する様
に、命令パイプラインにレジスターを加えたりするのは
、この発明の範囲内である。更に、ここに述べる命令や
コードを変更して、分岐シャドウ命令の実行を選択する
ことも、この発明の範囲内と考えられる。この発明は、
請求の範囲以外によっては限定されるものではない。

【図面の簡単な説明】

この発明のこれらの特徴及びその他の特徴は、詳細な説
明を、図面を参照しながら読むことにより良く理解され
るだろう。但し、図１はこの発明の実施態様の一つによ
る装置の動作のフローチャートである。 図２は、この発明の実施態様の一つによる中央処理装置
（ＣＰＵ）のブロック図である。 外する

Claims (5)

【特許請求の範囲】
1. （１）パイプライン式プロセッサーで、効率的にデータ
   の条件付き処理を行う方法で、次のステップより成る； 第一の命令を与え、前記第一の命令を実行することによ
   り、少なくとも１つの真又は偽の状態を有する条件コー
   ドをつくり； 前記第一の命令に続いて第二の命令を与え、前記条件コ
   ードの結果として、宛先命令への実行分岐を選択できる
   様にし； 前記第二の命令と、宛先命令番地がフェッチされる前に
   、前記プロセッサーの実行装置によりフェッチされるの
   に続いて、第三の命令を与え、ここで、 前記第二の命令は、更に付加された制御接尾辞を含み、 前記第三の命令は、前記制御接尾辞と前記条件コードに
   従って、選択的に実行される。
2. （２）請求の範囲（１）の方法において、 第二の命令を与える前記のステップが、分岐述部の供給
   を含み、 第三の命令を与える前記のステップが、分岐シャドウの
   供給を含み、ここで 前記条件コードは、次のステップの少なくとも１つを備
   え、 必ず前記第三の命令を実行する様にし、 前記第三の命令を決して実行しない様にし、条件コード
   が真で、前記第二の命令が前記分岐命令を実行した場合
   、前記第三の命令を実行する様にし、 条件コードが偽で、第二の命令が分岐に到達できない場
   合、前記第三の命令を実行する。
3. （３）請求の範囲（１）の方法は、更に次のステップを
   含む。即ち、前記第一の命令によって設定された条件コ
   ードの状態に応える第二の命令に必要な待ち時間に対応
   する多数の命令より成る前記第一及び第二の命令に介入
   する、第四の命令を与えることである。
4. （４）請求の範囲（３）の方法において、前記第四の命
   令は、少なくとも１つのノーオペレーション命令を含む
   。
5. （５）コンピューター実行装置で、次のものを備えるも
   の。 第一の命令タイプの命令の実行の結果、少なくとも１つ
   の真と偽の状態を有する条件コードをつくる前記第一の
   命令タイプの命令を実行する手段；前記条件コードの状
   態の結果、宛先命令への実行分岐を与える前記第一の命
   令に続いて、第二の命令タイプの命令を実行する手段； 前記第二の命令と、宛先命令番地がフェッチされる前に
   命令がフェッチされるのに続いて、第三の命令タイプの
   命令を実行する手段； ここで、第三の命令タイプを実行する前記手段は、前記
   第二の命令に含まれる制御接尾辞に応答するものであり
   、 第三の命令タイプを実行する前記手段は、前記制御接尾
   辞と前記条件コードに従って働くことができる。