JPH02210633A - Scanning type tunnel current arithmetic processor - Google Patents

Scanning type tunnel current arithmetic processor

Info

Publication number
JPH02210633A
JPH02210633A JP3033989A JP3033989A JPH02210633A JP H02210633 A JPH02210633 A JP H02210633A JP 3033989 A JP3033989 A JP 3033989A JP 3033989 A JP3033989 A JP 3033989A JP H02210633 A JPH02210633 A JP H02210633A
Authority
JP
Japan
Prior art keywords
circuit
information
tunnel current
probe
lever
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3033989A
Other languages
Japanese (ja)
Inventor
Hiroshi Kajimura
梶村 宏
Toshihito Kawachi
河内 利仁
Akitoshi Toda
戸田 明敏
Yasuo Isono
磯野 靖雄
Yoshiyuki Mimura
三村 義行
Hiroko Ota
大田 浩子
Ryohei Shimizu
良平 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP3033989A priority Critical patent/JPH02210633A/en
Priority to DE1990602774 priority patent/DE69002774T2/en
Priority to EP90102415A priority patent/EP0382192B1/en
Publication of JPH02210633A publication Critical patent/JPH02210633A/en
Priority to US07/873,635 priority patent/US5289408A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To speed up analog arithmetic processing by combining a mass-storage device consisting of a scanning type tunnel microscope with an input/output arithmetic means. CONSTITUTION:When information is read out, a driving circuit 14 applies opposite-phase voltages to electrode patterns 113a-113c and 212a and 212b arranged on 1st and 2nd cantilevers 11 and 21 alternately to vibrate the 1st lever 11 in a Y direction and the 2nd lever 21 in an X direction. At this time, the circuit 14 determines respective periods and attains synchronization, thereby scanning recording media 211 on the free end areas 210 of the opposite lever 21 with tunnel current end styli 1111-111n in the free end area 110 of the lever 11. Further, the circuit 14 performs servocontrol over a tunnel current from the center probe of a probe group 111 and applies this voltage to the electrode pattern 113b of the lever 11 to move the lever 11 vertically, thereby holding the distance between the probe group 111 and medium 211 constant. In this state, a mode selecting circuit is put in operation to read information out of the units 2111-211n of the medium 211.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、たとえばICプロセスを用いて基板上に形
成された走査型のトンネル電流探針と記録体、とからな
る記憶装置に対し、上記記録体に情報を書込むための、
また上記記録体から情報を読出すための、上記走査型記
録体に適合した信号処理回路を備える走査型トンネル電
流演算処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention is directed to a storage device comprising a scanning tunneling current probe formed on a substrate using an IC process, and a recording body. For writing information on a recording medium,
The present invention also relates to a scanning tunnel current arithmetic processing device equipped with a signal processing circuit adapted to the scanning recording medium for reading information from the recording medium.

(従来の技術) 周知のように、試料とトンネル電流探針との間に直流電
圧を印加し、その探針の先端を試料表面から数nm程度
の距離に接近させると、トンネル現象によって試料表面
と探針との間を電子が移動する。このトンネル電流値は
、探針および試料間の距離に大きく左右される。
(Prior art) As is well known, when a DC voltage is applied between a sample and a tunneling current probe and the tip of the probe is brought close to a distance of several nm from the sample surface, the tunneling phenomenon causes the sample surface to Electrons move between the probe and the probe. This tunneling current value largely depends on the distance between the probe and the sample.

そこで、探針の先端を1μmと鋭くし、その試料の原子
構造との接近部を探針構成原子1個が突き出しているよ
うに処理するとともに、両者間のトンネル電流検出回路
にサーボ回路を付加して両者間距離を制御する圧電アク
チュエータを駆動するようにした走査型トンネル顕微鏡
(STM)が実現されている。この種のSTMにおける
探針の上下駆動は、試料の原子構造プロファイルに対応
したものとなる。よって、探針を試料表面に沿って2次
元に走査させることにより、トンネル電流の変化と合わ
せて原子構造を3次元空間として出力することができる
Therefore, we made the tip of the probe as sharp as 1 μm, treated the part where it approaches the atomic structure of the sample as if one atom of the probe was protruding, and added a servo circuit to the tunnel current detection circuit between the two. A scanning tunneling microscope (STM) has been realized in which a piezoelectric actuator is driven to control the distance between the two. The vertical movement of the probe in this type of STM corresponds to the atomic structure profile of the sample. Therefore, by scanning the probe two-dimensionally along the sample surface, the atomic structure can be output as a three-dimensional space together with the change in tunnel current.

また、探針および試料間を流れるトンネル電流の関係は
、両者を構成する物質のそれぞれの仕事関数に依存する
ことも分かつている。したがって、探針が走査される間
に探針から得られる電流は、試料に刻まれた凹凸情報で
あるか、試料物質の原子の種類または試料表面にトラッ
プされた電荷のいずれかによって変化される。
It is also known that the relationship between the tunneling current flowing between the probe and the sample depends on the work functions of the materials that make up both. Therefore, the current obtained from the tip while it is being scanned is changed by either the unevenness information carved into the sample, the type of atoms in the sample material, or the charges trapped on the sample surface. .

第9図は、公知の走査型トンネル顕微鏡を概略的に示す
ものである。第9図においては、探針T(ip)と試料
Mの表面に直流電圧VBを印加し、探針T(ip)の走
査中に検出されたトンネル電流1bの変化に相当する入
力端子を、リファレンス電圧Vrefで調節したプリア
ンプPAに供給する。そして、このプリアンプPAより
出力される制御電圧Veを適宜なサーボ係数(Kl、(
’に2 ) / S’)を有するサーボ回路SCに供給
する。さらに、上記サーボ回路SCからの出力を、探針
T(ip)に連動する圧電トランスジューサTDに印加
する。これにより、探針T(ip)と試料M間の距離を
一定にすることで、前記トンネル電流1bは一定に保た
れる。
FIG. 9 schematically shows a known scanning tunneling microscope. In FIG. 9, a DC voltage VB is applied to the probe T(ip) and the surface of the sample M, and the input terminal corresponding to the change in tunneling current 1b detected during scanning of the probe T(ip) is It is supplied to the preamplifier PA adjusted by the reference voltage Vref. Then, the control voltage Ve output from the preamplifier PA is adjusted to appropriate servo coefficients (Kl, (
2)/S') is supplied to the servo circuit SC. Furthermore, the output from the servo circuit SC is applied to a piezoelectric transducer TD that is linked to the probe T(ip). Thereby, by keeping the distance between the probe T(ip) and the sample M constant, the tunneling current 1b is kept constant.

一方、STMによってシリコン基板上に直接ノくターン
を描く試みがなされている。たとえば、J、 Vac、
 Sci、 T chnol、 B   Vol、 4
kl  、  Jan/Feb、  1986に、M、
A。
On the other hand, attempts have been made to draw turns directly on a silicon substrate using STM. For example, J, Vac,
Sci, T channel, B Vol, 4
kl, Jan/Feb, 1986, M.
A.

M c Co r d等によってシリコン基板上の金蒸
着薄膜に、印加エネルギーIQeVでのSTMの走査後
によるトラックが刻まれた報告がなされている。また、
同誌には、lQnmdecosenoicLB膜への2
5v。
It has been reported by M. C. Cord et al. that tracks were carved in a gold vapor-deposited thin film on a silicon substrate after STM scanning at an applied energy of IQeV. Also,
In the same magazine, 2 to lQnm decosenoic LB film
5v.

12nAのビームによる書込み線の報告がされている。There have been reports of writing lines with a 12 nA beam.

さらに、スタンフォード大学のC,F、  クェート、
ドブリック、アルバート等によって、ICプロセスによ
り構成されたZn20を圧電体とする、208mX20
0μmX5μmサイズの圧電体駆動カンチレバーの先端
に、同じICプロセスで小孔をマスクとして蒸着植体で
ある先鋭な探針を構成してなるSTM(マイクロSTM
)が報告されている。
In addition, Stanford University's C, F, Kuwait,
Dobrik, Albert et al., a 208m×20 piezoelectric material made of Zn20 constructed by IC process.
STM (Micro STM) consists of a sharp probe, which is a vapor-deposited implant, at the tip of a piezoelectric drive cantilever with a size of 0 μm x 5 μm, using a small hole as a mask using the same IC process.
) has been reported.

(発明が解決しようとする課題) 上述したように、STMの周辺技術環境において、ST
Mによるシリコン基板上への表面の凹凸や電荷のトラッ
プなどによる情報の書込みまたはそれらの読出しは公知
であり、STMによる記憶装置を構成できる。しかも、
ICプロセスによる上記のカンチレバータイプのSTM
の出現は、多数のSTMからなる大容量の記憶装置とそ
の他の回路とを組合わせることにより、演算処理装置を
構成することを可能とする。
(Problem to be solved by the invention) As mentioned above, in the peripheral technology environment of STM,
It is well known to write information on a silicon substrate using M, or to read information by trapping charges, etc., and it is possible to configure a memory device using STM. Moreover,
The above cantilever type STM by IC process
The advent of 2009 has made it possible to construct an arithmetic processing device by combining a large capacity storage device consisting of a large number of STMs with other circuits.

この発明は、37M記憶装置と信号処理回路とを組合わ
せ、37M記憶装置の読み書き情報の信号処理に適した
効率の良い走査型トンネル電流演算処理装置を提供する
ことを目的としている。
SUMMARY OF THE INVENTION An object of the present invention is to provide an efficient scanning tunnel current arithmetic processing device which combines a 37M storage device and a signal processing circuit and is suitable for signal processing of read/write information of a 37M storage device.

(課題を解決するための手段) 上記目的を達成するために、この発明の走査型トンネル
電流演算処理装置にあっては、IC基板上にカンチレバ
ータイプのSTMを構成するとともに、その基板上に、
情報がトンネル電流の変化として記録される記録体より
トンネル電流の変化または記録体上の凹凸の変化を検出
して情報を読出す読出し手段、情報の書込み手段、ST
Mカンチレバー走査同期制御のための回路などに加え、
クロックにより信号シフト動作が簡単に得られる入出力
演算手段を、前記読出し手段または/および前記書込み
手段に接続して配設する構成とした。
(Means for Solving the Problems) In order to achieve the above object, in the scanning tunneling current calculation processing device of the present invention, a cantilever type STM is configured on an IC substrate, and on the substrate,
A reading means for reading information by detecting a change in tunnel current or a change in unevenness on a recording body from a recording body in which information is recorded as a change in tunnel current, an information writing means, ST
In addition to circuits for M cantilever scan synchronization control, etc.
The input/output calculation means, which can easily perform a signal shift operation using a clock, is connected to the reading means and/or the writing means.

(作用) 上記のように、37M記憶装置と人出力演算手段とを組
合わせることにより、両者はいずれもクロックで制御さ
れるものであり、また情報演算処理が可能とされるもの
でもあるため、アナログ演算処理が高速に行い得るもの
である。
(Function) As mentioned above, by combining the 37M storage device and the human output calculation means, both are controlled by a clock and information calculation processing is possible. Analog calculation processing can be performed at high speed.

(実施例) 以下、この発明の一実施例について図面を参照して説明
する。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、この発明の走査型トンネル電流演算処理装置
を概略的に示すものである。この走査型トンネル電流演
算処理装置は、第1のIC基板10上に圧電素子によっ
て走査駆動可能に構成された第1のカンチレバー11と
、たとえば第2のIC基板20に圧電素子によって走査
駆動可能に構成された第2のカンチレバー21とが直交
されて、上記基板10.20相互が上下に配置された構
成とされている。また、上記第1のIC基板10上には
、CCD回路12、前記圧電素子の走査やCCD回路1
2などを制御する制御回路13、および前記第9図に示
したようなプリアンプや後述する書込み回路、サーボ回
路などを備える駆動回路14が配設されている。
FIG. 1 schematically shows a scanning tunnel current arithmetic processing device of the present invention. This scanning tunnel current arithmetic processing device includes a first cantilever 11 configured to be scan-driven by a piezoelectric element on a first IC substrate 10, and a first cantilever 11 configured to be scan-driven by a piezoelectric element on a second IC substrate 20, for example. The second cantilever 21 is orthogonal to each other, and the substrates 10 and 20 are arranged one above the other. Further, on the first IC substrate 10, there is a CCD circuit 12, a scanning circuit for the piezoelectric element, and a CCD circuit 12 for scanning the piezoelectric element.
2, and a drive circuit 14 including a preamplifier as shown in FIG. 9, a write circuit, a servo circuit, etc., which will be described later.

第2図は、上記第1.第2のカンチレバー11゜21の
構成を示すものである。上記第1のカンチレバー11に
はその先端に位置して自由端領域110が設けられ、ま
た第2のカンチレバー21にはその先端に位置して自由
端領域210が設けられている。上記自由端領域110
と210とは互いに上下の関係で相対峙するように配置
されるものであり、その重なり合う領域が走査領域とな
っている。
Figure 2 shows the above-mentioned item 1. It shows the configuration of the second cantilever 11°21. The first cantilever 11 is provided with a free end region 110 located at its tip, and the second cantilever 21 is provided with a free end region 210 located at its tip. The free end region 110
and 210 are arranged so as to face each other in a vertical relationship, and their overlapping area constitutes a scanning area.

上記mlのカンチレバー11には、その走査領域の下面
に複数のトンネル電流探針1111゜1112 r 〜
、111nが配設されている。これらの探針1111,
1112.〜.111nは、その走査方向に所定の距離
、たとえば走査振幅とほぼ等しい間隔をもって配設され
ている。また、上記探針1111,11121〜111
nは、第1のカンチレバー11の長手方向に対しても上
記と同様な間隔で配設されている。
The above-mentioned ml cantilever 11 has a plurality of tunneling current probes 1111° 1112 r ~ on the lower surface of its scanning area.
, 111n are arranged. These probes 1111,
1112. ~. 111n are arranged at predetermined distances in the scanning direction, for example, at intervals approximately equal to the scanning amplitude. In addition, the probes 1111, 11121 to 111
n are also arranged at the same intervals as above in the longitudinal direction of the first cantilever 11.

上記第2のカンチレバー21には、その走査領域の上面
に記録体(記録媒体)211が設けられている。この記
録体211は、書込みデータに応じた情報が、たとえば
電荷や磁気ドメインを選択された媒体表面に分子サイズ
の格子状として形成されるようになっている。そして、
上記探針1111,1112.〜,1llnと記録体2
11とは充分に接近されるようになっている。
A recording body (recording medium) 211 is provided on the upper surface of the scanning area of the second cantilever 21 . In this recording medium 211, information corresponding to write data is formed in the form of a molecule-sized grid on the surface of the medium in which, for example, charges or magnetic domains are selected. and,
The probes 1111, 1112. ~, 1lln and record body 2
11 is set to be sufficiently close.

ここで、第1のカンチレバー11における圧電体と電極
との配置について説明する。第1のカンチレバー11に
おいて、2つの圧電体(たとえば、Zn20層)112
a、112bは、上下のAll!極層113(便宜上、
図面では下側のAfI電極層113は示していない)お
よび中間のAI電極層114の平面複数パターンによっ
て挟まれ、3体の分離・独立した圧電駆動体を形成して
いる。
Here, the arrangement of the piezoelectric body and electrodes in the first cantilever 11 will be explained. In the first cantilever 11, two piezoelectric materials (for example, Zn20 layer) 112
a, 112b are upper and lower All! Polar layer 113 (for convenience,
In the drawing, the lower AfI electrode layer 113 is not shown) and the middle AI electrode layer 114 are sandwiched by a plurality of plane patterns, forming three separate and independent piezoelectric actuators.

上下のAj7電極層113の、第1のカンチレバー11
をその長手方向に3分するように配置された電極パター
ン113a、113b、113cは2組の圧電駆動体を
形成している。すなわち、電極パターン113b(上下
のAl電極113b。
The first cantilever 11 of the upper and lower Aj7 electrode layers 113
Electrode patterns 113a, 113b, and 113c arranged to divide into thirds in the longitudinal direction form two sets of piezoelectric drive bodies. That is, the electrode pattern 113b (upper and lower Al electrodes 113b).

113b)の1組は、Aj7電極層114をコモン電極
として、それぞれリード線を介して接続される駆動回路
14による逆相の電圧印加により、長手方向に一方が伸
長、他方が収縮し、カンチレバー11を2方向に湾曲せ
しめるための電極である。
One pair of cantilevers 113b) expands in the longitudinal direction and contracts the other by applying voltages of opposite phases by the drive circuits 14 connected to each other via lead wires, using the Aj7 electrode layer 114 as a common electrode. This is an electrode for bending in two directions.

また、電極パターン113a、113cのペア(上下の
1電極113g、113aとAl電極113a、113
cのペア)の1組は、カンチレバー11をY方向に湾曲
動作させるための駆動回路14に接続された電極である
In addition, a pair of electrode patterns 113a, 113c (upper and lower one electrode 113g, 113a and Al electrode 113a, 113
One pair c) is an electrode connected to a drive circuit 14 for bending the cantilever 11 in the Y direction.

一方、第2のカンチレバー21において、上下に相対し
て設けられたAj電極Jl(便宜上、図面では下側のA
I電極層は示していない)212の各電極パターン21
2a、212bは圧電体(Zn20層)213を挾み、
第2のカンチレバー21全体を縦方向に2分して1組の
圧電駆動体を構成している。すなわち、上記電極パター
ン212a、212bのペア(上下のAl電極212a
、212aとAfI電極212b。
On the other hand, in the second cantilever 21, Aj electrodes Jl are provided vertically facing each other (for convenience, the lower A in the drawing is
I electrode layer is not shown) 212 electrode patterns 21
2a and 212b sandwich a piezoelectric material (Zn20 layer) 213,
The entire second cantilever 21 is vertically divided into two to form a set of piezoelectric drive bodies. That is, the pair of electrode patterns 212a and 212b (upper and lower Al electrodes 212a)
, 212a and AfI electrode 212b.

212bのペア)は駆動回路14に接続され、それぞれ
の駆動体に印加される逆相の電圧により長手方向に一方
が伸長、他方が収縮し、カンチレバー21をX方向に湾
曲動作させるための電極である。
A pair of electrodes 212b) are connected to the drive circuit 14, and one of the electrodes is extended in the longitudinal direction and the other is contracted in the longitudinal direction by voltages of opposite phase applied to the respective drive bodies, thereby causing the cantilever 21 to bend in the X direction. be.

また、この実施例においては、上記トンネル電流探針1
11..1112.〜,1llnが、第1のカンチレバ
ー11の走査領域の下面に、第2のカンチレバー21の
走査領域の上面に対応するように、その走査方向に所定
の間隔をもって配設されている。すなわち、カンチレバ
ー11の幅の走査方向(Y方向)に対しては走査振幅に
相当するICプロセスのパターンサイズで、またカンチ
レバー11の長手方向(X方向)に対しても同様の間隔
で密に配設されている。これらのトンネル本流探針11
1..1112.〜,1llnは、多数の小孔を格子状
に有するマスクを通して金属蒸着を繰返すことにより、
コーン状に形成される。
In addition, in this embodiment, the tunnel current probe 1
11. .. 1112. . That is, the pattern size of the IC process corresponds to the scanning amplitude in the scanning direction (Y direction) of the width of the cantilever 11, and the patterns are densely arranged at similar intervals in the longitudinal direction (X direction) of the cantilever 11. It is set up. These tunnel main probes 11
1. .. 1112. 〜, 1lln is obtained by repeating metal vapor deposition through a mask having a large number of small holes in a lattice pattern.
Formed into a cone shape.

一方、第2のカンチレバー21の自由端領域211の、
前記探針1111,1112.〜111nに相対する面
には記録体211が設けられており、この記録体211
には前記探針1111.1112.〜.111nのそれ
ぞれに対応する各領域2111,2112.〜211n
ごとにデータが書込まれるようになっている。なお、こ
の場合、上記領域211.。
On the other hand, the free end region 211 of the second cantilever 21,
The probes 1111, 1112. A recording body 211 is provided on the surface facing 111n, and this recording body 211
The probes 1111.1112. ~. Each region 2111, 2112 . ~211n
Data is written every time. Note that in this case, the area 211. .

2112、〜,211nのそれぞれが後述するS7Mユ
ニットを構成し、さらにたとえば列方向における複数の
領域群124により後述の87Mメモリブロックが構成
される。
2112, .

このようにして構成された第1および第2の基板10.
20を、第2の基板2oを下、第1の基板10を上にし
て、各カンチレバー11.21の自由端領域110.2
10相互を対応させて重ね合わせることにより、この発
明の一実施例が実現される。
The first and second substrates 10 configured in this manner.
20 with the second substrate 2o down and the first substrate 10 up, in the free end region 110.2 of each cantilever 11.21.
An embodiment of the present invention is realized by overlapping the 10 parts in correspondence with each other.

なお、前記トンネル電流探針1111 1112、〜.111nを第2のカンチレバー21に、
記録体211を第1のカンチレバー11に配置すること
も可能である。また、第2の基板20を上、第1の基板
10を下にして、各カンチレバー11.21の自由端領
域110.210相互を対応させて重ね合わせることも
できる。
Note that the tunnel current probes 1111 1112, -. 111n to the second cantilever 21,
It is also possible to arrange the recording body 211 on the first cantilever 11. Alternatively, the free end regions 110, 210 of each cantilever 11, 21 can be stacked on top of each other, with the second substrate 20 on top and the first substrate 10 on the bottom.

第3図は、前記COD回路12、制御回路13、および
後述するF I F O(First 1n−Nrst
out )のブロック構成を具体的に模式化して示すも
のであり、第4図に示すCCDブロック121、S7M
メモリブロック124、およびその周辺の回路構成を概
略的に示すものである。
FIG. 3 shows the COD circuit 12, the control circuit 13, and the FIFO (First 1n-Nrst) described later.
This is a concrete diagram showing the block configuration of the CCD block 121 and S7M shown in FIG.
2 schematically shows a memory block 124 and its peripheral circuit configuration.

第3図において、121はCCDブロックであり、n個
の表面チャンネル型CCE)アレイ121、.1212
,1213.〜.121nなどからなる。このCCDブ
ロック121の各アレイ121+ 、1212 + 1
213、〜,121nは、たとえば3相のCCDクロッ
ク発生回路122によって制御され、情報を各CCD出
力ダイオード1231.1232 +  1233、〜
123nに対してパラレルに出力するようになっている
。また、上記CCDブロック121は、そのアレイ部の
前半部分が受光部121a、後半部分が転送部121b
とされている。
In FIG. 3, 121 is a CCD block, which has n surface channel type CCE) arrays 121, . 1212
, 1213. ~. 121n, etc. Each array 121+, 1212+1 of this CCD block 121
213, ~, 121n are controlled by, for example, a three-phase CCD clock generation circuit 122, and transmit information to each CCD output diode 1231, 1232 + 1233, ~
123n is output in parallel. Further, in the CCD block 121, the first half of the array section is a light receiving section 121a, and the second half is a transfer section 121b.
It is said that

一方、124は前述した複数の領域によフて構成される
87Mメモリブロックであり、n個のS7Mユニット(
領域)211□、2112゜2113、〜,211nか
らなる。このメモリブロック124の各ユニット211
0,211□。
On the other hand, 124 is an 87M memory block composed of the plurality of areas mentioned above, and has n S7M units (
area) 211□, 2112°2113, ~, 211n. Each unit 211 of this memory block 124
0,211□.

2113、〜,211nは、STM走査同期制御回路1
25からの書込み制御パルスによってそれぞれの情報書
込み回路126+、1262゜1263、〜.126n
が制御され、これにより前記第1のカンチレバー11上
に設けられたトンネル電流探針群111 (111+ 
、1112.〜111n)の対応する探針が動作される
ことによって所定の位置から情報の書込みが行われる。
2113 to 211n are STM scan synchronization control circuits 1;
25, the respective information write circuits 126+, 1262, 1263, . 126n
is controlled, and as a result, the tunneling current probe group 111 (111+
, 1112. 111n) is operated, information is written from a predetermined position.

また、上記各S7Mユニット2111,2112゜21
13、〜,211nは、前記STM走査同期制御回路1
25からの読出し制御パルスによってそれぞれの読出し
増幅器127..127□。
In addition, each of the above S7M units 2111, 2112°21
13 to 211n are the STM scan synchronization control circuits 1;
A readout control pulse from each readout amplifier 127 . .. 127□.

127、、〜,127.が制御され、これにより前記ト
ンネル電流探針群111の対応する探針が動作されるこ
とによって所定の位置から情報の読出しが行われる。な
お、これら情報の書込みま。
127,...,127. is controlled, whereby the corresponding probes of the tunneling current probe group 111 are operated, thereby reading information from a predetermined position. In addition, please write this information.

たは読出しは、システムコントローラとしてのCPU1
28からのモード信号が供給されるモード選択回路12
9、およびCPUI 28からのブロック選択信号が供
給されるSTMブロック選択回路136により制御され
る。また、各ユニット2111.2112 + 211
31〜,211.の容量は、走査ストロークを1100
nとした場合、lnmの密度で、2次元(x、y)のシ
リアル記録空間に10000 (点)デジットを有する
or reading is performed by CPU1 as the system controller.
mode selection circuit 12 to which a mode signal from 28 is supplied;
9, and an STM block selection circuit 136 to which a block selection signal from CPU 28 is supplied. In addition, each unit 2111.2112 + 211
31~,211. Capacity: 1100 scanning strokes
When n is a density of lnm, there are 10,000 (point) digits in a two-dimensional (x, y) serial recording space.

前記CODブロック121のn個のCOD出力ダイオー
ド1231.1232,123.、〜123nと、n個
の87Mユニット2111゜2112.21131〜.
211nを備える87Mメモリブロック124とを接続
するパラレルインターフェイス回路130は、CCCD
−5T同期制御回路131の制御による所定のタイミン
グで、上記CCD出力ダイオード1231゜1232.
1233.〜,123nを介して送られる情報を各ペア
ごとに対応する情報書込み回路126、.1262.1
263.〜,126nに出力するようになっている。こ
こでは、たとえばCODの転送スピード(fc)とST
Mの書込みスピード(f t)との関係が整数倍(f、
、t −nfc(nは整数))となるように制御される
n COD output diodes 1231, 1232, 123 . , ~123n, and n 87M units 2111°2112.21131~.
A parallel interface circuit 130 connecting the 87M memory block 124 equipped with 211n is a CCCD
At a predetermined timing under the control of the -5T synchronous control circuit 131, the CCD output diodes 1231, 1232.
1233. . . . , 123n to the corresponding information writing circuits 126, . 1262.1
263. ~, 126n. Here, for example, COD transfer speed (fc) and ST
The relationship between M and the writing speed (f t) is an integral multiple (f,
, t −nfc (n is an integer)).

したがって、各CCDアレイ1211,1212 。Therefore, each CCD array 1211, 1212.

1213、〜.121.の1転送容量を1000(画素
)デジットとし、fc−100KHzの速度にて転送す
ると、n−10の場合、STMの走査中にft−IMH
zのクロックにより書込みが行われる。この時、シリア
ル記録空間には1対10のインターリーブで書込みが行
われ、10回のパラレル転送によってSTMメモリブロ
ック1つで10フレームの画像が記録できる。
1213, ~. 121. If the transfer capacity of 1000 (pixel) digits is transferred at a speed of fc-100KHz, in the case of n-10, ft-IMH is transferred during STM scanning.
Writing is performed by the clock of z. At this time, writing is performed in the serial recording space with a 1:10 interleave, and 10 frames of images can be recorded in one STM memory block by 10 parallel transfers.

一方、パラレルインターフェイス回路(P I F)1
32は、上記読出し増幅器1271,1272゜127
3、〜.127.からの情報を、アナログバス133、
または後述するスイッチトキャパシティ回路の延長とし
てのA/D変換器134を介してデジタルバス135に
出力するようになっている。
On the other hand, parallel interface circuit (PIF) 1
32 is the readout amplifier 1271, 1272°127
3, ~. 127. information from the analog bus 133,
Alternatively, the signal is output to a digital bus 135 via an A/D converter 134 as an extension of a switched capacitance circuit, which will be described later.

なお、パラレルインターフェイス回路130.132、
および137は、デジタル信号をも取扱うことが可能な
、たとえばMOS型のスイッチトキャパシティ回路(S
C回路)により構成されている。
In addition, the parallel interface circuit 130.132,
and 137, for example, a MOS type switched capacitor circuit (S
C circuit).

また、上記パラレルインターフェイス回路130.13
2、および87Mメモリブロック124は、前記CPU
128に接続されたSTMブロック選択回路136の制
御によって選択されるようになっている。
In addition, the parallel interface circuit 130.13
2, and 87M memory block 124, the CPU
The selection is made under the control of an STM block selection circuit 136 connected to 128.

ここで、第5図を参照して情報の読出し動作について説
明する。情報を読出す場合、まず駆動回路14によって
、第1.第2のカンチレバー11゜21にそれぞれ配設
された電極パターン113g。
Here, the information read operation will be explained with reference to FIG. When reading information, the drive circuit 14 first reads the first . Electrode patterns 113g are arranged on each of the second cantilevers 11°21.

113cおよび212g、212bに逆相の電圧を交互
に印加せしめる。これにより、第1のカンチレバー11
はYで示す方向に振動し、また第2のカンチレバー21
はXで示す方向に振動する。
Voltages of opposite phases are alternately applied to 113c, 212g, and 212b. As a result, the first cantilever 11
vibrates in the direction indicated by Y, and the second cantilever 21
vibrates in the direction indicated by X.

このとき、駆動回路14が、それぞれの周期を定めて同
期を取ることにより、第1のカンチレバー11の自由端
領域1】0にあるトンネル電流探針群111(111,
〜11 in )が、それぞれ相対する第2のカンチレ
バー21の自由端領域210上の記録体211を走査す
る。
At this time, the drive circuit 14 determines the respective periods and synchronizes them, so that the tunnel current probe group 111 (111,
~11 in) scan the recording medium 211 on the free end region 210 of the second cantilever 21 facing each other.

また、上記駆動回路14によって、トンネル電流探針群
111(i−n/2)のたとえば中央のトンネル電流探
針からのトンネル電流をサーボし、このサーボ電圧を第
1のカンチレバー11の電極パターン113bに印加す
る。これにより、第1のカンチレバー11が上下方向、
つまり第2図に2で示す方向に駆動され、前記トンネル
電流探針群111と記録体211との距離が所定の間隔
に保持される。
Further, the drive circuit 14 servos the tunnel current from, for example, the central tunnel current probe of the tunnel current probe group 111 (i-n/2), and applies this servo voltage to the electrode pattern 113b of the first cantilever 11. to be applied. This causes the first cantilever 11 to move in the vertical direction.
That is, the tunneling current probe group 111 is driven in the direction shown by 2 in FIG. 2, and the distance between the tunneling current probe group 111 and the recording body 211 is maintained at a predetermined interval.

この状態において、CPU128からのモード信号によ
ってモード選択回路129が制御されるとともに、ST
M走査同期制御回路125からの読出し制御パルスが、
STMブロック選択回路136によって選択された87
Mメモリブロック124の読出し増幅器群127 (1
27z〜127n)に供給される。これにより、上記S
TMブロック選択回路136によって選択された87M
メモリブロック124は、トンネル電流探針群111に
より図示矢印i方向に走査される間に、各37Mユニッ
ト2111〜211nに対応する探針によって情報が読
出される。
In this state, the mode selection circuit 129 is controlled by the mode signal from the CPU 128, and the ST
The read control pulse from the M scan synchronization control circuit 125 is
87 selected by the STM block selection circuit 136
M memory block 124 read amplifier group 127 (1
27z to 127n). As a result, the above S
87M selected by the TM block selection circuit 136
While the memory block 124 is scanned by the tunneling current probe group 111 in the direction of arrow i in the figure, information is read by the probes corresponding to each of the 37M units 2111 to 211n.

このようにして、上記探針群111の走査移動中におい
て、上記STMブロック選択回路136によって選択さ
れた87Mメモリブロック124に属する複数の探針か
らのトンネル電流が読出し増幅器群127によって検出
され、そのトンネル電流の変化がパラレルインターフェ
イス回路132よりアナログバス133、またはA/D
変換器134を介してデジタルバス135に出力される
。これにより、上記記録された情報が、アナログ記録デ
ータr20.0.5.0.0゜1、・・・」、またはデ
ジタル記録データ「160.1.0,0.1.・・・」
として読出される。
In this way, during the scanning movement of the probe group 111, tunneling currents from a plurality of probes belonging to the 87M memory block 124 selected by the STM block selection circuit 136 are detected by the readout amplifier group 127. The change in tunnel current is transmitted from the parallel interface circuit 132 to the analog bus 133 or A/D.
It is output to a digital bus 135 via a converter 134. As a result, the recorded information is changed to analog recording data r20.0.5.0.0°1,...'' or digital recording data "160.1.0,0.1.."
It is read as .

次に、第6図を参照して情報の書込み動作について説明
する。情報を書込む場合、第1のカンチレバー11の自
由端領域110にあるトンネル電流探針群111が第2
のカンチレバー21の自由端領域210上の記録体21
1を走査している状態において、CPU128からのモ
ード信号によってモード選択回路129が制御されると
ともに、STM走査同期制御回路125からの書込み制
御パルスが、STMブロック選択回路136によって選
択された87Mメモリブロック124の情報書込み回路
群126 (1261〜126.)に供給される。これ
により、上記STMブロック選択回路136によって選
択された87Mメモリブロック124は、トンネル電流
探針群111により図示矢印U方向に走査される間に、
各37Mユニット2111〜211nに対応する複数の
探針により情報が書込まれる。
Next, the information writing operation will be explained with reference to FIG. When writing information, the tunneling current probe group 111 in the free end region 110 of the first cantilever 11
The recording body 21 on the free end region 210 of the cantilever 21 of
1, the mode selection circuit 129 is controlled by the mode signal from the CPU 128, and the write control pulse from the STM scan synchronization control circuit 125 is applied to the 87M memory block selected by the STM block selection circuit 136. 124 information writing circuit group 126 (1261-126.). As a result, the 87M memory block 124 selected by the STM block selection circuit 136 is scanned by the tunneling current probe group 111 in the direction of the arrow U shown in the figure.
Information is written by a plurality of probes corresponding to each of the 37M units 2111 to 211n.

このようにして、上記探針群111の走査移動中におい
て、COD出力ダイオード群123(123,〜123
n)を介してパラレルインターフェイス回路130に転
送される情報が、COD−STM同期制御回路131の
タイミングで各情報書込み回路群126 (1261〜
126n)に供給される。これにより、上記STMブロ
ック選択回路136によって選択された87Mメモリブ
ロック124に属する探針によって、各ユニット211
1〜211nに上記書込むべき情報が、アナログ記録デ
ータr15.0゜10、J、またはデジタル記録データ
r1.0゜1、・・・」としてシリアル記録され、全体
としてn個のパラレルブロック記録が行われる。
In this way, during the scanning movement of the probe group 111, the COD output diode group 123 (123, to 123
The information transferred to the parallel interface circuit 130 via n) is transferred to each information writing circuit group 126 (1261 to 1261) at the timing of the COD-STM synchronization control circuit 131.
126n). As a result, each unit 211 is
The above information to be written in 1 to 211n is serially recorded as analog recording data r15.0°10,J or digital recording data r1.0°1,...'', and in total n parallel block recordings are performed. It will be done.

第7図は、トンネル電流探針の1つが87Mメモリブロ
ック124の対応する37Mユニット(たとえば、87
Mユニット2111)を走査することによって記録され
た情報の一例を示すものである。第7図において、上記
探針は書込み開始位lStより実線で示すベクトルu 
(x、y)のように移動し、点で示す情報を書込んでい
くようになっている。この場合、書込み開始位置Stの
方向と終了位置の方向とを揃えることで、書込み開始位
置(または読出し開始位置)Stへの復帰時間が短縮で
きる。
FIG. 7 shows that one of the tunneling current probes is connected to a corresponding 37M unit of 87M memory block 124 (e.g., 87M memory block 124).
It shows an example of information recorded by scanning the M unit 2111). In FIG. 7, the probe moves from the writing start position lSt to a vector u shown by a solid line.
It moves like (x, y) and writes information indicated by dots. In this case, by aligning the direction of the write start position St with the direction of the end position, the time required to return to the write start position (or read start position) St can be shortened.

第8図は、上記のようにして書込まれた情報を読出す場
合の探針の移動ベクトルを示している。
FIG. 8 shows the movement vector of the probe when reading out the information written as described above.

この実施例においては、読出しベクトルを一点鎖線で示
すと、同図(a)または(b)に示すように、F I 
F O(PIrsL In−First out)また
はL I F O(Last In−First ou
t )による記録の方式が、前記STM走査同期制御回
路125の制御により可能とされている。勿論、前記S
TM走査同期制御回路125の制御により、走査の途中
から開始位置Stへの短縮復帰もできる。
In this embodiment, when the readout vector is indicated by a dashed line, F I
F O (PIrsL In-First out) or L I F O (Last In-First out)
t) is made possible under the control of the STM scan synchronization control circuit 125. Of course, the above S
Under the control of the TM scan synchronization control circuit 125, it is also possible to return to the starting position St in a shortened manner from the middle of scanning.

上記したように、STMからなる大容量の記憶装置と、
その他の回路、たとえばCOD回路などのS7M記憶装
置との読み書き情報信号の処理に適した信号処理回路を
組合わせることにより、高速度にて演算処理が行い得る
ようにしたものである。すなわち、S7M記憶装置に必
要なトンネル電流検出回路、情報書込み回路、STM走
査同期制御回路などに加え、クロックにより信号シフト
動作が簡単に得られるCOD回路を、前記トンネル電流
検出回路または情報書込み回路に接続した状態で同一基
板上に配設することにより、情報の入出力を行うことが
できるようにしている。また、前記トンネル電流検出回
路の後に同じくクロック動作で作動するスイッチトキャ
パシティ回路を有し、トンネル電流を入力とする電流回
路からAND10R回路を、さらにこれと信号反転回路
とを併せることによって複数のSTMに対する情報出力
のための論理回路を構成するようにしている。
As mentioned above, a large capacity storage device consisting of STM,
By combining other circuits, such as a signal processing circuit suitable for processing read/write information signals with the S7M storage device, such as a COD circuit, arithmetic processing can be performed at high speed. That is, in addition to the tunnel current detection circuit, information write circuit, STM scan synchronization control circuit, etc. necessary for the S7M storage device, a COD circuit that can easily obtain a signal shift operation using a clock is added to the tunnel current detection circuit or information write circuit. By arranging them on the same board in a connected state, it is possible to input and output information. Further, after the tunnel current detection circuit, there is a switched capacitance circuit which is also operated by clock operation, and by combining an AND10R circuit from the current circuit which inputs the tunnel current, and further combining this with a signal inversion circuit, it is possible to handle multiple STMs. A logic circuit for outputting information is configured.

上記87M記憶装置は、記録体上を所定の走査速度Vs
での移動中において、所定の時間間隔’rp  (クロ
ック周波数f t−1/ (Tp))によりパルス幅T
dで情報を記録する。一方、CCD回路における情報入
力や情報転送には、三相、二相、疑似−相、および四相
転送などの種々の方法がある。今、このCCD回路のク
ロック周波数をfcとし、この発明の特徴であるパラレ
ル転送を前提とすると、1つのCCD回路に1つの87
M記憶装置を対応させた場合、各対応ユニットごとにシ
リアル記録が行える。このように、両者はともにクロッ
クで制御される装置であり、またアナログ処理が行える
装置でもあるため、簡単に高速演算処理が実現できる。
The above 87M storage device scans the recording medium at a predetermined scanning speed Vs.
During the movement, the pulse width T
Record the information with d. On the other hand, there are various methods for inputting and transferring information in a CCD circuit, such as three-phase, two-phase, pseudo-phase, and four-phase transfer. Now, assuming that the clock frequency of this CCD circuit is fc and assuming parallel transfer, which is a feature of this invention, one CCD circuit has one 87
When M storage devices are made compatible, serial recording can be performed for each compatible unit. In this way, both devices are controlled by a clock and are also devices that can perform analog processing, so high-speed arithmetic processing can be easily achieved.

すなわち、前記87M記憶装置では、情報書込みの大き
さに応じて、トンネル電流によるアナログ信号記録が行
える。また、CCD回路もアナログ信号処理が可能であ
るため、アナログ入力情報をCCD回路によって転送出
力後、簡単なインターフェイス回路により、A/D変換
器を用いることなく、87M記憶装置の記録体上に高速
にアナログ記録が行える。
That is, in the 87M storage device, analog signal recording using tunnel current can be performed depending on the size of information writing. In addition, since the CCD circuit is also capable of analog signal processing, after the analog input information is transferred and output by the CCD circuit, it can be transferred to the recording medium of the 87M storage device at high speed using a simple interface circuit without using an A/D converter. Analog recording can be performed.

また、STM記録アナログレファレンス信号源回路と併
せることにより、上記の各回路間で多値論理回路を構成
することができる。
In addition, by combining with the STM recording analog reference signal source circuit, a multi-value logic circuit can be constructed between the above-mentioned circuits.

さらに、前記CCD回路は、光センサ機能を併せもつこ
とができるため、画像入力から画像演算処理にいたるま
で、多機能1チツプ処理回路が簡単に構成できる。
Furthermore, since the CCD circuit can also have a photosensor function, a multifunctional one-chip processing circuit can be easily constructed from image input to image calculation processing.

なお、この発明は上記実施例に限定されるものではなく
、発明の要旨を変えない範囲において、種々変形実施可
能なことは勿論である。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the gist of the invention.

(発明の効果) 以上、詳述したようにこの発明によれば、STMからな
る大容量の記憶装置と、その他の信号処理回路とを組合
わせることにより、87M記憶装置の読み書き情報の信
号処理に適した効率の良い走査型トンネル電流演算処理
装置を提供できる。
(Effects of the Invention) As detailed above, according to the present invention, by combining a large-capacity storage device made of STM and other signal processing circuits, signal processing of read/write information of an 87M storage device can be performed. A suitable and efficient scanning tunnel current arithmetic processing device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例である走査型トンネル電流
演算処理装置を分解して示す構成図、第2図は走査型ト
ンネル電流演算処理装置のカンチレバーを取出して示す
斜視図、第3図は回路の構成を概略的に示すブロック図
、第4図は全体的な回路構成を示すブロック図、第5図
は情報の読出し動作を説明するために示す図、第6図は
情報の書込み動作を説明するために示す図、第7図は書
込み時のトンネル電流探針の走査と記録された情報の一
例を示す図、第8図は書込み時と読出し時とにおけるト
ンネル電流探針の走査の一例を示す図であり、第9図は
従来技術とその問題点を説明するために示す図である。 10・・・IC基板、11・・・第1のカンチレバー1
2・・・CCD回路、13・・・制御回路、14・・・
駆動回路、20・・・IC基板、21・・・第2のカン
チレバ111 (111+ 、1112.1113.〜
111n)・・・トンネル電流探針、121・・・CC
Dブロック、1211+  1212 +  1213
、〜121、・ CCDアレイ、124−3 T Mメ
モリブロック、125・・・STM走査同期制御回路、
126 (1261,1262,1263,〜126n
・・・情報書込み回路、127 (1271゜1272
.1273.〜,127n)・・・読出し増幅器、12
8・・・CPU、131・・・CCCD−5T同期制御
回路、211・・・記録体、21112112.211
3 、〜,2111 ・・57Mユニット(領域)。 出願人代理人 弁理士 坪井  淳 第 図 第 図 (7′ゾタルムご1時 20(アナログ1已鋒) 第 図 B ぐrブタノ4己会象) 15  (7rO’7”!ellt) 第6図 (a) 第 図 第8 図 (b)
FIG. 1 is an exploded configuration diagram of a scanning tunnel current calculation processing device which is an embodiment of the present invention, FIG. 2 is a perspective view showing a cantilever of the scanning tunnel current calculation processing device taken out, and FIG. 3 4 is a block diagram schematically showing the circuit configuration, FIG. 4 is a block diagram showing the overall circuit configuration, FIG. 5 is a diagram for explaining information reading operation, and FIG. 6 is information writing operation. Figure 7 is a diagram showing an example of the scanning of the tunnel current probe during writing and recorded information, and Figure 8 is a diagram showing the scanning of the tunnel current probe during writing and reading. This is a diagram showing an example, and FIG. 9 is a diagram shown for explaining the prior art and its problems. 10... IC board, 11... First cantilever 1
2...CCD circuit, 13...control circuit, 14...
Drive circuit, 20... IC board, 21... second cantilever 111 (111+, 1112.1113.~
111n)...Tunnel current probe, 121...CC
D block, 1211 + 1212 + 1213
, ~121, CCD array, 124-3 TM memory block, 125...STM scan synchronization control circuit,
126 (1261, 1262, 1263, ~126n
...Information writing circuit, 127 (1271゜1272
.. 1273. 〜, 127n)...readout amplifier, 12
8... CPU, 131... CCCD-5T synchronous control circuit, 211... Recording body, 21112112.211
3, ~,2111...57M units (area). Applicant's representative Patent attorney Atsushi Tsuboi Diagram (7' Zotalum Go 1:20 (Analog 1 已钒) Diagram B Gur Butano 4 Self Representation) 15 (7rO'7''!ellt) Figure 6 ( a) Figure 8 (b)

Claims (1)

【特許請求の範囲】 IC基板上に構成され、圧電素子によって走査駆動され
るカンチレバー体と、 このカンチレバー体の先端に設けられたトンネル電流探
針と、 このトンネル電流探針に対向して設けられ、前記探針と
の相対的移動による前記探針の走査によりトンネル電流
の変化を生じせしめるように情報が記録される記録体と
、 前記IC基板上に設けられ、前記トンネル電流探針から
の電流を検出して情報を読出す読出し手段と、 前記トンネル電流探針により前記記録体に情報を書込む
書込み手段と、 これら書込み手段または/および読出し手段に接続され
、クロックで作動する入出力演算手段と前記圧電素子の
駆動と、前記書込み手段、読出し手段および入出力演算
手段を制御する制御回路と を具備したことを特徴とする走査型トンネル電流演算処
理装置。
[Claims] A cantilever body configured on an IC substrate and scanned and driven by a piezoelectric element, a tunnel current probe provided at the tip of the cantilever body, and a tunnel current probe provided opposite to the tunnel current probe. , a recording body on which information is recorded so as to cause a change in tunnel current due to scanning of the probe by relative movement with the probe; a reading means for detecting information and reading information; a writing means for writing information on the recording medium using the tunneling current probe; and an input/output calculation means connected to the writing means and/or the reading means and operated by a clock. A scanning tunnel current arithmetic processing device comprising: a control circuit for driving the piezoelectric element, and controlling the writing means, reading means, and input/output calculating means.
JP3033989A 1989-02-09 1989-02-09 Scanning type tunnel current arithmetic processor Pending JPH02210633A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3033989A JPH02210633A (en) 1989-02-09 1989-02-09 Scanning type tunnel current arithmetic processor
DE1990602774 DE69002774T2 (en) 1989-02-09 1990-02-07 Scanning tunneling microscope storage device.
EP90102415A EP0382192B1 (en) 1989-02-09 1990-02-07 Scanning tunneling microscope memory apparatus
US07/873,635 US5289408A (en) 1989-02-09 1992-04-23 Memory apparatus using tunnel current techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3033989A JPH02210633A (en) 1989-02-09 1989-02-09 Scanning type tunnel current arithmetic processor

Publications (1)

Publication Number Publication Date
JPH02210633A true JPH02210633A (en) 1990-08-22

Family

ID=12301066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3033989A Pending JPH02210633A (en) 1989-02-09 1989-02-09 Scanning type tunnel current arithmetic processor

Country Status (1)

Country Link
JP (1) JPH02210633A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188045A (en) * 1991-06-20 1993-07-27 Univ Leland Stanford Jr Apparatus and method for acoustic microscope
US5481522A (en) * 1993-08-26 1996-01-02 Canon Kabushiki Kaisha Recording/reproducing method and apparatus using probe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188045A (en) * 1991-06-20 1993-07-27 Univ Leland Stanford Jr Apparatus and method for acoustic microscope
US5481522A (en) * 1993-08-26 1996-01-02 Canon Kabushiki Kaisha Recording/reproducing method and apparatus using probe

Similar Documents

Publication Publication Date Title
US5053995A (en) Tunnel current data storage apparatus having separate lever bodies
US5289408A (en) Memory apparatus using tunnel current techniques
EP0529616B1 (en) Information processing apparatus and scanning tunnel microscope
US5015850A (en) Microfabricated microscope assembly
JP4498423B2 (en) Drive stage, scanning probe microscope, information recording / reproducing device, processing device
US5373494A (en) Information recording and/or reproducing apparatus
US5801472A (en) Micro-fabricated device with integrated electrostatic actuator
US5036490A (en) Memory device with dual cantilever means
EP0578228A2 (en) Microactuator
JP3625530B2 (en) Position detection apparatus and position detection method
WO2000036608A2 (en) Molecular memory medium and molecular memory integrated circuit
GB2235052A (en) Tunnel current probe moving mechanism having parallel cantilevers
JP4194151B2 (en) Drive stage, scanning probe microscope, processing equipment
EP0382192B1 (en) Scanning tunneling microscope memory apparatus
JPH02210633A (en) Scanning type tunnel current arithmetic processor
JPH05225756A (en) High-density large-capacity storage device
JPH0250333A (en) Recording and reproducing device
JPH09166606A (en) Integrated microdevice
KR100494574B1 (en) SPM nano data storage device
JP3088576B2 (en) Scanning tunnel microscope with integrated actuator and information processing device with integrated actuator
JPH06131711A (en) Production of probe unit and probe unit and information processor using this probe unit
KR100331450B1 (en) Small scale and high density data storage apparatus using probe
JPH08248037A (en) Piezoelectric driver
JP2995126B2 (en) Information processing device
JPH0349087A (en) Storage device