JPH02202391A - Servo circuit for disc mechanism - Google Patents

Servo circuit for disc mechanism

Info

Publication number
JPH02202391A
JPH02202391A JP1021310A JP2131089A JPH02202391A JP H02202391 A JPH02202391 A JP H02202391A JP 1021310 A JP1021310 A JP 1021310A JP 2131089 A JP2131089 A JP 2131089A JP H02202391 A JPH02202391 A JP H02202391A
Authority
JP
Japan
Prior art keywords
circuit
speed
gain
amplifier
servo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1021310A
Other languages
Japanese (ja)
Other versions
JP2686304B2 (en
Inventor
Toru Shinohara
徹 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1021310A priority Critical patent/JP2686304B2/en
Priority to US07/460,651 priority patent/US5204932A/en
Priority to AU47775/90A priority patent/AU613819B2/en
Priority to DE69024670T priority patent/DE69024670T2/en
Priority to EP94201273A priority patent/EP0614174B1/en
Priority to EP90300171A priority patent/EP0378329B1/en
Priority to EP94201278A priority patent/EP0622783B1/en
Priority to DE69032602T priority patent/DE69032602T2/en
Priority to DE69032731T priority patent/DE69032731T2/en
Priority to KR909000224A priority patent/KR930009422B1/en
Publication of JPH02202391A publication Critical patent/JPH02202391A/en
Priority to AU87719/91A priority patent/AU641823B2/en
Application granted granted Critical
Publication of JP2686304B2 publication Critical patent/JP2686304B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To rise the acceleration current well and to realize high speed access by switching the gain of a speed control/position control switching circuit ar ranged in the servo loop of an amplifier circuit located at the post stage of a circuit for determining the frequency characteristic of the servo loop to a higher level during the interval between start of seeking operation and finish of acceleration. CONSTITUTION:A servo logic 20 provides target speed data to a target speed generating circuit 22 thus feeding a target speed voltage E1 to a velocity error circuit 14 through a switch 24-1. Since an actual speed voltage E2 to be fed from a speed signal forming circuit 38 is zero under initial state, a differential signal E is maximized and fed through a switch 16-1 to the amplifier 50 in a speed control/position control switching circuit 16. The differential signal E is amplified through the amplifier 50 with a higher gain G to be determined by a resistor R8, and seek current is produced through a power amplifier 28 according to the differential signal E thus feeding acceleration current to the voice coil 10 of a disc mechanism 30.

Description

【発明の詳細な説明】 [概要] 目標速度と実速度との差分に応じたシーク電流をボイス
コイルモータに流して速度制御するサーボ回路に関し、 シーク電流の加減速周期がサーボループのカットオフ周
波数に近づく1デイフアレンスシータであっても加速電
流を良好に立ち上げて高速アクセスすることを目的とし
、 サーボループの周波数特性を決める回路の1変段に位置
するアンプ回路に、シーススタートから加速終了までの
あいだサーボループ内に設けた速度制御と位置制御の切
替回路のゲインをより高いゲインに切換えるように構成
する。
[Detailed Description of the Invention] [Summary] Regarding a servo circuit that controls the speed by flowing a seek current to a voice coil motor according to the difference between a target speed and an actual speed, the acceleration/deceleration period of the seek current is the cutoff frequency of the servo loop. The purpose of this is to start up the accelerating current well and access it at high speed even when the difference theta approaches The gain of the switching circuit for speed control and position control provided in the servo loop is configured to be switched to a higher gain until the end of the process.

[産業上の利用分野] 本発明は、目標速度と実速度との差分に応じたシーク電
流をボイスコイルモータに流してキャリジ搭載ヘッドを
目標トラック位置に向けて速度制御するディスク装置の
サーボ回路に関する。
[Industrial Application Field] The present invention relates to a servo circuit for a disk device that controls the speed of a head mounted on a carriage toward a target track position by flowing a seek current to a voice coil motor in accordance with the difference between a target speed and an actual speed. .

近年、ディスク装置のヘッドを目標トラック位置にアク
セスするシーク動作の高速化が進んでおり、これに伴い
ヘッドを隣接するトラック位置に移動する所謂1デイフ
アレンスシークのシーク動作についても著しい高速化が
要求され、この1デイフアレンスシークの高速化に見合
った加速応答性の高いサーボ回路が要求される。
In recent years, the speed of the seek operation for accessing the head of a disk device to a target track position has been increasing, and as a result, the speed of the so-called 1-difference seek operation for moving the head to an adjacent track position has also increased significantly. A servo circuit with high acceleration responsiveness commensurate with the increased speed of this 1-difference seek is required.

[従来技術] 第4図は従来回路の構成図である。[Prior art] FIG. 4 is a configuration diagram of a conventional circuit.

第4図において、20はMPUを用いサーボロジックで
あり、上位装置からのアクセスを受けた際に、そのとき
の目標トラック位置へのディファレンス量に基づく目標
速度データ及びシーク動作に必要な各種の制御信号を発
生する。
In FIG. 4, 20 is a servo logic using an MPU, which, when accessed from a host device, generates target speed data based on the amount of difference to the target track position at that time and various types of data necessary for seek operations. Generates control signals.

サーボロジック20からの目標速度データは目標速度発
生回路22に与えられ、D/A変換により目標速度電圧
E1を発生する。この目標速度電圧E1はフォワード制
御とリバース制御で極性が異なる。また目標速度E1は
、ディファレンス量が所定値以上であれば所定の最大速
度レベルを保ち、所定ディファレンス量以下になると、
ディファレンス量の例えば平方値に比例して減少する目
標速度レベルとなり、1デイフアレンスシークの際には
目標速度電圧E1は最小速度レベルとなる。
Target speed data from the servo logic 20 is given to a target speed generation circuit 22, which generates a target speed voltage E1 through D/A conversion. This target speed voltage E1 has different polarity between forward control and reverse control. Further, the target speed E1 maintains a predetermined maximum speed level if the difference amount is above a predetermined value, and when it becomes below the predetermined difference amount,
The target speed level decreases in proportion to, for example, the square value of the difference amount, and the target speed voltage E1 becomes the minimum speed level during one difference seek.

目標速度発生回路22からの目標速度電圧E1は、フォ
ワード/リバース切換回路24でそのときの制御方向に
応じて選択され、次段のベロシティエラー回路14に与
えられる。
The target speed voltage E1 from the target speed generation circuit 22 is selected by the forward/reverse switching circuit 24 according to the control direction at that time, and is applied to the velocity error circuit 14 at the next stage.

ベロシティエラー回路14は、抵抗R1又はR2を介し
て入力する目標速度電圧E1と抵抗R3を介して入力す
る実速度電圧E2の差分を取り、アンプ26を介して差
信号へEを出力する。
The velocity error circuit 14 takes the difference between the target speed voltage E1 inputted through the resistor R1 or R2 and the actual speed voltage E2 inputted through the resistor R3, and outputs E as a difference signal through the amplifier 26.

ここでアンプ26は帰還回路に抵抗ROとコンデンサC
oを並列接続しており、ベロシティエラー回路14の周
波数特性、即ちサーボループの周波数特性ををRoとC
oどの時定数により決めている。
Here, the amplifier 26 includes a resistor RO and a capacitor C in the feedback circuit.
Ro and C are connected in parallel, and the frequency characteristics of the velocity error circuit 14, that is, the frequency characteristics of the servo loop, are
o It is determined by which time constant.

ベロシティエラー回路14からの差信号ΔEは速度側w
J/位置制御切替回路16に与えられる。
The difference signal ΔE from the velocity error circuit 14 is on the velocity side w
J/position control switching circuit 16.

速度制御/位置制御切替回路16はシークスター1〜で
速度制御、即ちコアース制御に切替えられ、ベロシティ
エラー回路14からの差信号へEを内蔵アンプで増幅し
てパワーアンプ28に出力する。
The speed control/position control switching circuit 16 is switched to speed control, that is, coarse control, at seek stars 1 to 1, and amplifies the difference signal E from the velocity error circuit 14 with a built-in amplifier and outputs it to the power amplifier 28.

この速度制御における目標トラックに対するディファレ
ンス量はサーボロジック20で監視されており、ディフ
ァレンス量が零に達すると位置制御、即ちファイン制御
に切替られ、ヘッドが目標トラック上をトレースするよ
うに位置制御する。
The difference amount with respect to the target track in this speed control is monitored by the servo logic 20, and when the difference amount reaches zero, the position control is switched to fine control, and the position control is performed so that the head traces the target track. do.

パワーアンプ28は入力制御電圧に応じた駆動電流、即
ちシーク電流をディスク機構30のボイスコイルモータ
10に供給し、ボイスコイルモータ10によりヘッドキ
ャリッジ32に搭載したヘッドをディスク媒体34の径
方向に駆動し、目標トラック位置にアクセスする。
The power amplifier 28 supplies a drive current, that is, a seek current, according to the input control voltage to the voice coil motor 10 of the disk mechanism 30, and the voice coil motor 10 drives the head mounted on the head carriage 32 in the radial direction of the disk medium 34. and access the target track position.

ヘッド12からの再生信号は位置信号復調回路36で位
置信号に変換され、速度信号作成回路3Bに与えられる
。更に速度信号作成回路38にはパワーアンプ28に設
けた電流検出回路40からの電流検出検出信号が与えら
れる。従って、速度信号発生回路38は位置信号を微分
して(qた速度信号に、電流信号を積分して1qだ信号
を各々の所定のゲインをもって加算することにより実速
度電圧E2を作り出し、ベロシティエラー回路14に帰
還する。
The reproduced signal from the head 12 is converted into a position signal by a position signal demodulation circuit 36, and is provided to a speed signal generation circuit 3B. Further, the speed signal generation circuit 38 is given a current detection detection signal from a current detection circuit 40 provided in the power amplifier 28. Therefore, the velocity signal generation circuit 38 generates the actual velocity voltage E2 by differentiating the position signal ((q) velocity signal, integrating the current signal and adding 1q) signal with each predetermined gain, and calculates the velocity error. Returns to circuit 14.

ところで第1図に示した従来の速度制御用のサーボ回路
にあっては、抵抗RoとコンデンサC。
By the way, in the conventional speed control servo circuit shown in FIG. 1, a resistor Ro and a capacitor C are used.

で決まるベロシティエラー回路14の周波数特性におけ
るカットオフ周波数f1は、ディスク機構30における
メカニカルな周波数特性(x/ i >の利得ピークの
周波数f2に対し小さく設定する必要がある。Xは位置
変化量を示し、iはモータに流れた電流である。
The cutoff frequency f1 in the frequency characteristic of the velocity error circuit 14 determined by the frequency characteristic of the velocity error circuit 14 needs to be set smaller than the frequency f2 of the gain peak of the mechanical frequency characteristic (x/i>) in the disk mechanism 30. where i is the current flowing through the motor.

第5図(a )はディスク機構30におけるメカニカル
な周波数特性を示したもので、周波数r2はサーボアー
ムのネジレ共振点である。また第5図(b )はベロシ
ティエラー回路14の周波数特性を示し、カットオフ周
波数f1はROとGOの時定数で決まる。
FIG. 5(a) shows the mechanical frequency characteristics of the disk mechanism 30, where the frequency r2 is the torsional resonance point of the servo arm. Further, FIG. 5(b) shows the frequency characteristics of the velocity error circuit 14, and the cutoff frequency f1 is determined by the time constants of RO and GO.

このような電気的なカットオフ周波数f1とメカ的な周
波数f2をもつサーボループにおいて、サーボアームの
ネジレ共振点となる周波数f2より高いカットオフ周波
数f1をベロシティエラー回路14にもたせると、メカ
撮動がシーク中に瑛われ、ヘッドの浮上安定性及びファ
イン切換後のヘッド安定性の向上が望めない。
In a servo loop having such an electrical cutoff frequency f1 and a mechanical frequency f2, if the velocity error circuit 14 is provided with a cutoff frequency f1 higher than the frequency f2 which is the torsional resonance point of the servo arm, mechanical shooting will occur. is lost during seek, and it is not possible to improve the flying stability of the head or the stability of the head after fine switching.

そこで従来装置にあっては、ベロシティエラー回路14
のカットオフ周波数f1をメカ特性の利得ピークの周波
数f2よりも低い周波数としており、具体的には f2= 1.5・f1〜2・fl 程度の関係をもたせている。
Therefore, in the conventional device, the velocity error circuit 14
The cutoff frequency f1 is set to be lower than the frequency f2 of the gain peak of the mechanical characteristics, and specifically, a relationship of the order of f2=1.5·f1 to 2·fl is established.

[発明が解決しようとする課題] しかしながら、このような従来のサーボ回路にあっては
、高速アクセスが要求される1デイフアレンスシークに
あっては、加速期間と減速期間でなるシーク電流の周期
がベロシティエラー回路ののカットオフ周波数f1に近
い値をもつようになり、加速時のシーク電流の立ち上が
りがカットオフ周波数による制限を受けてなまり、充分
な加速電流が得られない問題がある。
[Problems to be Solved by the Invention] However, in such conventional servo circuits, in one-difference seek which requires high-speed access, the cycle of the seek current consisting of an acceleration period and a deceleration period is has a value close to the cutoff frequency f1 of the velocity error circuit, and the rise of the seek current during acceleration is limited by the cutoff frequency and becomes dull, causing a problem that a sufficient acceleration current cannot be obtained.

即ち、第6図の位置信号と共に示したシーク電流の変化
から明らかなように、1デイフアレンスシークの加速期
間と減速期間で1サイクルを描くシーク電流の周期で決
まる周波数がカットオフ周波数f1に近い値となるため
、もしカットオフ周波数が充分に高ければ破線に示すよ
うにシーク電流が速やかに立ち上がって充分な加速が得
られるものが、実線のようにシーク電流がなまってしま
う。
That is, as is clear from the change in the seek current shown together with the position signal in Fig. 6, the cutoff frequency f1 is determined by the cycle of the seek current, which is one cycle of the acceleration period and deceleration period of one difference seek. Since the values are close to each other, if the cutoff frequency were sufficiently high, the seek current would quickly rise as shown by the broken line and sufficient acceleration could be obtained, but the seek current becomes dull as shown by the solid line.

そのため時刻t1で目標トラック位置に到達できるもの
が、時刻t2に示すように遅れ時間下をもって目標トラ
ック位置に到達することとなり、1デイフアレンスシー
クのアクセスを高速化することが困難であった。
Therefore, a device that can reach the target track position at time t1 ends up reaching the target track position with a delay time as shown at time t2, making it difficult to speed up access for one-difference seek.

本発明は、このような従来の問題点に鑑みてなされたも
ので、1デイフアレンスシークのようにシーク電流の加
減速周期がサーボループのカットオフ周波数に近づてい
も加速電流を良好に立ち上げて高速アクセスを達成する
ディスク装置のサーボ回路を提供することを目的とする
The present invention has been made in view of such conventional problems, and it is possible to improve the acceleration current even when the acceleration/deceleration period of the seek current approaches the cutoff frequency of the servo loop, as in the case of 1-difference seek. The object of the present invention is to provide a servo circuit for a disk device that achieves high-speed access upon startup.

具体的には、サーボループの周波数特性はベロシティエ
ラー回路により設定されていることから、ベロシティエ
ラー回路に続いて設(ブられる速度制御/位置制御切換
回路に設けたアンプにゲイン切替回路18を設ける。
Specifically, since the frequency characteristics of the servo loop are set by the velocity error circuit, a gain switching circuit 18 is provided in the amplifier provided in the speed control/position control switching circuit that is installed following the velocity error circuit. .

[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means to solve the problem] FIG. 1 is a diagram explaining the principle of the present invention.

まず本発明は、目標速度E1と実速度E2との差信号Δ
Eに応じたシーク電流をボイスコイルモータ10に供給
してキャリッジ搭載ヘッド12を目標トラック位置に向
けて速度制御するサーボループを備えたディスク装置の
サーボ回路を対象とする。
First, the present invention provides a difference signal Δ between the target speed E1 and the actual speed E2.
The present invention is directed to a servo circuit of a disk device equipped with a servo loop that supplies a seek current according to E to a voice coil motor 10 to control the speed of a carriage-mounted head 12 toward a target track position.

このようなサーボ回路について本発明にあっては、サー
ボループの周波数特性を決めるアンプ回路14の後段に
位置するアンプ回路16に、シークスタートから加速終
了までのあいだ予め定めたゲインG1をより大きいゲイ
ンG2に切替えるゲイン切替手段18を設ける。
Regarding such a servo circuit, in the present invention, the amplifier circuit 16 located after the amplifier circuit 14 that determines the frequency characteristics of the servo loop is provided with a predetermined gain G1 from a seek start to the end of acceleration. A gain switching means 18 for switching to G2 is provided.

〔作用] このような構成を備えた本発明によるディスク装置のサ
ーボ回路にあっては、1デイフアレンスシ一タ時の加減
速の電流周期がアンプのカットオフ周波数に近い値とな
っても、加速期間についてはサーボループの周波数特性
を決める回路部以降において強制的にサーボループのゲ
インを高いゲインにアップするため、サーボループのカ
ッ1へオフ周波数の制約を受けることなく加速電流を速
やかに立ち上げて充分に加速することができ、1デイフ
アレンスシークをより高速アクセスとすることができる
[Function] In the servo circuit of the disk drive according to the present invention having such a configuration, even if the current cycle of acceleration/deceleration during one differential shift becomes a value close to the cutoff frequency of the amplifier, the acceleration period In order to forcibly increase the gain of the servo loop to a high gain after the circuit section that determines the frequency characteristics of the servo loop, the accelerating current is quickly raised to the first part of the servo loop without being constrained by the off-frequency. It can be sufficiently accelerated, and one-difference seek can be accessed at a higher speed.

[実施例] 第2図は本考案の一実施例を示した実施例構成図である
[Embodiment] FIG. 2 is a block diagram showing an embodiment of the present invention.

第2図において、まず本発明のサーボループはサーボロ
ジック20、目標速度発生回路22、フォワード/リバ
ース切替回路24、ベロシティエラー回路14、速度制
御/位置制御切替回路16、電流検出回路40を備えた
パワーアンプ28、ボイスコイルモータ10、ヘッドキ
ャリッジ32、ヘッド12及びディスク媒体34を備え
たディスク機構30、位置信号復調回路36、速度信号
作成回路38、更に加速終了検出回路42で構成される
In FIG. 2, the servo loop of the present invention includes a servo logic 20, a target speed generation circuit 22, a forward/reverse switching circuit 24, a velocity error circuit 14, a speed control/position control switching circuit 16, and a current detection circuit 40. It is composed of a power amplifier 28, a voice coil motor 10, a head carriage 32, a disk mechanism 30 including a head 12 and a disk medium 34, a position signal demodulation circuit 36, a speed signal generation circuit 38, and an acceleration end detection circuit 42.

ベロシティエラー回路14はフォワード/リバース切替
回路24を介して入力する目標速度発生回路22からの
リバース又はフォワードの目標速度電圧E1と速度信号
作成回路38より与えられる実速度電圧E2の差分を取
り、差信号ΔEを発生する。このベロシティエラー回路
14にはアンプ26が設けられ、アンプ26の帰還回路
に抵抗RoとコンデンサCoを並列接続しており、RO
とCoの時定数によりベロシティエラー回路14の周波
数特性、即ちサーボループの周波数特性が決められてお
り、このカットオフ周波数f1はディスク機構30にお
けるメカ的なカットオフ周波数f2、即ちサーボアーム
のネジレ共娠点で決まるメカ的なカットオフ周波数f2
に対し低い周波数に設定している。
The velocity error circuit 14 takes the difference between the reverse or forward target speed voltage E1 from the target speed generation circuit 22 inputted via the forward/reverse switching circuit 24 and the actual speed voltage E2 given from the speed signal generation circuit 38, and calculates the difference. Generates signal ΔE. This velocity error circuit 14 is provided with an amplifier 26, and a resistor Ro and a capacitor Co are connected in parallel to the feedback circuit of the amplifier 26.
The frequency characteristics of the velocity error circuit 14, that is, the frequency characteristics of the servo loop are determined by the time constants of Mechanical cutoff frequency f2 determined by the stopping point
The frequency is set to a low value.

ベロシティエラー回路14に続いて設けられた速度制御
/位置制御切替回路16はコアースモード信号(速度制
御モード信号)04によりオンする切替スイッチ16−
1と、ファインモード信号(位置制御モード信号)C5
によりオンする切替スイッチ16−2を備え、ベロシテ
ィエラー回路14から出力された差信号ΔFを切替スイ
ッチ16−1を介して入力し、また不図示の位置信号発
生回路からの位置信号を切替スイッチ16−2を介して
入力している。切替スイッチ16−1の出力は抵抗R5
を介して、また切替スイッチ16−2の出力は抵抗R6
を介してアンプ50に入力される。アンプ50は帰還回
路に抵抗R8と抵抗R9を並列接続しており、一方の抵
抗R9と直列にはゲイン切替スイッチ18−1を接続し
ている。
A speed control/position control switching circuit 16 provided subsequent to the velocity error circuit 14 has a changeover switch 16- turned on by a coarse mode signal (speed control mode signal) 04.
1 and fine mode signal (position control mode signal) C5
The changeover switch 16 - 2 is equipped with a changeover switch 16 - 2 that is turned on by the changeover switch 16 - 2 , which inputs the difference signal ΔF output from the velocity error circuit 14 via the changeover switch 16 - 1 , and inputs a position signal from a position signal generation circuit (not shown) to the changeover switch 16 . -2. The output of the selector switch 16-1 is the resistor R5
Also, the output of the selector switch 16-2 is connected to the resistor R6.
The signal is input to the amplifier 50 via. The amplifier 50 has a feedback circuit connected in parallel with a resistor R8 and a resistor R9, and a gain changeover switch 18-1 is connected in series with one of the resistors R9.

ゲイン切替スイッチ18−1は通常オンしており、従っ
て抵抗R8とR9の並列抵抗値により定常状態における
アンプ50のゲインG1が決められている。一方、ゲイ
ン切替スイッチ18−1をオフして抵抗R9を帰還回路
から切り離すとアンプ50のゲインは抵抗R8で決まる
より高いゲインG2どなる。
The gain changeover switch 18-1 is normally on, and therefore the gain G1 of the amplifier 50 in a steady state is determined by the parallel resistance values of the resistors R8 and R9. On the other hand, when the gain selector switch 18-1 is turned off to disconnect the resistor R9 from the feedback circuit, the gain of the amplifier 50 becomes a gain G2 higher than that determined by the resistor R8.

ゲイン切替スイッチ18−1はゲイン切替制御手段とし
て設けたD−FF18−2によりオン、オフ制御される
。D−FF18−2のクロック端子CLKには加速終了
検出回路42からの加速終了信号C2が与えられており
、D端子には加速終了信号C2がコンデンサを介して入
力される。また、クリア端子CLRにはサーボロジック
20よリシークスタートバルスP2が入力される。
The gain changeover switch 18-1 is controlled on and off by a D-FF 18-2 provided as gain changeover control means. The acceleration end signal C2 from the acceleration end detection circuit 42 is applied to the clock terminal CLK of the D-FF 18-2, and the acceleration end signal C2 is inputted to the D terminal via a capacitor. Further, a reseek start pulse P2 is inputted from the servo logic 20 to the clear terminal CLR.

従って、定常状態でD−FF’18−2はリセット状態
におかれ、0出力となるシーク加速信号C3はLレベル
におり、従ってゲイン切替スイッチ18−1はオンとな
って抵抗R8とR9の並列抵抗値により定常状態でのゲ
インG1をアンプ50に設定している。上位装置からの
アクセスを受けてサーボロジック20がシークスタート
パルスPを発生すると、D−FF18−2はクリアされ
、Q出力としてのシーク加速信@C3がHレベルとなり
、ゲイン切替スイッチ18−1がオフすることで抵抗R
9が帰還回路から切り離され、アンプ50はより高いゲ
インG2に切替えられる。シークスタートパルスPによ
りリセットされたD−FF18−2は続いて得られる加
速終了検出回路42からの加速終了信号C2により再び
セットされ、加速信号C3がLレベルに戻ることでゲイ
ン切替スイッチ18−1をオンして再び元のゲインG1
に戻すようにしている。
Therefore, in the steady state, the D-FF'18-2 is placed in a reset state, and the seek acceleration signal C3, which outputs 0, is at the L level, so the gain changeover switch 18-1 is turned on and the resistors R8 and R9 are turned on. The gain G1 in the steady state is set in the amplifier 50 by the parallel resistance value. When the servo logic 20 generates the seek start pulse P in response to access from the host device, the D-FF 18-2 is cleared, the seek acceleration signal @C3 as the Q output becomes H level, and the gain changeover switch 18-1 is turned on. By turning off, the resistance R
9 is disconnected from the feedback circuit and amplifier 50 is switched to the higher gain G2. The D-FF 18-2 reset by the seek start pulse P is then set again by the acceleration end signal C2 from the acceleration end detection circuit 42, and when the acceleration signal C3 returns to L level, the gain changeover switch 18-1 Turn on the original gain G1 again.
I'm trying to change it back to .

次に、第2図の実施例の動作を第3図の動作タイミング
チャートを参照して説明する。
Next, the operation of the embodiment shown in FIG. 2 will be explained with reference to the operation timing chart shown in FIG.

第3図において、まず時刻t1で上位装置からのアクセ
スを受けたサーボロジック20が例えばフォワード制御
を開始したとする。即ち、サーボロジック20はそのと
きの目標トラックに対するディファレンス最に応じた目
標速度データを目標速度発生回路22に供給し、目標速
度発生回路22でAD変換により目標速度電圧を発生し
、サーボロジック20からのフォワード制御指令により
フォワード/リバース切替回路のフォワード側切替スイ
ッチ24−1がオンしていることから、切替スイッチ2
4−1を介してベロシティエラー回路14にフォワード
制御のための目標速度電圧E1を供給する。
In FIG. 3, it is assumed that the servo logic 20 receives access from a host device at time t1 and starts forward control, for example. That is, the servo logic 20 supplies target speed data according to the difference for the target track at that time to the target speed generation circuit 22, and the target speed generation circuit 22 generates a target speed voltage by AD conversion. Since the forward side changeover switch 24-1 of the forward/reverse changeover circuit is turned on by the forward control command from the changeover switch 2.
A target velocity voltage E1 for forward control is supplied to the velocity error circuit 14 via the output terminal 4-1.

初期状態において、速度信号作成回路38からの実速度
電圧E2は零であることから、ベロシティエラー回路1
4に設けたアンプ26から出力される差信号ΔEは最大
となり、コアースモード信号C4によりオンしている切
替スイッチ16−1を介して速度制御/位置制御切替回
路16のアンプ50に最大レベルとなった差信号ΔEが
入力する。このときアンプ50の帰還回路に設けたゲイ
ン切替スイッチ18−1はD−FFI8−2が時刻t1
におけるサーボロジック20からのシークスタートパル
スPを受けてリセット状態にあるため、O=Hレベルと
なるシーク加速信号C3を受けてオフに切替えられ、抵
抗R9を帰還回路から切り離すことで抵抗R8で決まる
より高いゲインG2の設定を受けている。
In the initial state, since the actual speed voltage E2 from the speed signal generation circuit 38 is zero, the velocity error circuit 1
The difference signal ΔE outputted from the amplifier 26 provided at 4 becomes the maximum level, and is sent to the amplifier 50 of the speed control/position control switching circuit 16 through the changeover switch 16-1, which is turned on by the coarse mode signal C4, to the maximum level. The difference signal ΔE is input. At this time, the gain changeover switch 18-1 provided in the feedback circuit of the amplifier 50 changes so that the D-FFI 8-2 is set at time t1.
Since it is in a reset state upon receiving the seek start pulse P from the servo logic 20, it is switched off upon receiving the seek acceleration signal C3 which becomes O=H level, and is determined by the resistor R8 by disconnecting the resistor R9 from the feedback circuit. It is set to a higher gain G2.

従って、ベロシティエラー回路14からの差信号ΔFは
抵抗R8で定まるより高いゲインGによる増幅をアンプ
50で受け、パワーアンプ28により差信号ΔEに応じ
たシーク電流を作り出してディスク機構30のボイスコ
イルモータ10に加速電流を流す。
Therefore, the difference signal ΔF from the velocity error circuit 14 is amplified by the higher gain G determined by the resistor R8 in the amplifier 50, and the power amplifier 28 generates a seek current according to the difference signal ΔE to drive the voice coil motor of the disk mechanism 30. An accelerating current is applied to 10.

このようなパワーアンプ28からの加速シーク電流を受
けたボイスコイルモータ10は、キャリッジ32により
ヘッド12をディスク媒体34の目標トラック位置に向
けて移動する速度制御を開始し、この速度制御に伴い位
置信号復調回路36からの位置信号とパワーアンプ28
に設けた電流検出回路40からの電流検出信号に基づき
速度信号作成回路38が実速度電圧E2を作成してベロ
シティエラー回路14に帰還するサーボ制御が行なわれ
る。
The voice coil motor 10, which receives the accelerated seek current from the power amplifier 28, starts speed control to move the head 12 toward the target track position on the disk medium 34 using the carriage 32, and as a result of this speed control, the position changes. Position signal from signal demodulation circuit 36 and power amplifier 28
Servo control is performed in which the speed signal generation circuit 38 generates an actual speed voltage E2 based on the current detection signal from the current detection circuit 40 provided in the servo control circuit 38 and feeds it back to the velocity error circuit 14.

このサーボ制御により実速度電圧E2が増加して目標速
度電圧E1に達すると、アンプ26からの差信号へEが
零電圧になることから、この零電圧への到達を加速終了
検出回路42が検出し、第3図の時刻t2に示すように
D−FF18−2に対する加速終了信号C2をHレベル
に立ち上げ、それまでリセット状態にあるD−FF18
−2を加速終了検出時点で再びセット状態に戻す。この
ため0出力となるシーク加速信号C3がそれまでのHレ
ベルからLレベルに戻り、ゲイン切替スイッチ18−1
がオンすることで抵抗R9を帰還回路に接続し、元のゲ
インG1に戻す。
When the actual speed voltage E2 increases due to this servo control and reaches the target speed voltage E1, E becomes zero voltage in the difference signal from the amplifier 26, so the acceleration end detection circuit 42 detects reaching this zero voltage. Then, as shown at time t2 in FIG. 3, the acceleration end signal C2 for the D-FF 18-2 is raised to the H level, and the D-FF 18, which has been in the reset state until then, is raised to the H level.
-2 is returned to the set state again at the time of detection of end of acceleration. Therefore, the seek acceleration signal C3, which becomes 0 output, returns from the H level to the L level, and the gain changeover switch 18-1
When turned on, the resistor R9 is connected to the feedback circuit and the original gain G1 is restored.

即ち、アンプ50はシークスタートから加速終了までの
間、通常のゲインG1をより高いゲインG2に切替える
ようになる。
That is, the amplifier 50 switches the normal gain G1 to the higher gain G2 from the start of the seek to the end of acceleration.

時刻t2で加速が終了した後は目標速度電圧E1と実速
度電圧E2の差信号ΔEに基づく減速制御が行なわれ、
時刻t3で目標トラックに対するディファレンス量が零
となり、サーボロジック20からのファインモード信号
C5により切替スイッチ16−2がオンとなり、ヘッド
を目標トラック上をトレースするように制御する位置制
御(ファイン制御)に切替わる。
After the acceleration ends at time t2, deceleration control is performed based on the difference signal ΔE between the target speed voltage E1 and the actual speed voltage E2,
At time t3, the difference amount with respect to the target track becomes zero, the changeover switch 16-2 is turned on by the fine mode signal C5 from the servo logic 20, and position control (fine control) is performed to control the head to trace the target track. Switch to .

このような本発明の1デイフアレンスシークに対し第4
図に示した従来の1デイフアレンスシークにあっては、
ベロシティエラー回路]4に設けた抵抗ROとコンデン
サCoの時定数で決まる周波数特性におけるカットオフ
周波数f1の影響を受け、第3図に示すように従来のサ
ーボループのゲインを一定としたシーク電流については
、加速期間にお【プるシーク電流の立ち上がりが鈍り、
時刻t1でシーク動作を開始したとすると本発明のシー
ク時間T1に対し時刻t4まで延びた長いシーク時間T
2を要する。
For such a one-difference seek of the present invention, the fourth
In the conventional 1-difference seek shown in the figure,
Velocity error circuit] Under the influence of the cutoff frequency f1 in the frequency characteristic determined by the time constant of the resistor RO and capacitor Co provided in 4, as shown in Fig. 3, regarding the seek current with the gain of the conventional servo loop constant. During the acceleration period, the rise of the seek current slows down,
If the seek operation is started at time t1, the seek time T1 is longer than the seek time T1 of the present invention and extends to time t4.
It takes 2.

これに対し本発明にあっては、1デイフアレンスシーク
におけるシーク電流の加減速期間の周期がサーボループ
のカットオフ周波数f1に近づいても、サーボループの
周波数特性を決めるベロシティエラー回路14の後段に
位置する速度制御/位置制御切替回路16に設けたアン
プ50のゲインを加速期間についてより高いゲインに切
替えるため、サーボループの周波数特性の制限を受ける
ことなく加速期間におけるシーク電流の立ち上がりを良
好にし、充分な加速ができることで1デイフアレンスシ
ークのアクセス時間を大幅に短縮して高速アクセスを実
現できるものである。
On the other hand, in the present invention, even if the cycle of the acceleration/deceleration period of the seek current in one difference seek approaches the cutoff frequency f1 of the servo loop, the velocity error circuit 14 in the subsequent stage of the velocity error circuit 14 that determines the frequency characteristics of the servo loop In order to switch the gain of the amplifier 50 provided in the speed control/position control switching circuit 16 located in the acceleration period to a higher gain during the acceleration period, the rise of the seek current during the acceleration period is made good without being limited by the frequency characteristics of the servo loop. By achieving sufficient acceleration, the access time for one difference seek can be significantly shortened and high-speed access can be achieved.

尚、上記の実施例にあってはベロシティエラー回路14
にサーボループの周波数特性を決める回路素子を設けて
いることから、ベロシティエラー回路14の後段となる
速度制御/位置制御切替回路16にゲイン切替手段を設
けているが、本発明はこれに限定されず、サーボ回路の
ループ内において周波数特性を決めるアンプ回路の後段
に位置する適宜のアンプ回路の部分にシークスタートか
ら加速終了までの間、定常ゲインに対しより高いゲイン
に切替えるゲイン切替手段を設けるようにしても良いこ
とは勿論である。
Incidentally, in the above embodiment, the velocity error circuit 14
Since a circuit element that determines the frequency characteristics of the servo loop is provided in the servo loop, a gain switching means is provided in the speed control/position control switching circuit 16 which is a subsequent stage of the velocity error circuit 14, but the present invention is not limited to this. First, a gain switching means for switching to a higher gain than the steady gain is provided in an appropriate amplifier circuit located after the amplifier circuit that determines the frequency characteristics in the loop of the servo circuit from the start of the seek to the end of acceleration. Of course, it is fine to do so.

以上説明してきたように本発明によれば、シーク電流の
加減速期間がサーボループのカットオフ周波数に近い値
となる1デイフアレンスシークであっても、シークスタ
ートから加速終了までの間、強制的にサーボループのゲ
インをアップするため、サーボループのカットオフ周波
数の制約を受けることなく加速電流を速やかに立ち上げ
て充分に加速することができ、1デイフアレンスシーク
をより一層高速アクセスとすることができる。
As explained above, according to the present invention, even in a 1-difference seek where the acceleration/deceleration period of the seek current is close to the cutoff frequency of the servo loop, the forced In order to increase the gain of the servo loop, the accelerating current can be quickly started and sufficiently accelerated without being restricted by the cutoff frequency of the servo loop, making 1-difference seek even faster access. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図; 第2図は本発明の実施例構成図; 第3図は本発明の動作タイミングチャート;第4図は従
来回路の構成図; 第5図は従来装置のカットオフ周波数説明図:第6図は
従来の1デイフアレンスシ一ク動作説明図である。 [発明の効果] 図中、 10:ボイスコイルモータ 12:ヘッド 14:ベロシティエラー回路(アンプ回路)16:速度
制御/位置制御切替回路(アンプ回路)18ニゲイン切
替手段 18−1ニゲイン切替スイツチ 18−2:D−FF 20:サーボロジック(MPU) 22:フォワード/リバース切替回路 24:目標速度発生回路 28:パワーアンプ 30:ディスク機構 32:キャリッジ 34:ディスク媒体 36:位置信号復調回路 38:速度信号作成回路
FIG. 1 is a diagram explaining the principle of the present invention; FIG. 2 is a configuration diagram of an embodiment of the present invention; FIG. 3 is an operation timing chart of the present invention; FIG. 4 is a configuration diagram of a conventional circuit; FIG. 5 is a conventional device Figure 6 is an explanatory diagram of the conventional 1-difference seek operation. [Effects of the Invention] In the figure, 10: Voice coil motor 12: Head 14: Velocity error circuit (amplifier circuit) 16: Speed control/position control switching circuit (amplifier circuit) 18 Gain switching means 18-1 Gain switching switch 18- 2: D-FF 20: Servo logic (MPU) 22: Forward/reverse switching circuit 24: Target speed generation circuit 28: Power amplifier 30: Disk mechanism 32: Carriage 34: Disk medium 36: Position signal demodulation circuit 38: Speed signal create circuit

Claims (2)

【特許請求の範囲】[Claims] (1)目標速度(E1)と実速度(E2)との差信号(
ΔE)に応じたシーク電流をボイスコイルモータ(10
)に供給してキャリッジ搭載ヘッド(12)を目標トラ
ック位置に向けて速度制御するサーボループを備えたデ
ィスク装置のサーボ回路に於いて、 前記サーボループの周波数特性を決めるアンプ回路(1
4)の後段に位置するアンプ回路(16)に、シークス
タートから加速終了までのあいだ予め設定したゲイン(
G1)をより大きいゲイン(G2)に切替えるゲイン切
替手段(18)を設けたことを特徴とするディスク装置
のサーボ回路。
(1) Difference signal between target speed (E1) and actual speed (E2) (
The voice coil motor (10
) in a servo circuit of a disk device that is equipped with a servo loop that controls the speed of a carriage-mounted head (12) toward a target track position, an amplifier circuit (1) that determines the frequency characteristics of the servo loop.
4) A preset gain (
A servo circuit for a disk device, characterized in that it is provided with gain switching means (18) for switching G1) to a larger gain (G2).
(2)前記ゲイン切替手段(18)を、サーボループの
周波数特性を決めるベロシティエラー回路(14)の後
段に設けた速度制御/速度制御切替回路(16)に設け
たことを特徴とする請求項1記載のディスク装置のサー
ボ回路。
(2) The gain switching means (18) is provided in a speed control/speed control switching circuit (16) provided after a velocity error circuit (14) that determines the frequency characteristics of the servo loop. 1. The servo circuit of the disk device according to item 1.
JP1021310A 1989-01-10 1989-01-31 Servo circuit of disk device Expired - Fee Related JP2686304B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP1021310A JP2686304B2 (en) 1989-01-31 1989-01-31 Servo circuit of disk device
US07/460,651 US5204932A (en) 1989-01-10 1990-01-03 Servo circuit for magnetic disk apparatus
AU47775/90A AU613819B2 (en) 1989-01-10 1990-01-05 Servo circuit for magnetic disk apparatus
EP94201273A EP0614174B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
EP90300171A EP0378329B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
EP94201278A EP0622783B1 (en) 1989-01-10 1990-01-08 Servo circuit for magnetic disk apparatus
DE69024670T DE69024670T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic turntable
DE69032602T DE69032602T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic turntable
DE69032731T DE69032731T2 (en) 1989-01-10 1990-01-08 Servo circuitry for a magnetic disk drive
KR909000224A KR930009422B1 (en) 1989-01-10 1990-01-10 Servo circuit for magnetic disk apparatus
AU87719/91A AU641823B2 (en) 1989-01-10 1991-11-08 Servo circuit for magnetic disk apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021310A JP2686304B2 (en) 1989-01-31 1989-01-31 Servo circuit of disk device

Publications (2)

Publication Number Publication Date
JPH02202391A true JPH02202391A (en) 1990-08-10
JP2686304B2 JP2686304B2 (en) 1997-12-08

Family

ID=12051577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021310A Expired - Fee Related JP2686304B2 (en) 1989-01-10 1989-01-31 Servo circuit of disk device

Country Status (1)

Country Link
JP (1) JP2686304B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5253208A (en) * 1975-10-24 1977-04-28 Matsushita Electric Ind Co Ltd Motor velocity control device
JPS5329004A (en) * 1976-08-31 1978-03-17 Mitsubishi Electric Corp Multi plex transmission system
JPS58198177A (en) * 1982-05-12 1983-11-18 Fuji Electric Co Ltd Speed controller for motor
JPS6089877A (en) * 1983-10-21 1985-05-20 Toshiba Corp Magnetic head moving controller
JPS63249484A (en) * 1987-04-03 1988-10-17 Sankyo Seiki Mfg Co Ltd Speed signal detection circuit for electromagnetic driver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5253208A (en) * 1975-10-24 1977-04-28 Matsushita Electric Ind Co Ltd Motor velocity control device
JPS5329004A (en) * 1976-08-31 1978-03-17 Mitsubishi Electric Corp Multi plex transmission system
JPS58198177A (en) * 1982-05-12 1983-11-18 Fuji Electric Co Ltd Speed controller for motor
JPS6089877A (en) * 1983-10-21 1985-05-20 Toshiba Corp Magnetic head moving controller
JPS63249484A (en) * 1987-04-03 1988-10-17 Sankyo Seiki Mfg Co Ltd Speed signal detection circuit for electromagnetic driver

Also Published As

Publication number Publication date
JP2686304B2 (en) 1997-12-08

Similar Documents

Publication Publication Date Title
JP3377013B2 (en) Disk drive seek control apparatus and seek control method using the same
JPH0679420B2 (en) Tracking servo device
US5204932A (en) Servo circuit for magnetic disk apparatus
US4698795A (en) Tracking servo device
US5339299A (en) Optical disk drive apparatus for searching a target track
EP0304299B1 (en) An optical disc drive
US8994407B1 (en) Method and system for removing a pulse having a different pulse width relative to that of other pulses in a clock signal of an analog to digital converter
GB2308464A (en) Drive system for a voice control motor
JPH02202391A (en) Servo circuit for disc mechanism
KR0157606B1 (en) Seek control apparatus
JPS6139275A (en) Closed loop control circuit for magnetic disc device
EP0296338A2 (en) Optical disc system
JPH08273171A (en) Optical disk device
JPS6319943Y2 (en)
JPH0786777B2 (en) Servo circuit
JPS58222465A (en) Position retrieval controller of disk reproducer
JPH02201783A (en) Servo circuit for disk device
JP2002150732A (en) Magnetic disk device
JPH0323570A (en) Magnetic disk device
JPS60117459A (en) Magnetic disc device
JPH0512681A (en) Focus servo device
JPH02242407A (en) Speed signal generation circuit for servo circuit
JPS632178A (en) Magnetic disk device
JPH0370310B2 (en)
JPH04141872A (en) Seek control system in disk device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees