JPH02192248A - Transmission interface circuit - Google Patents
Transmission interface circuitInfo
- Publication number
- JPH02192248A JPH02192248A JP12563589A JP12563589A JPH02192248A JP H02192248 A JPH02192248 A JP H02192248A JP 12563589 A JP12563589 A JP 12563589A JP 12563589 A JP12563589 A JP 12563589A JP H02192248 A JPH02192248 A JP H02192248A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transformer
- circuit
- output
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 9
- 238000004804 winding Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は送信インタフェース回路に関し、特にバイポー
ラ信号を出力する通信装置の送信インタフェース回路に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transmission interface circuit, and particularly to a transmission interface circuit for a communication device that outputs a bipolar signal.
第7図及び第8図は従来の送信インタフ・エース回路の
一例を示すブロック図及び回路図である。7 and 8 are block diagrams and circuit diagrams showing an example of a conventional transmission interface circuit.
スイッチングコントロール回路7−1 、8−1カらの
(+)側のトリガ信号7−2とH側のトリガ信号7−3
によってユニポーラ信号(+側は7−5゜−側は7−6
)を出力するスイッチング回路7−4(トランジスタ8
−2.8−3)と、ユニポーラ信号をバイボー2信号に
変換しトランス8−5を介して出力インピーダンスを7
5Ω又は120ΩにするU−B回路とを有し、トランス
8−5の一次側に印加する電圧Vccを抵抗8−4によ
って調節し、出力インピーダンスの変更に伴う信号レベ
ルを調整して出力(8−6、8−7) している。(+) side trigger signal 7-2 and H side trigger signal 7-3 from switching control circuits 7-1 and 8-1
unipolar signal (7-5° on the + side, 7-6° on the - side)
) output switching circuit 7-4 (transistor 8
-2.8-3), converts the unipolar signal into a bibo 2 signal and changes the output impedance to 7 through the transformer 8-5.
5Ω or 120Ω, the voltage Vcc applied to the primary side of the transformer 8-5 is adjusted by the resistor 8-4, and the signal level is adjusted as the output impedance is changed, and the output (8 -6, 8-7) Yes.
上述した従来の送信インタフェース回路は、例えば、7
5Ωのインタフェース回路または120Ωのインタフェ
ース回路がそれぞれ独立に設定されていたので回路構成
や回路部品及び回路定数が異々るために次の欠点がある
。The conventional transmission interface circuit described above has, for example, 7
Since the 5Ω interface circuit or the 120Ω interface circuit is set independently, the circuit configurations, circuit components, and circuit constants are different, resulting in the following drawbacks.
L 異なるインタフェースごとにプリント配線板を設計
・製造しなくてはならない。L Printed wiring boards must be designed and manufactured for each different interface.
2 回路が異なるので、それらの部品は個別に生産管理
しなくてはなら表い。2 Since the circuits are different, these parts must be manufactured and managed individually.
本発明の送信インタフェース回路は、スイッチングコン
トロール回路からのトリガ信号によってユニポー2信号
を出力するスイッチング回路と、前記ユニポーラ信号を
バイボー2信号に変換しトランスを介して出力する変換
回路とを有する送信インタフェース回路において、前記
、トランスの入力側と出力側との巻線比を変えて出力回
路のインピーダンスに整合させることを特徴とする。A transmission interface circuit of the present invention includes a switching circuit that outputs a unipolar 2 signal in response to a trigger signal from a switching control circuit, and a conversion circuit that converts the unipolar signal into a biborder 2 signal and outputs it via a transformer. The present invention is characterized in that the winding ratio between the input side and the output side of the transformer is changed to match the impedance of the output circuit.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図及び第2図は本発明の第1及び第2の実施例のブ
ロック図、第3図及び第4図は本発明の第1及び第2の
実施例を示す回路図である。1 and 2 are block diagrams of first and second embodiments of the present invention, and FIGS. 3 and 4 are circuit diagrams of the first and second embodiments of the present invention.
第1図及び第2図は、スイッチングコ/トロール回路1
−1.2−1からの(+)側のスイッチングトリガ信号
1−2.2−2と(ハ)側のスイッチングトリガ信号1
−3.2−3によりてユニポーラ信号(+側は1−5.
2−5、−側は1−6.2−6>を出力するスイッチン
グ回路1−4.2−4と、ユニポーラ信号をバイポーラ
信号に変換し出力インピーダンスが75Ωのトランスを
有する75Ω用U−B回路1−7と、出力インピーダン
スが120Ωのトランスを有する120Ω用U−B回路
2−7とを備えて構成する。1 and 2 show a switching control/control circuit 1
-1.2-1 (+) side switching trigger signal 1-2.2-2 and (C) side switching trigger signal 1
-3. Unipolar signal by 2-3 (+ side is 1-5.
2-5, - side is U-B for 75Ω which has a switching circuit 1-4.2-4 that outputs 1-6.2-6> and a transformer that converts a unipolar signal into a bipolar signal and has an output impedance of 75Ω. The circuit includes a circuit 1-7 and a 120Ω U-B circuit 2-7 having a transformer with an output impedance of 120Ω.
第3図に示す第1の実施例において、スイッチングコン
トロール回路3−1からの(+)側と(へ)側のトリガ
信号はトランジスタ3−2.3−3に入力される。In the first embodiment shown in FIG. 3, the (+) side and (to) side trigger signals from the switching control circuit 3-1 are input to the transistors 3-2, 3-3.
トランジスタ3−2.3−3はトリガ信号によって導通
した瞬間だけトランス3−5の1次側(C−り、C−E
)に電流を流し、2次側(A−B)にバイボー2信号を
出力させる。Transistors 3-2, 3-3 connect to the primary side (C-ri, C-E
) to output a Bibo 2 signal to the secondary side (A-B).
このようにすると、トランス3−5は巻線比の変更によ
ってユニボー2信号をバイポー2信号に変換する役割と
規定の出力インピーダンスに規定の信号レベルを出力す
ることができる。In this way, the transformer 3-5 can play the role of converting a unibo 2 signal into a bipolar 2 signal by changing the winding ratio, and can output a predetermined signal level at a predetermined output impedance.
第4図の第2の実施例において、第3図の第1の実施例
と異なる点は、トランス4−5の2次側(4−6と4−
7)が例えば短絡した場合、トランジスタ4−2.4−
3を過電流で破損することを防止する過電流保護素子4
−4(例えば)具−ズ)をトランス4−5の巻線の中点
と電源Vce間に挿入したことである。The second embodiment shown in FIG. 4 differs from the first embodiment shown in FIG. 3 in that the secondary side of the transformer 4-5 (4-6 and 4-
7) is short-circuited, for example, the transistor 4-2.4-
Overcurrent protection element 4 that prevents damage to 3 due to overcurrent
-4 (for example)) is inserted between the midpoint of the winding of the transformer 4-5 and the power supply Vce.
なお、トランスがいま、第3図のように、トランス3−
5の巻線比が1 : n (nは正の有理数)でA−8
間から出力側をみたインピーダンスが2であるときD−
E間に現われるインピーダンスZ′は(1)式となる。Note that the transformer is now transformer 3- as shown in Figure 3.
The winding ratio of 5 is 1:n (n is a positive rational number) and A-8
When the impedance when looking at the output side from between is 2, D-
The impedance Z' appearing between E is expressed by equation (1).
従って、中点CとD又社CとEの間に現われるインピー
ダンス2′は(2)式となる。Therefore, the impedance 2' appearing between the midpoint C and D or between C and E is expressed by equation (2).
ここでもし、二次側A−Bが短絡した場合、インピーダ
ンス2はOになるので同時にインピーダンス2′もOと
なシ、トランジスタが導通した時、過電流がトランジス
タのコレクタからエミッタに流れることになる。Here, if the secondary side A-B is short-circuited, impedance 2 becomes O, and impedance 2' also becomes O at the same time.When the transistor becomes conductive, overcurrent flows from the collector to the emitter of the transistor. Become.
第5図及び第6図は本実施例のトランスの巻数比を説明
するための回路図であシ、第5図は75Ωの出力インピ
ーダンス、第6図は120Ωの出力インピーダンスの例
である。第5図ではトランスの巻数比は1:α25とな
っている。これは信号レベルの電圧値としては、−次@
IK対して二次aO。5 and 6 are circuit diagrams for explaining the turns ratio of the transformer of this embodiment. FIG. 5 shows an example of an output impedance of 75Ω, and FIG. 6 shows an example of an output impedance of 120Ω. In FIG. 5, the turns ratio of the transformer is 1:α25. As a signal level voltage value, this is −order @
Secondary aO to IK.
5となるので、1:0.5の比で出力される。例えば、
0点に与える電位を5■とし、駆動トランジスタでの電
圧降下分を約0.3■程度とすると、A−Bに出力され
る電圧値は(3)式
7式%(3)
とな、り、CCITT、で勧告の電圧値Z37Vにほぼ
合致する。同様に第6図では、トランスの巻数比は1:
α32となりている。これは電圧値としては、−次側1
に対して二次側0.64となるので、1;α64の比で
出力される。との場合、A−Bに出力される電圧値は、
(4)式
■A−B=(5,0−α3)×α64=3.00V
・・・・・・(4)となfi、CCITTで勧告の電圧
値&Ovに合致する。5, so it is output at a ratio of 1:0.5. for example,
If the potential applied to the 0 point is 5■, and the voltage drop at the drive transistor is about 0.3■, the voltage value output to A-B is as follows: (3) Equation 7 % (3) It almost matches the voltage value Z37V recommended by CCITT. Similarly, in Figure 6, the turns ratio of the transformer is 1:
It is α32. As a voltage value, this is - side 1
Since the secondary side is 0.64, the ratio is 1:α64. In this case, the voltage value output to A-B is
(4) Formula ■A-B=(5,0-α3)×α64=3.00V
...(4) fi, which matches the voltage value &Ov recommended by CCITT.
以上説明しえように本発明は、出力インピーダンスの変
更に伴うパイ示−2信号の出力レベルの設定をトランス
の巻数比を変更して行うことによって、インピーダンス
の違いによシ、トランスのみを変更すればよくその他の
回路が全く同じものが使えるので、回路構成や回路定数
が共通になシ、インピーダンスの違うものでも同一のプ
リント配線板が使用でき、生産管理が容易になシ、また
、量産効果もあげられるという効果がある。As explained above, the present invention sets the output level of the pi-indicator signal in accordance with a change in output impedance by changing the turns ratio of the transformer. If you do this, you can use exactly the same circuits, so the circuit configuration and circuit constants are not common, and the same printed wiring board can be used even with different impedances, making production management easier. It also has the effect of being effective.
路の一例を示すブロック図及び回路図である。FIG. 2 is a block diagram and a circuit diagram showing an example of a circuit.
1−1 、2−1 、3−1 、7−1 、8−1・・
・スイッチングコントロール回路、1−4 、2−4
、7−4・・・スイッチング回路、1−7.2−7・・
・75Ω、120Ω用U−B回路、3−2 、3−3
、4−2 、4−3 、8−2 。1-1, 2-1, 3-1, 7-1, 8-1...
・Switching control circuit, 1-4, 2-4
, 7-4... switching circuit, 1-7.2-7...
・75Ω, 120Ω U-B circuit, 3-2, 3-3
, 4-2 , 4-3 , 8-2 .
8−3・・・トランジスタ、3−5.5−5.6−5゜
8−5・・・トランス、4−4・・・過電流保護素子、
7−7・・・U−B回路(75Ω、120Ω用)。8-3...Transistor, 3-5.5-5.6-5゜8-5...Transformer, 4-4...Overcurrent protection element,
7-7...U-B circuit (for 75Ω, 120Ω).
Claims (1)
てユニポーラ信号を出力するスイッチング回路と、前記
ユニポーラ信号をバイポーラ信号に変換しトランスを介
して出力する変換回路とを有する送信インタフェース回
路において、前記トランスの入力側と出力側との巻線比
を変えて出力回路のインピーダンスに整合させることを
特徴とする送信インタフェース回路。A transmission interface circuit comprising a switching circuit that outputs a unipolar signal in response to a trigger signal from a switching control circuit, and a conversion circuit that converts the unipolar signal into a bipolar signal and outputs it via a transformer, the input side and the output side of the transformer. A transmission interface circuit that matches the impedance of an output circuit by changing the winding ratio of the transmission interface circuit.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26654188 | 1988-10-21 | ||
JP63-266541 | 1988-10-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02192248A true JPH02192248A (en) | 1990-07-30 |
Family
ID=17432293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12563589A Pending JPH02192248A (en) | 1988-10-21 | 1989-05-18 | Transmission interface circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02192248A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58205357A (en) * | 1982-05-25 | 1983-11-30 | Nec Corp | Line driving circuit |
-
1989
- 1989-05-18 JP JP12563589A patent/JPH02192248A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58205357A (en) * | 1982-05-25 | 1983-11-30 | Nec Corp | Line driving circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667279A (en) | Transformer coupled pard bucker for DC power supplies | |
JPH07508620A (en) | programmable gain amplifier | |
US4716358A (en) | Constant current circuits | |
GB2024564A (en) | Connecting circuit for a telephone line | |
US3346805A (en) | Variable tau-network attenuator using varactor diodes | |
JPS5831789B2 (en) | Transmission bridge for subscriber circuits | |
US4521743A (en) | Switched capacitor amplifier | |
JPS5832801B2 (en) | power amplifier | |
US3566293A (en) | Transistor bias and temperature compensation circuit | |
JPH02192248A (en) | Transmission interface circuit | |
US4872199A (en) | Battery-feed circuit for exchange | |
GB853277A (en) | Improvements in or relating to inverter circuits | |
JPH0220171B2 (en) | ||
JPS6348450B2 (en) | ||
ATE21603T1 (en) | ACTIVE IMPEDANCE LINE FEEDING CIRCUIT. | |
JPS5673911A (en) | Microwave amplifier | |
US3649760A (en) | Bandpass amplifier circuit | |
US4543496A (en) | Data converter and line driver for a digital data communication system | |
US3523255A (en) | Tunable sine wave ringing generator | |
JPH039391Y2 (en) | ||
JPS58111418A (en) | Electron amplifier with transmission amount capable of being varied by control voltage | |
JPH0117877Y2 (en) | ||
GB2089158A (en) | Negative resistance element | |
US4025735A (en) | Negative conductance network | |
JPS61224446A (en) | Semiconductor integrated circuit |