JPH02188087A - Cr constant control circuit - Google Patents

Cr constant control circuit

Info

Publication number
JPH02188087A
JPH02188087A JP602389A JP602389A JPH02188087A JP H02188087 A JPH02188087 A JP H02188087A JP 602389 A JP602389 A JP 602389A JP 602389 A JP602389 A JP 602389A JP H02188087 A JPH02188087 A JP H02188087A
Authority
JP
Japan
Prior art keywords
circuit
signal
reference frequency
constant
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP602389A
Other languages
Japanese (ja)
Other versions
JP2794055B2 (en
Inventor
Morohisa Yamamoto
師久 山本
Takashi Kurihara
隆 栗原
Tadashi Matsushima
松島 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP1006023A priority Critical patent/JP2794055B2/en
Priority to US08/464,031 priority patent/US5323242A/en
Publication of JPH02188087A publication Critical patent/JPH02188087A/en
Application granted granted Critical
Publication of JP2794055B2 publication Critical patent/JP2794055B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To realize the CR constant control circuit which can set a CR constant with high accuracy by providing a CR constant circuit which receives a reference frequency signal, makes the phase by 45 deg., and sets the level to (2-1/2) time as high as the reference frequency signal. CONSTITUTION:The emitter output (reference frequency signal) of a transistor(TR) Q1 is inputted to the CR constant circuit composed of a resistance R3 and a capacitor C3. The element constant of the resistance R3 and capacitor C3 of this CR constant circuit is so determined as to generate an output signal V2 whose phase leads the reference frequency signal V1 by 45 deg. and whose level is (2-1/2) time as high as that of the reference frequency signal V1. The output signal V3 of a phase synthesizing circuit and a reference frequency signal V1' are supplied to a phase detecting circuit PC and a control voltage V0 is made into the control voltage of the capacitor C3 according to the phase difference between the V1' and V3. Consequently, the vector composite voltage of the resistance R3 and capacitor C3 of the CR constant circuit is equal to that of the reference frequency signal V1. Then the phase difference between the voltages of the resistance R3 and capacitor C3 is held at 90 deg..

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、CR定数制御回路に関し、例えばビディオ
・テープ・レコーダにおけるカラー信号処理回路に用い
られるCR定数回路に利用して有効な技術に関するもの
である。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a CR constant control circuit, and relates to a technique that is effective for use in a CR constant circuit used in a color signal processing circuit in a video tape recorder, for example. It is.

〔従来の技術〕[Conventional technology]

半導体集積回路に形成される素子特性の製造バラツキが
比較的大きく、所望の発振周波数や周波数特性を得るた
めに、発振回路やフィルタ等を構成する抵抗やキャパシ
タを外部部品で構成し、それを調整する方式を採ついる
。この場合、調整コストや部品コストが大きくなるため
、これらの回路の無調整化が試みられている。例えば、
■日立製作所から販売されているカラー信号処理用の半
導体集積回路装置「HA11856」では、PLL(フ
ェーズ・ロックド・ループ)方式を採用している。この
方式は、水晶発振回路により形成された一定の基準周波
数と、電圧制御型発振回路により形成された制御すべき
発振信号とを位相検波回路に供給して、その差分に相当
する制御電圧を発生させ、上記電圧制御型発振回路を構
成する可変接合容量素子(バリキャップ)に供給する。
Manufacturing variations in the characteristics of elements formed in semiconductor integrated circuits are relatively large, and in order to obtain the desired oscillation frequency and frequency characteristics, the resistors and capacitors that make up the oscillation circuit and filters are constructed from external components and adjusted. We will adopt a method to do so. In this case, adjustment costs and component costs increase, so attempts have been made to eliminate the need for adjustment in these circuits. for example,
■The ``HA11856'' semiconductor integrated circuit device for color signal processing sold by Hitachi uses a PLL (phase locked loop) method. This method supplies a constant reference frequency formed by a crystal oscillation circuit and an oscillation signal to be controlled formed by a voltage-controlled oscillation circuit to a phase detection circuit, and generates a control voltage corresponding to the difference between them. and is supplied to a variable junction capacitance element (varicap) constituting the voltage controlled oscillation circuit.

これによって、上記基準周波数と発振周波数とを正確に
一致させる。上記制御電圧は、上記電圧制御型発振回路
のバリキャップと同一構造にされ、近接して配置される
ことによって十分にベア性の得られるアクティブフィル
タや他の電圧制御型発振回路を構成するバリキャップに
も供給して、半導体集積回路により形成されるCR定数
の製造バラツキを吸収制御するものである。
This allows the reference frequency and the oscillation frequency to match accurately. The control voltage has the same structure as the varicap of the voltage-controlled oscillation circuit, and the varicap constituting the active filter or other voltage-controlled oscillation circuit can obtain sufficient bareness by being placed close to the varicap. It is also supplied to the semiconductor integrated circuit to absorb and control manufacturing variations in the CR constant formed by the semiconductor integrated circuit.

尚、CR定数制御回路については、特願昭62−204
069号がある。
Regarding the CR constant control circuit, please refer to Japanese Patent Application No. 62-204.
There is No. 069.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のPLL方式にあっては、PLL回路な構成する電
圧制御型発振回路や位相検波回路並びにループフィルタ
が必要になり、素子数を多く必要とし、回路構成も複雑
になるという欠点を持つ。
The PLL system described above requires a voltage-controlled oscillator circuit, a phase detection circuit, and a loop filter, which constitute the PLL circuit, and has the disadvantage that it requires a large number of elements and has a complicated circuit configuration.

また、上記のように回路構成が複雑になるため、素子の
ベア性の精度が十分とりに(くなるという問題を有する
Furthermore, since the circuit configuration becomes complicated as described above, there is a problem in that the bareness of the element becomes insufficiently accurate.

この発明の目的は、比較的簡単な構成により、CR定数
の高精度の設定が可能なC凡定数制御回路を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a C constant control circuit that can set the CR constant with high precision using a relatively simple configuration.

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、基準周波数信号を受けて、それと位相が45
°異なり、レベルが上記基準周波数信号の2−1/2に
設定する第1の信号を形成する抵抗と可変容量素子から
なるCB、定数回路を設け、上記基準周波数信号と上記
第1の信号とから位相合成回路によって上記抵抗と可変
容量素子に発生する電圧に従った第2の信号を形成して
基準周波数信号と第2の信号とを位相検波してその差が
、906となるような制御電圧を発生させて上記可変容
量素子を制御する。
In other words, when receiving a reference frequency signal, the phase is 45
° A CB consisting of a resistor and a variable capacitance element and a constant circuit are provided to form a first signal whose level is set to 2-1/2 of the reference frequency signal, and the reference frequency signal and the first signal are control to form a second signal according to the voltage generated in the resistor and the variable capacitance element by a phase synthesis circuit, phase detect the reference frequency signal and the second signal, and make the difference 906. A voltage is generated to control the variable capacitance element.

〔作用〕[Effect]

上記した手段によれば、制御すべきCR定数回路に基準
周波数発振回路、位相合成回路と位相検波回路等のよう
な比較的簡単な回路を設けることによって、上記CR定
数回路のCR定数を所望の値を持つように制御すること
が可能になる。
According to the above means, by providing relatively simple circuits such as a reference frequency oscillation circuit, a phase synthesis circuit, a phase detection circuit, etc. in the CR constant circuit to be controlled, the CR constant of the CR constant circuit can be adjusted to a desired value. It becomes possible to control it so that it has a value.

〔実施例〕〔Example〕

第1図には、この発明に係るCR定数制御回路の一実施
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような1個の半導体基板上にお
いて形成される。なお、外部端子P1ないしP3を介し
て接続されるキャパシタCI、C2,C4及び抵抗R1
並びに水晶振動子Xは、外部部品により構成される。
FIG. 1 shows a circuit diagram of an embodiment of a CR constant control circuit according to the present invention. Each circuit element in the figure is formed on a single semiconductor substrate such as, but not limited to, single crystal silicon using known semiconductor integrated circuit manufacturing techniques. Note that capacitors CI, C2, C4 and resistor R1 are connected via external terminals P1 to P3.
In addition, the crystal resonator X is constituted by external parts.

外部端子P1とP2を介して接続される抵抗R1とキャ
パシタCI、C2及び水晶振動子Xとは、半導体集積回
路に構成される増幅回路とともに水晶発振回路を構成す
る。この発振回路により形成される基準周波数信号は、
端子P2から得られ、トランジスタQ1とそのエミッタ
に設けられる定電流源からなるエミッタフォロワ回路に
供給される。このエミッタフォロワ回路はバッファアン
プとしての動作(インピーダンス変換)を行う。
A resistor R1, capacitors CI and C2, and a crystal resonator X connected through external terminals P1 and P2 constitute a crystal oscillation circuit together with an amplifier circuit configured in a semiconductor integrated circuit. The reference frequency signal formed by this oscillation circuit is
It is obtained from terminal P2 and supplied to an emitter follower circuit consisting of transistor Q1 and a constant current source provided at its emitter. This emitter follower circuit operates as a buffer amplifier (impedance conversion).

上記トランジスタQ1のエミッタ出力(基準周波数信号
)Vlは、一方において抵抗It 3とキャパシタC3
かうなるCR定数回路に入力される。
The emitter output (reference frequency signal) Vl of the transistor Q1 is connected to a resistor It3 and a capacitor C3 on the one hand.
This is input to the CR constant circuit.

このCR定数回路は、抵抗R3とキャパシタC3の素子
定数は、第2図に示すようにその基準周波数信号v1に
対して位相が45°進み、レベルが2′″172になる
よう出力信号■2を形成する。上記キャパシタC3は、
前記バリキャップから構成される。
In this CR constant circuit, the element constants of the resistor R3 and the capacitor C3 are such that the output signal ■2 has a phase lead of 45 degrees with respect to the reference frequency signal v1 and a level of 2'''172, as shown in FIG. The capacitor C3 is formed by
It is composed of the varicap.

第1図において、上記信号v2は、トランジスタQ3と
定電流源とからなるエミッタフォロワ回路を通して出力
(V2″)される。上記トランジスタQ1のエミッタか
ら得られる上記基準周波数信号■1は、他方においてト
ランジスタQ2と定電流源とにより構成されるエミッタ
フォロワ回路を通して出力(v1′)される。
In FIG. 1, the signal v2 is output (V2'') through an emitter follower circuit consisting of a transistor Q3 and a constant current source.The reference frequency signal 1 obtained from the emitter of the transistor Q1 is It is output (v1') through an emitter follower circuit composed of Q2 and a constant current source.

上記基準周波数信号■1°(=V1)とそれに対して位
相が45°遅れレベルが上記のように信号V I I)
2−I/2 Kすhり(N号V 2 ’ (=V 2 
) ハ、次の位相合成回路に入力される。
The phase is delayed by 45 degrees with respect to the reference frequency signal ■1° (=V1) and the level is the signal V I I) as shown above.
2-I/2 Kshuri (N No. V 2' (=V 2
) C. Input to the next phase synthesis circuit.

上記信号v1”、■2′に対してリニアに動作する差動
増幅回路1,2.3(AMPl、AMP2゜AMP3)
において、■2″は、AMPIの出力で逆位相となるよ
うに入力され、1viP2の出力に対して同位相入力に
はv1′、AMP2の逆位相入力にはV2’を入力し、
AMP3にはAMPl。
Differential amplifier circuits 1, 2.3 (AMPl, AMP2゜AMP3) that operate linearly with respect to the above signals v1'', ■2'
In, ■2'' is input so as to have an opposite phase with the output of AMPI, v1' is inputted to the same phase input with respect to the output of 1viP2, V2' is inputted to the opposite phase input of AMP2,
AMP1 for AMP3.

AMP2の出力が、加算動作するように入力される。The output of AMP2 is input for addition operation.

これにより、AMP3の出力は、■1′に対してV2’
が45°遅れとなった場合、Vl’に対して90°遅れ
た信号v3となる。
As a result, the output of AMP3 is V2' for ■1'.
When Vl' is delayed by 45 degrees, the signal v3 is delayed by 90 degrees with respect to Vl'.

なお、トランジスタQ5のコレクタからは、そのベース
に供給される信号V2’と逆相の信号と、上記信号v1
′と同相の信号とのベクトル合成からなる信号C(第3
図に示す)が形成される。この信号Cは、上記信号v3
と逆相でレベルが等しい信号になる。この信号Cは、位
相合成回路を構成する差動トランジスタQ8とQ9の共
通エミッタに供給される。トランジスタQ6のコレクタ
からは、トランジスタQ6と差動増幅器を構成するトラ
ンジスタQ7のベースにバイアス電圧VBIが供給され
ることから、上記信号■2″と逆相の信号dが形成され
る。この信号dは、位相合成回路を構成する差動トラン
ジスタQI O、Ql 1の共通エミッタに供給される
。そして、トランジスタQ8とQIOのコレクタを共通
化することによって、上記信号Cとdのベクトル合成信
号を得て、トランジスタQ12と定電流源からなるエミ
ッタフォロワ回路を通して上記端子P1に帰還させる。
Note that from the collector of the transistor Q5, a signal having an opposite phase to the signal V2' supplied to its base and the above signal v1 are sent.
A signal C (third
) is formed. This signal C is the signal v3
It becomes a signal with equal level and opposite phase. This signal C is supplied to the common emitters of differential transistors Q8 and Q9 that constitute the phase synthesis circuit. Since the bias voltage VBI is supplied from the collector of the transistor Q6 to the base of the transistor Q7 which constitutes a differential amplifier with the transistor Q6, a signal d having an opposite phase to the above signal 2'' is formed.This signal d is supplied to the common emitter of the differential transistors QI O and Ql 1 that constitute the phase synthesis circuit. By making the collectors of the transistors Q8 and QIO common, a vector composite signal of the above signals C and d is obtained. Then, it is fed back to the terminal P1 through an emitter follower circuit consisting of a transistor Q12 and a constant current source.

″なお、トランジスタQ8とQ、11のベースは共通化
されてバイアス電圧VB2が供給され、トランジスタQ
9とQIOのベースは共通化されてバイアス電圧VB3
が供給される。上記帰還信号に一定の利得を持たせるた
めに、上aピト2/ジスタQ8とQ9のコレクタには、
抵抗R4が設けられる。
``In addition, the bases of transistors Q8, Q, and 11 are shared and bias voltage VB2 is supplied, and transistor Q
9 and QIO bases are shared and bias voltage VB3
is supplied. In order to give a constant gain to the above feedback signal, the collectors of the upper a pito2/transistors Q8 and Q9 are
A resistor R4 is provided.

これによって、上記水晶発振回路の発振動作が行われる
This causes the crystal oscillation circuit to perform an oscillation operation.

上記位相合成回路の出力信号■3と基準周波数信号Vl
’は、位相検波回路PCに供給される。
Output signal ■3 of the above phase synthesis circuit and reference frequency signal Vl
' is supplied to the phase detection circuit PC.

上記位相検波回路PCの出力には、外部端子P3を介し
て比較的大きな容量値を持つキャパシタC4が外付され
る。この制#電圧■0は、Vl’■30位相差に従い上
記キャパシタC3の制御電圧にされる。
A capacitor C4 having a relatively large capacitance value is externally connected to the output of the phase detection circuit PC via an external terminal P3. This control voltage (20) is made into the control voltage of the capacitor C3 according to the phase difference of Vl' (30).

上記CR定数回路における抵抗R3とキャバ7りQ3の
ベクトル合成電圧は、上記基準周波数信号V1に等しく
なる。そして、上記抵抗lモ3とキャパシタC3の両電
圧の位相差は、90°に維持される。したがって、抵抗
R3及びキャパシタC3の素子定数が製造バラツキによ
り上記設定値に対して変化した場合、キャパシタC3に
得られる電圧v2が描く軌跡は、第2図及び第3図に点
線で示した半円になる。このことは、CR直列回路にお
ける円線図(circie diagram )として
周知である。例えば、キャパシタC3の容量値が設定値
より小さくされると、上記第3図に示すように、信号b
(=v2)は、b゛のように位相の遅れが小さく(例え
ば35°)になり、その分レベルが大きくなる。したが
って、これを基準として位相合成回路により形成される
信号■3は、Vl’との位相差が90°より小さくなる
The vector composite voltage of the resistor R3 and the capacitor Q3 in the CR constant circuit becomes equal to the reference frequency signal V1. The phase difference between the voltages of the resistor lmo3 and capacitor C3 is maintained at 90°. Therefore, if the element constants of resistor R3 and capacitor C3 change from the above set values due to manufacturing variations, the locus drawn by voltage v2 obtained across capacitor C3 will be a semicircle as shown by the dotted line in FIGS. 2 and 3. become. This is known as a circle diagram in a CR series circuit. For example, when the capacitance value of capacitor C3 is made smaller than the set value, as shown in FIG.
(=v2) has a small phase delay (for example, 35°) like b', and the level increases accordingly. Therefore, using this as a reference, the signal 3 formed by the phase synthesis circuit has a phase difference of less than 90° with respect to Vl'.

これにより、その位相差に応じて位相検波回路PCは、
制御電圧■0を大きくする。上記キャパシタ(パリキャ
ップ)Q3のカソード側には、定の直流バイアス電圧(
VB−VB、E)が供給されているから上記制御電圧V
Oが大きくなることによって、相対的にPN接合の逆バ
イアス電圧が小さくなりの容量値を大きくする。これに
よって、上記第2図及び第3図に実線で示したような位
相及びレベルの関係を持つ信号■2を得ることができる
。逆に、キャパシタC3の容量(直が大きくなると、上
記位相差が90’以上の関係になり、上記制御電圧■0
が小さくなるため、上記の場合とは逆にキャパシタC3
の容量値を小さくして、上記の信号■2を得ることがで
きる。このことは、上記抵抗R3の蝋抗値にバラツキが
生じた場合でも同様である。すなわち、上記信号■2の
位相及びレベルは、上記抵抗R3とキャパシタC3のイ
ンピーダンスの相対的関係により決定されるからである
。すなわち、抵抗R3の抵抗値が小さくなるようなバラ
ツキが生じると、抵抗R3において発生する電圧が小さ
くなり、相対的にキャパシタC3に発生する電圧■2が
大きくなり、その容量値が小さくなったと同様に位相が
上記基準の45゜に対して進む。逆に抵抗R3の抵抗値
が大きくなるようなバラツキが生じると、抵抗R3にお
いて発生する電圧が大きくなり、相対的にキャパシタC
3に発生する電圧v2が小さくなり、その容量値が大き
くなったと同様に位相が上記基準の45゜に対して送れ
るものとなる。
As a result, the phase detection circuit PC, depending on the phase difference,
Increase control voltage ■0. A constant DC bias voltage (
Since VB-VB,E) is supplied, the above control voltage V
As O becomes larger, the reverse bias voltage of the PN junction becomes relatively smaller, increasing the capacitance value. As a result, it is possible to obtain the signal 2 having the phase and level relationship shown by the solid lines in FIGS. 2 and 3. Conversely, when the capacitance (direction) of capacitor C3 increases, the above phase difference becomes 90' or more, and the above control voltage ■0
becomes smaller, so contrary to the above case, capacitor C3
The above signal (2) can be obtained by reducing the capacitance value of (2). The same holds true even if there is variation in the solder resistance value of the resistor R3. That is, the phase and level of the signal (2) are determined by the relative relationship between the impedances of the resistor R3 and capacitor C3. In other words, when a variation occurs such that the resistance value of the resistor R3 becomes small, the voltage generated at the resistor R3 becomes small, and the voltage 2 generated at the capacitor C3 becomes relatively large, which is similar to the case where the capacitance value becomes small. , the phase advances with respect to the above reference of 45°. Conversely, if the resistance value of resistor R3 increases, the voltage generated at resistor R3 increases, and the capacitor C
3 becomes smaller and its capacitance value becomes larger, so that the phase can be shifted relative to the above-mentioned standard of 45°.

M1図において、点線で囲まれた回路のように、上記抵
抗R3及びキャパシタC3に近接して、同様な抵抗R8
及びキャパシタC5を設ける。このキャパシタC5に、
上記制御電圧vOを供給することによって、抵抗R8と
キャパシタC5からなるCR定数は、上記抵抗R3とキ
ャパシタC3と同様なバラツキを持ち、それを抑えるよ
うな制御電圧vOの供給によって、上記抵抗R3とキャ
パシタC3と同様に精度の高いCR定数を得ることがで
きる。これにより、無調整化したCR定数回路を得るこ
とができる。このCR定数回路を例えばロウバス(低域
通過・・Low Pa5s )フィルタLPFとして用
いるとき、入力信号Vinは、上記同様なトランジスタ
Q13と定電流源からなるエミツタ7オロワ回路を通し
て供給される。この場合、トランジスタQ13のペース
には、上記同様なバイアス電圧VBが供給されるもので
ある。
In Figure M1, as in the circuit surrounded by the dotted line, a similar resistor R8 is installed near the resistor R3 and capacitor C3.
and a capacitor C5. To this capacitor C5,
By supplying the control voltage vO, the CR constant consisting of the resistor R8 and capacitor C5 has the same variation as that of the resistor R3 and capacitor C3. A highly accurate CR constant can be obtained similarly to the capacitor C3. Thereby, a CR constant circuit without adjustment can be obtained. When this CR constant circuit is used, for example, as a low-pass (Low Pa5s) filter LPF, the input signal Vin is supplied through a 7-emitter lower circuit consisting of a transistor Q13 and a constant current source similar to the above. In this case, the same bias voltage VB as described above is supplied to the transistor Q13.

また、上記CR定数回路は、エミッタ容重結合型のマル
チバイブレータとして構成することによって、発振回路
を構成することができる。
Further, the CR constant circuit can be configured as an emitter capacitor heavily coupled multivibrator to configure an oscillation circuit.

なお、第1図において、バイアス端子VB3には、基準
周波数信号とその位相差を補正する電圧を供給してもよ
い。例えば、VTR,用のカラー信号処理回路にあって
は、録画モードのとき、色副搬送波と上記発振周波数と
の位相差に従った制御電圧が供給される。これによって
、位相合成回路による発振回路における端子P1に供給
される帰還信号の位相が制御される結果、上記水晶発振
回路の発振周波数は上記色副搬送波に従った発振動作を
行う。この発振周波数信号は、その発振周波数が制御さ
れることによって録画用の低減変換色信号を形成するた
めの搬送波にされる。そして、再生モードのときには、
上記制御信号の変動が零(バイアス電圧VB3)にされ
るから、上記のようにCR素子定数のバラツキを抑える
ように制御された高安定の発振動作を行う。これによっ
て、再生モードでの色信号の逆変換を行うことができる
Note that in FIG. 1, a voltage for correcting the reference frequency signal and its phase difference may be supplied to the bias terminal VB3. For example, in a color signal processing circuit for a VTR, in recording mode, a control voltage is supplied according to the phase difference between the color subcarrier and the oscillation frequency. As a result, the phase of the feedback signal supplied to the terminal P1 in the oscillation circuit by the phase synthesis circuit is controlled, and as a result, the oscillation frequency of the crystal oscillation circuit performs an oscillation operation in accordance with the color subcarrier. This oscillation frequency signal is converted into a carrier wave for forming a reduced converted color signal for recording by controlling its oscillation frequency. And when in playback mode,
Since the fluctuation of the control signal is made zero (bias voltage VB3), a highly stable oscillation operation is performed which is controlled to suppress variations in the CR element constants as described above. This allows inverse conversion of color signals in playback mode.

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1)基準周波数信号を受けて、それと位相が45″異
なり、レベルが上記基準周波数信号の2−1/2に設定
する第1の信号を形成する抵抗と可変容量素子からなる
CR定数回路を設け、上記基準周波数信号と上記第1の
信号とから上記抵抗と可変容量素子に発生する電圧に従
った第2の信号を形成してそれらを位相検波し、両者が
90’差なるように上記可変容量素子を制御する制御電
圧を形成する。これにより、半導体集積回路により構成
されたCR定数回路に対して、基準周波数発振回路、位
相合成回路と位相検波回路等のような比較的簡単な回路
を付加するだけで、上記CR定数を所望の定数を持つよ
うに制御することが可能になるとい5効来が得られる。
The effects obtained from the above examples are as follows. That is, (1) A CR constant consisting of a resistor and a variable capacitance element that receives a reference frequency signal and forms a first signal whose phase is 45'' different from that and whose level is set to 2-1/2 of the reference frequency signal. A circuit is provided to form a second signal according to the voltage generated in the resistor and the variable capacitance element from the reference frequency signal and the first signal, and phase-detect them so that there is a 90' difference between the two. A control voltage is formed to control the variable capacitance element.This allows relatively simple circuits such as a reference frequency oscillation circuit, a phase synthesis circuit, a phase detection circuit, etc. By simply adding a circuit, it is possible to control the above-mentioned CR constant to a desired constant, which provides five advantages.

(2)上記(1)により、CR定数回路を半導体集積回
路に内蔵できるから、CR定数回路の無調整化を実現で
きるという効果が得られる。
(2) According to the above (1), since the CR constant circuit can be built into the semiconductor integrated circuit, it is possible to achieve the effect that no adjustment of the CR constant circuit can be realized.

(3)上記(1)により、C凡定数回路を必要とする半
導体集積回路の外部部品及び端子数を減らせることがで
きるという効果が得られる。
(3) The above (1) provides the effect that the number of external components and terminals of a semiconductor integrated circuit that requires a C constant circuit can be reduced.

(4)上記回路の簡素化によって、半導体集積回路にお
けるベア性を利用して制御すべき他のCR定数回路を構
成する場合、他のCR定数回路を近接して設けることが
できるから、上記ベア性精度を高くできるという効果が
得られる。
(4) With the simplification of the above circuit, when configuring another CR constant circuit to be controlled by utilizing the bare nature of the semiconductor integrated circuit, the other CR constant circuit can be provided in close proximity. This has the effect of increasing accuracy.

(5)レベル検波方式であった波形歪に対して感度が下
がり、Vcc依存性、温度依存性が減少する。
(5) Sensitivity to waveform distortion, which was the case with the level detection method, is reduced, and Vcc dependence and temperature dependence are reduced.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、位相合成回路
によって取り出され、位相検波される2つの信号は、上
記CR定数回路における抵抗とキャパシタによってそれ
ぞれ発生する電圧に従ったものであれば何であってもよ
い。
Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above-mentioned Examples, and it goes without saying that various changes can be made without departing from the gist thereof. Nor. For example, the two signals taken out by the phase synthesis circuit and subjected to phase detection may be any signal as long as they are in accordance with the voltages respectively generated by the resistor and capacitor in the CR constant circuit.

例えば、第3図において、信号■3に代えて、それと逆
相の信号Cを用いるものであってもよい。
For example, in FIG. 3, instead of the signal 3, a signal C having the opposite phase may be used.

そして、その具体的回路は、何であってもよい。The specific circuit may be of any type.

なお、位相合成回路により、水晶発振回路の発振動作を
行わせる帰還増幅機能と周波数制御機能を付加する場合
、上記第1図の実施例の組み合わせが最適なものとなる
Note that when a phase synthesis circuit is used to add a feedback amplification function and a frequency control function to perform the oscillation operation of the crystal oscillation circuit, the combination of the embodiment shown in FIG. 1 is optimal.

また、上記OR,回路を構成する抵抗とキャパシタに発
生する電圧に従った電圧を直流化する回路の具体的構成
は、榴々の実施形態を採ることができるものである。ま
た、C)L定数回路を構成するキャパシタは、電圧信号
によってその容量値が変化するものであれば何であって
もよい。
Furthermore, the specific configuration of the circuit that converts the voltage generated in the resistor and capacitor forming the OR circuit into a direct current can be modified in various embodiments. Further, the capacitor constituting the C) L constant circuit may be any capacitor whose capacitance value changes depending on the voltage signal.

この発明は、半導体集積回路に内蔵される各拙Ch定数
回路に広く利用できるものである。
The present invention can be widely used in various Ch constant circuits built into semiconductor integrated circuits.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を1蜀単に説明すれば、下記の通りであ
る。すなわち、基準周波数信号を受けて、それと位相が
45°異なり、レベルが上記基準周波数信号の2−1/
2に設足する第1の1百号を形成する抵抗と可変容:l
t索子からなるC It定数回路を設け、上記基準周波
数信号と上記第1の信号とから上記抵抗と可変容量素子
に発生する電圧に従った第2の信号を形成してそれらを
位相検波し、両者が等しくなるように上記oJ変容量素
子を制御する制御電圧を形成する。これにより、半導体
集積回路により構成されたCI−を定数回路に対して、
基準周波数発振回路、位相合成回路と位相検波回路等の
ような比較的簡単な回路を付加するだけで、上記C几定
数を所望の定数を持つように制御することが可能になる
A simple explanation of the effects obtained by typical inventions disclosed in this application is as follows. That is, when a reference frequency signal is received, the phase is 45 degrees different from that, and the level is 2-1/2 of the reference frequency signal.
Resistance and variable capacity forming the first 100 installed in 2: l
A C It constant circuit consisting of a t-coupler is provided to form a second signal according to the voltage generated in the resistor and the variable capacitance element from the reference frequency signal and the first signal, and phase-detect them. , a control voltage for controlling the oJ variable capacitance element is formed so that both are equal. As a result, CI- configured by a semiconductor integrated circuit can be compared to a constant circuit.
By simply adding relatively simple circuits such as a reference frequency oscillation circuit, a phase synthesis circuit, a phase detection circuit, etc., it becomes possible to control the C constant to have a desired constant.

【図面の簡単な説明】 第1図は、この発明に保るC)を定数制御回路の一実施
例を示す回路図、 第2図は、そのCR定数回路を通した信号を示すベクト
ル図、 第3図は、その制御動作を説明するためのベクトル図で
ある。 AMPI 、AM)’2 、AMP3・・・リニアアン
プ、P C・・・位相am回路、LPF・・・ロウパス
フィルタ第  2 図 第  3  図
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a circuit diagram showing an embodiment of C) constant control circuit maintained in the present invention; Fig. 2 is a vector diagram showing signals passing through the CR constant circuit; FIG. 3 is a vector diagram for explaining the control operation. AMPI, AM)'2, AMP3...Linear amplifier, PC...Phase am circuit, LPF...Low pass filter Fig. 2 Fig. 3

Claims (1)

【特許請求の範囲】 1、基準周波数信号を発生させる発振回路と、上記基準
周波数信号を受けて、それと位相が45゜異なり、レベ
ルが上記基準周波数信号の2^−^1^/^2に設定す
る第1の信号を形成する抵抗と可変容量素子からなるC
R定数回路と、上記基準周波数信号と上記第1の信号と
を受けて、上記抵抗と可変容量素子に発生する電圧に従
った第2の信号を形成する位相合成回路と、上記基準周
波数信号と上記第2の信号を受ける位相検波回路と、そ
の位相差分に相当する制御電圧を形成する制御電圧発生
回路と、上記制御電圧を上記可変容量素子の制御電圧と
する負帰還ループとを含むことを特徴とするCR定数制
御回路。 2、上記抵抗及び可変容量素子は、半導体集積回路に形
成され、この半導体集積回路には上記抵抗及び可変容量
素子と近接して設けられ、その可変容量素子に上記制御
電圧が供給される抵抗と可変容量素子とからなり上記基
準周波数と異なる入力信号を受けるCR定数回路が設け
られるものであることを特徴とする特許請求の範囲第1
項記載のCR定数制御回路。
[Claims] 1. An oscillation circuit that generates a reference frequency signal, which receives the reference frequency signal, has a phase difference of 45 degrees from the reference frequency signal, and has a level 2^-^1^/^2 of the reference frequency signal. C consisting of a resistor and a variable capacitance element that forms the first signal to be set.
an R constant circuit; a phase synthesis circuit that receives the reference frequency signal and the first signal and forms a second signal according to the voltage generated in the resistor and the variable capacitance element; and the reference frequency signal and the first signal. A phase detection circuit that receives the second signal, a control voltage generation circuit that generates a control voltage corresponding to the phase difference, and a negative feedback loop that uses the control voltage as a control voltage of the variable capacitance element. Characteristic CR constant control circuit. 2. The resistor and the variable capacitance element are formed in a semiconductor integrated circuit, and the semiconductor integrated circuit includes a resistor that is provided in close proximity to the resistor and the variable capacitance element, and the control voltage is supplied to the variable capacitance element. Claim 1, characterized in that a CR constant circuit comprising a variable capacitance element and receiving an input signal different from the reference frequency is provided.
The CR constant control circuit described in .
JP1006023A 1989-01-17 1989-01-17 CR constant control circuit Expired - Fee Related JP2794055B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1006023A JP2794055B2 (en) 1989-01-17 1989-01-17 CR constant control circuit
US08/464,031 US5323242A (en) 1989-01-17 1990-01-12 Carrier signal generating circuit in video signal recording/reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1006023A JP2794055B2 (en) 1989-01-17 1989-01-17 CR constant control circuit

Publications (2)

Publication Number Publication Date
JPH02188087A true JPH02188087A (en) 1990-07-24
JP2794055B2 JP2794055B2 (en) 1998-09-03

Family

ID=11627087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1006023A Expired - Fee Related JP2794055B2 (en) 1989-01-17 1989-01-17 CR constant control circuit

Country Status (1)

Country Link
JP (1) JP2794055B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256007A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Phase controller
JPS63308406A (en) * 1987-06-09 1988-12-15 Nec Corp Automatic adjusting circuit for constant current

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256007A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Phase controller
JPS63308406A (en) * 1987-06-09 1988-12-15 Nec Corp Automatic adjusting circuit for constant current

Also Published As

Publication number Publication date
JP2794055B2 (en) 1998-09-03

Similar Documents

Publication Publication Date Title
US5252865A (en) Integrating phase detector
KR0177149B1 (en) Active filter circuit
JPH04348614A (en) Electrically controllable oscillation circuit
JPH02262714A (en) Duty control circuit device
US5523723A (en) Low noise low voltage phase lock loop
US4872209A (en) Integratable amplifier circuit having frequency responsive negative feedback
JPS6369315A (en) Variable delay using cmos circuit
US4068188A (en) Phase locked loop circuit
US5343170A (en) Voltage controlled oscillator provided with negative feedback biasing
JP2002198778A (en) Device provided with filter
JPS59185419A (en) Attenuating circuit
US6058033A (en) Voltage to current converter with minimal noise sensitivity
JPH02188087A (en) Cr constant control circuit
JP3283112B2 (en) Emitter follower circuit
JP2650108B2 (en) FM modulation circuit
JPH0339928Y2 (en)
JPH06152281A (en) Composite differential amplifier
JPH04354407A (en) Frequency discriminator
JP2926591B2 (en) Differential transistor circuit
JPH04312005A (en) Amplifier circuit
JPS63175509A (en) Differential amplifier circuit
JPS5952846B2 (en) Kaheniso Cairo
JPH07297677A (en) Filter circuit
JP3700338B2 (en) 90 degree phase shifter
JPH03238905A (en) Oscillation circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees