JPH02186325A - Substrate for active matrix display device - Google Patents

Substrate for active matrix display device

Info

Publication number
JPH02186325A
JPH02186325A JP1005521A JP552189A JPH02186325A JP H02186325 A JPH02186325 A JP H02186325A JP 1005521 A JP1005521 A JP 1005521A JP 552189 A JP552189 A JP 552189A JP H02186325 A JPH02186325 A JP H02186325A
Authority
JP
Japan
Prior art keywords
gate
lines
line
data
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005521A
Other languages
Japanese (ja)
Inventor
Takehiro Nakamura
武宏 中村
Koichi Miyashita
耕一 宮下
Tomohiro Yonekawa
米川 友弘
Susumu Sato
進 佐藤
Yoshinori Makino
牧野 義典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Nippon Soken Inc
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Soken Inc, NipponDenso Co Ltd filed Critical Nippon Soken Inc
Priority to JP1005521A priority Critical patent/JPH02186325A/en
Publication of JPH02186325A publication Critical patent/JPH02186325A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the substrate having simple constitution and to decrease the line defects of gate lines and data lines by connecting the gate lines and data lines of at least either of the adjacent lines of the plural gate lines and data lines at least at >=2 points. CONSTITUTION:Driving signals are impressed from respective driving devices to the gate lines a1, a2, a3... and the data lines b1, b2, b3.... Respective display picture elements 4 are then sampled time-dividedly and are point-sequentially driven. The gate line a1 is formed to a loop shape and, therefore, the signals outputted from the gate driving signals are supplied to all thin-film transistors TFTs 3 connected to the gate line a1 even if, for example, the gate line a1 is disconnected at a point X. The data line b1 is similarly formed to a loop shape and, therefore, the driving signals are supplied to all the TFTs 3 connected to the data line 1b even if the data line b1 is disconnected at a point Y. Namely, the gate lines and data lines are formed to the loop shape and, therefore, the generation of line defects on the display screen is obviated even if the gate lines and the data lines are disconnected at one point.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリクス表示装置用基板に関し、
特にゲート線及びデータ線の線欠陥の低減に関するもの
である。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a substrate for an active matrix display device,
In particular, it relates to reducing line defects in gate lines and data lines.

〔従来の技術〕[Conventional technology]

従来、スイッチング素子をマトリクス状に配列したアレ
イを用いて液晶を直接駆動する、いわゆるアクティブマ
トリクス表示が知られている。この表示方法によれば、
液晶表示の問題点の1つであるクロストーク効果を問題
にする必要がなく、また非常に詳細な画像を表示するこ
とができる。
2. Description of the Related Art Conventionally, a so-called active matrix display is known in which a liquid crystal is directly driven using an array of switching elements arranged in a matrix. According to this display method,
There is no need to worry about the crosstalk effect, which is one of the problems with liquid crystal displays, and very detailed images can be displayed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、表示画面の大面積化・高密度化に伴い、
表示装置用基板においてスイッチング素子の導通・非導
通を切替える信号を伝えるゲート線や表示画素の電極に
対する制御信号を伝えるデ−夕線に断線が生じることは
避けられない問題である。そして、ゲート線やデータ線
に断線が生じた場合には、表示画面にはそれが線欠陥と
して表れ、これにより表示品位が著しく悪化する。この
問題を解決する手段として、例えば特開昭61−411
26号公報には各々のゲート線及びデータ線と駆動装置
との接続を2ケ所以上で行うことが示されている。とこ
ろが、各々のゲート線及びデータ線と駆動装置との接続
を2ケ所以トで行うためには、その接続箇所数に相当す
るワ・イヤボンディング等の接続端子が複数個必要であ
ったり、あるいは各々のゲート線及びデータ線の両端と
駆動装置とを接続する場合には、lIl!、縁のだめの
エクステンションボートなどの特殊な部材が必要であっ
た。
However, as display screens become larger and more dense,
In a display device substrate, it is an unavoidable problem that a gate line that transmits a signal for switching conduction or non-conduction of a switching element or a data line that transmits a control signal for an electrode of a display pixel is disconnected. If a disconnection occurs in a gate line or a data line, it will appear as a line defect on the display screen, thereby significantly deteriorating the display quality. As a means to solve this problem, for example, Japanese Patent Laid-Open No. 61-411
No. 26 discloses that each gate line and data line are connected to the drive device at two or more locations. However, in order to connect each gate line and data line to the drive device at two or more locations, multiple connection terminals such as wire bonding are required for the number of connection locations, or When connecting both ends of each gate line and data line to a driving device, lIl! , special parts such as an extension boat for the edge sump were required.

本発明は上記の点に鑑みてなされたもので、接続端子数
の増加やエクステンションボート等の特殊な部材を必要
としない簡素な構成を有し、かつゲート線やデータ線の
線欠陥を低減可能なアクティブマトリクス表示装置用基
板を提供することを目的とする。
The present invention has been made in view of the above points, and has a simple configuration that does not require an increase in the number of connection terminals or special components such as extension boats, and can reduce line defects in gate lines and data lines. An object of the present invention is to provide a substrate for an active matrix display device.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、本発明によるアクティブマ
トリクス表示装置用基板は、 透明絶縁基板の一方の面上に格子状に配線された複数の
ゲート線及びデータ線と、前記透明絶縁基板の前記一方
の面上にマトリクス状に配列されるとともに前記ゲート
線と前記データ線とに接続された複数のスイッチング素
子と、 前記スイッチング素子を介して前記データ線に接続され
、光学的状態が変化するマトリクス状に配列された表示
画素とを備えるアクティブマトリクス表示装置用基板に
おいて、 前記複数のゲート線及びデータ線が、前記透明絶縁基板
の前記一方の面上において隣り合ういずれか一方のみの
ゲー1及びデータ線と少なくとも2ケ所以上で接続され
る構成とする。
In order to achieve the above object, a substrate for an active matrix display device according to the present invention includes a plurality of gate lines and data lines wired in a grid pattern on one surface of a transparent insulating substrate, and one side of the transparent insulating substrate. a plurality of switching elements arranged in a matrix on a surface and connected to the gate line and the data line; and a matrix-shaped switching element connected to the data line via the switching element and whose optical state changes. In the substrate for an active matrix display device, the plurality of gate lines and data lines are connected to only one of the gate lines and data lines adjacent to each other on the one surface of the transparent insulating substrate. The configuration shall be such that it is connected at at least two places.

〔作用〕[Effect]

上記構成によれば、透明絶縁基板上に格子状に配線され
た複数のゲート線及びデータ線は隣り合ういずれか一方
のみのゲート線及びデータ線と少なくとも2ケ所以上で
接続される。この接続は透明絶縁基板の一方の面上にて
行われるため、例えばゲート線及びデータ線の両端部を
隣り合う一方のゲート線及びデータ線の両端部と接続す
る場合に、エクステンションボード等の特殊な部材が必
要となることはなく、また、駆動装置との接続に必要な
接続端子数は、2本のデータ線及びゲート線に対して1
つとなる。
According to the above configuration, the plurality of gate lines and data lines wired in a grid pattern on the transparent insulating substrate are connected to only one of the adjacent gate lines and data lines at at least two or more locations. Since this connection is made on one side of the transparent insulating substrate, for example, when connecting both ends of a gate line and data line to both ends of an adjacent gate line and data line, special In addition, the number of connection terminals required for connection with the drive device is 1 for 2 data lines and gate lines.
It becomes one.

〔実施例〕〔Example〕

以下、本発明の第1実施例を図面に基づいて説明する。 Hereinafter, a first embodiment of the present invention will be described based on the drawings.

第1図は、アクティブマトリクス表示装置用基板の構成
を示す構成図である。
FIG. 1 is a configuration diagram showing the configuration of a substrate for an active matrix display device.

第1図において、al、a2.a3はゲート線であり、
ゲート線a1は2本のゲート線1a、1bの両端を接続
することによって基板上において環状に形成されている
。bl、b2.b3はデータ線であり、データ線blは
ゲート線alと同様に2本のデータjJ12a、2bの
両端が接続されて基板上において環状に形成されている
。3はスイッチング素子としての″7iI膜トランジス
タ(TPT)、4は表示画素であり、TPT3は基板上
にマトリクス状に形成されるとともに、そのゲート電極
がゲート線に接続され、ソース電極がデータ線に接続さ
れ、ドレイン電極が表示画素4の画素電極に接続されて
いる。なお、表示画素4のR,G、Bという記号はそれ
ぞれの画素上に設けられるカラーフィルタの色(R→赤
、G→緑、B→青)を示している。7はゲート線alと
図示しないゲート駆動装置との接続端子を示し、8はデ
ータ線b1と図示しないデータ駆動装置との接続端子を
示す。
In FIG. 1, al, a2. a3 is the gate line,
The gate line a1 is formed in a ring shape on the substrate by connecting both ends of the two gate lines 1a and 1b. bl, b2. b3 is a data line, and like the gate line al, the data line bl is formed in a ring shape on the substrate by connecting both ends of the two data lines jJ12a and 2b. 3 is a 7iI film transistor (TPT) as a switching element, 4 is a display pixel, TPT3 is formed in a matrix on the substrate, and its gate electrode is connected to a gate line, and its source electrode is connected to a data line. The drain electrode is connected to the pixel electrode of the display pixel 4.The symbols R, G, and B of the display pixel 4 represent the colors of the color filters provided on each pixel (R→red, G→ 7 indicates a connection terminal between the gate line al and a gate drive device (not shown), and 8 indicates a connection terminal between the data line b1 and a data drive device (not shown).

また、第2図はゲート駆動装置、データ駆動装置及びコ
ネクタを含めた全体の構成を示す全体構成図である。
Further, FIG. 2 is an overall configuration diagram showing the entire configuration including a gate driving device, a data driving device, and a connector.

第2図において、1la−11Cはゲート駆動装置を構
成するゲート駆動用IC,12はゲート駆動用IC1l
a〜lieを実装したプリント基板であり、14a〜1
4cはデータ駆動装置を構成するデータ駆動用IC,1
5はデータ駆動用IC14a〜14cを実装したプリン
ト基板である。
In FIG. 2, 1la-11C is a gate driving IC constituting a gate driving device, and 12 is a gate driving IC 1l.
It is a printed circuit board on which a to lie are mounted, and 14a to 1
4c is a data driving IC 1 constituting a data driving device.
5 is a printed circuit board on which data driving ICs 14a to 14c are mounted.

これらのプリント基板12.15はフレキシブルコネク
ク13.16によって液晶デイスプレィ17と接続され
ている。
These printed circuit boards 12.15 are connected to a liquid crystal display 17 by flexible connectors 13.16.

以上の構成において、本実施例の作用を説明する。In the above configuration, the operation of this embodiment will be explained.

第1図において、ゲート線al、a2.a3・・・及び
データmbl、b2.b3・・・にはそれぞれの駆動装
置から駆動信号(パルス電圧)が印加され、各々の表示
画素4が時分割サンプリングされ点順次駆動される。こ
こで、例えばゲート線alが図に示すX点で断線したと
しても、ゲート線a1は環状に形成されているために、
ゲート駆動装置から出力される信号はゲート線a1に接
続されているすべてのTPTに供給される。これと同様
にデータ線btが図に示すY点で断線した場合も、デー
タvAblが環状に形成されているために、データ線b
1に接続されているすべてのTPTに駆動信号が供給さ
れる。つまり、ゲート線及びデータ線カ月ケ所で断線し
たとしてもゲート線及びデータ線が環状に形成されてい
るために、表示両面に線欠陥が生じることはない。
In FIG. 1, gate lines al, a2 . a3... and data mbl, b2. A drive signal (pulse voltage) is applied from each drive device to b3..., and each display pixel 4 is time-divisionally sampled and driven point-sequentially. Here, for example, even if the gate line al is broken at the point X shown in the figure, since the gate line a1 is formed in an annular shape,
A signal output from the gate drive device is supplied to all TPTs connected to gate line a1. Similarly, when data line bt is disconnected at point Y shown in the figure, data line b
A drive signal is supplied to all TPTs connected to 1. In other words, even if the gate line and data line are broken at a few places, line defects will not occur on both display surfaces because the gate line and data line are formed in an annular shape.

また本実施例では、例えば破線9で囲まれた4つの表示
画素R+、R*、Ri、Rnが同一のゲート線a2及び
データ線b2に接続されている。このためこれらの4つ
の表示画素R,−R4がすべて同じように動作する。従
って、4つの表示画素R2〜R4があるにもかかわらず
、そこには1つの表示画素しか存在しないように表示画
面には映し出される。このように、本実施例においては
4つの表示画素R8〜R4から1つの表示画素を構成し
ているので、4つの表示画素R1〜R4のスヘてが不良
でない限り完全な画素欠陥となることはない。すなわち
本実施例によれば、完全な画素欠陥の発生を極度に低減
することが可能となる。
Further, in this embodiment, for example, four display pixels R+, R*, Ri, and Rn surrounded by a broken line 9 are connected to the same gate line a2 and data line b2. Therefore, these four display pixels R and -R4 all operate in the same way. Therefore, although there are four display pixels R2 to R4, it is displayed on the display screen as if only one display pixel exists there. In this way, in this embodiment, one display pixel is composed of the four display pixels R8 to R4, so unless the pattern of the four display pixels R1 to R4 is defective, a complete pixel defect will not occur. do not have. That is, according to this embodiment, it is possible to extremely reduce the occurrence of complete pixel defects.

次に本発明の第2実施例について説明する。Next, a second embodiment of the present invention will be described.

前述の第1実施例では、第1図に破線9,1.0゜11
で示すように4つの表示画素から1つの表示画素を構成
するとともに、それぞれの色のカラーフィルタを有する
表示画素が三角配列となるようにTPT3と表示画素と
を接続していた。これに対して第2実施例では第3図に
破線9,10.11で示すように、それぞれの色のカラ
ーフィルタを有する表示画素が縦配列となるように(こ
のとき表示画面は縦ストライブとなる)、TPT3と表
示画素とを接続したものである。この結線方法によれば
、それぞれの色のカラーフィルタを有する表示画素の配
列を変えることにより、横ストライブ、斜めモザイク模
様とすることも可能である。
In the first embodiment described above, the broken lines 9, 1.0° 11 in FIG.
As shown, one display pixel was constructed from four display pixels, and the TPT 3 and the display pixels were connected so that the display pixels having color filters of respective colors were arranged in a triangular arrangement. On the other hand, in the second embodiment, as shown by broken lines 9, 10, and 11 in FIG. ), the TPT 3 and display pixels are connected. According to this wiring method, it is also possible to create a horizontal stripe or diagonal mosaic pattern by changing the arrangement of display pixels having color filters of respective colors.

次に本発明の第3実施例について説明する。Next, a third embodiment of the present invention will be described.

前述の第1.第2実施例では、4つの表示画素を同しゲ
ート線とデータ線に接続して、この4つの表示画素から
1つの表示画素を構成していた。
The above 1. In the second embodiment, four display pixels were connected to the same gate line and data line, and one display pixel was constructed from these four display pixels.

これに対して第3実施例では、第4図に示すように同じ
ゲート線al、a2.a3・・・とデータ線b1、b2
.b3・・・に接続される表示画素は1つのみとし、こ
の1つの表示画素4に対して2つのTPT3.3’を設
けて、ゲートL’Aa1.a2.a3・・・及びデータ
Ib1.b2.b3川と表示画素4との接続を2ケ所で
行うものである。これによれば表示画素4自体は1つで
あるが、この表示画素4は接続径路を2つ有しているた
め、第1.第2実施例と同様にTFT不良等による画素
欠陥を低減することができる。なお、第5図に示すよう
に、1つの表示画素に対して2つ設けられているTPT
3.3’を1つのみとしても、表示を行うことができる
のはいうまでもない。
On the other hand, in the third embodiment, as shown in FIG. 4, the same gate lines al, a2. a3... and data lines b1, b2
.. Only one display pixel is connected to the gates L'Aa1, .b3, . a2. a3... and data Ib1. b2. The connection between the b3 river and the display pixel 4 is made at two places. According to this, although there is only one display pixel 4, this display pixel 4 has two connection paths, so the first. Similarly to the second embodiment, pixel defects due to TFT defects and the like can be reduced. Note that, as shown in FIG. 5, two TPTs are provided for one display pixel.
It goes without saying that display can be performed even with only one 3.3'.

次に本発明の第4実施例について説明する。Next, a fourth embodiment of the present invention will be described.

第5図に示すように、ゲート線al、a2.a3・・・
及びデータ線bl、b2.b3・・・を環状に形成し、
かつ同じゲート線とデータ線とに接続される表示画素を
1つのみとすると、従来の表示装置の配線と比較して倍
の配線が必要となる。これに応じて開口率(画素面積十
全面積)が低下し、透過率が低下する。この問題に対処
するために、画素面積を大きくするとalのゲート線と
a2のゲート線とが短絡する可能性が生じる。そこで、
本実施例においてはそれぞれのゲート線及びデータ線を
2層に配線して短絡を防止するとともに、開0率の大き
な基板を得るものである。
As shown in FIG. 5, gate lines al, a2. a3...
and data lines bl, b2 . b3... is formed into a ring shape,
In addition, if only one display pixel is connected to the same gate line and data line, twice the number of wiring is required compared to the wiring of a conventional display device. Correspondingly, the aperture ratio (full pixel area) decreases, and the transmittance decreases. In order to deal with this problem, if the pixel area is increased, there is a possibility that the gate line of al and the gate line of a2 will be short-circuited. Therefore,
In this embodiment, each gate line and data line are wired in two layers to prevent short circuits and to obtain a substrate with a large open area ratio.

第6図は第5図の■−■′断面図であり、ゲー)[11
aとデータ線1bとの間にはSjO,やSi3N、など
の絶縁1fI!27が形成されている。
Figure 6 is a cross-sectional view taken along the line ■-■' in Figure 5.
There is an insulation layer 1fI of SjO, Si3N, etc. between a and the data line 1b! 27 is formed.

なお、21はゲート絶縁膜、22は半導体膜、23はト
レイン電極、24は画素電極(rTOIり、25は保護
膜、26はソース電極である。
Note that 21 is a gate insulating film, 22 is a semiconductor film, 23 is a train electrode, 24 is a pixel electrode (rTOI), 25 is a protective film, and 26 is a source electrode.

また、2層配線されたゲー) 1.Sl及びデータ線は
、第7図(a)、 (b)の断面図及び平面図に示すよ
うに、コンタクトホール20にて接続される。
Also, games with two layers of wiring) 1. The Sl and data lines are connected through contact holes 20, as shown in the cross-sectional and plan views of FIGS. 7(a) and 7(b).

なお、前述の第1実施例ではゲート及びデータ駆動用f
cと液晶デイスプレィとをフレキシブルコネクタで接続
していたが、第8図に示すようにそれぞれの駆動用IC
I!a〜llc、14a〜14cをガラス基板30上の
配線に直接ハンダ付けしても良い。
Note that in the first embodiment described above, the gate and data driving f
c and the liquid crystal display were connected using a flexible connector, but as shown in Figure 8, each drive IC
I! a to llc and 14a to 14c may be directly soldered to the wiring on the glass substrate 30.

(発明の効果) 以上説明したように本発明によれば、接続端子数の増加
やエクステンションボード等の特殊な部材を必要としな
い、しかもゲート線やデータ線の線欠陥を低減可能なア
クティブマトリクス表示装置用基板を従供することがで
きる。
(Effects of the Invention) As explained above, according to the present invention, an active matrix display that does not require an increase in the number of connection terminals or special components such as an extension board, and can reduce line defects in gate lines and data lines. A device substrate can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、第1実施例のアクティブマトリクス表示装置
用基板の構成を示す模式図、第2図は第1実施例の全体
の構成を示す全体構成図、第3図は第2実施例の表示装
置用基板の構成を示す模式図、第4図は第3実施例の表
示装置用基板の構成を示す模式図、第5図は第4実施例
の表示装置用基板の構成を示す模式図、第6図は第4実
施例の表示装置用基板の断面状態を示す8!式図、第7
図(a)、 (b)はコンタクトホールの構造を示す断
面図と平面図、第8図は他の実施例の全体の構成を示す
全体構成図である。 a  1.  a 2.  a 3−・・ゲート線、 
 bl、  b2.  b3・・・データ線、3・・・
薄膜トランジスタ、4・・・表示画素、7,8・・・接
続端子。 lI z 色 第13 b2 第 ■
FIG. 1 is a schematic diagram showing the structure of the active matrix display device substrate of the first embodiment, FIG. 2 is an overall configuration diagram showing the entire structure of the first embodiment, and FIG. 3 is a schematic diagram showing the structure of the active matrix display device substrate of the first embodiment. FIG. 4 is a schematic diagram showing the configuration of the display device substrate of the third embodiment. FIG. 5 is a schematic diagram showing the configuration of the display device substrate of the fourth embodiment. , FIG. 6 shows a cross-sectional state of the display device substrate of the fourth embodiment 8! Formula diagram, 7th
Figures (a) and (b) are a sectional view and a plan view showing the structure of a contact hole, and Fig. 8 is an overall configuration diagram showing the overall configuration of another embodiment. a1. a2. a 3-...Gate line,
bl, b2. b3...Data line, 3...
Thin film transistor, 4... display pixel, 7, 8... connection terminal. lI z Color No. 13 b2 No. ■

Claims (1)

【特許請求の範囲】 透明絶縁基板の一方の面上に格子状に配線された複数の
ゲート線及びデータ線と、前記透明絶縁基板の前記一方
の面上にマトリクス状に配列されるとともに前記ゲート
線と前記データ線とに接続された複数のスイッチング素
子と、 前記スイッチング素子を介して前記データ線に接続され
、光学的状態が変化するマトリクス状に配列された表示
画素とを備えるアクティブマトリクス表示装置用基板に
おいて、 前記複数のゲート線及びデータ線が、前記透明絶縁基板
の前記一方の面上において隣り合ういずれか一方のみの
ゲート線及びデータ線と少なくとも2ヶ所以上で接続さ
れることを特徴とするアクティブマトリクス表示装置用
基板。
[Scope of Claims] A plurality of gate lines and data lines arranged in a grid pattern on one surface of the transparent insulating substrate, and a plurality of gate lines and data lines arranged in a matrix pattern on the one surface of the transparent insulating substrate, an active matrix display device comprising: a plurality of switching elements connected to a line and the data line; and display pixels arranged in a matrix that are connected to the data line via the switching element and whose optical states change. In the substrate, the plurality of gate lines and data lines are connected to only one of the adjacent gate lines and data lines on the one surface of the transparent insulating substrate at at least two places. Active matrix display device substrate.
JP1005521A 1989-01-12 1989-01-12 Substrate for active matrix display device Pending JPH02186325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005521A JPH02186325A (en) 1989-01-12 1989-01-12 Substrate for active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005521A JPH02186325A (en) 1989-01-12 1989-01-12 Substrate for active matrix display device

Publications (1)

Publication Number Publication Date
JPH02186325A true JPH02186325A (en) 1990-07-20

Family

ID=11613491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005521A Pending JPH02186325A (en) 1989-01-12 1989-01-12 Substrate for active matrix display device

Country Status (1)

Country Link
JP (1) JPH02186325A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232626A (en) * 1989-03-06 1990-09-14 Nec Corp Active matrix substrate
JPH0475030A (en) * 1990-07-17 1992-03-10 Sharp Corp Active matrix display device
US5247194A (en) * 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
JPH11352522A (en) * 1998-05-20 1999-12-24 Samsung Display Devices Co Ltd Thin-film transistor liquid crystal display device
JP2016003990A (en) * 2014-06-18 2016-01-12 大日本印刷株式会社 Pressure sensor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232626A (en) * 1989-03-06 1990-09-14 Nec Corp Active matrix substrate
JPH0475030A (en) * 1990-07-17 1992-03-10 Sharp Corp Active matrix display device
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
US5247194A (en) * 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
JPH11352522A (en) * 1998-05-20 1999-12-24 Samsung Display Devices Co Ltd Thin-film transistor liquid crystal display device
JP2016003990A (en) * 2014-06-18 2016-01-12 大日本印刷株式会社 Pressure sensor device

Similar Documents

Publication Publication Date Title
US11164497B2 (en) Display device
KR100778168B1 (en) Display device
KR100679521B1 (en) Method for fabricating liquid crystal display device
KR100271038B1 (en) A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar
JPH03185428A (en) Liquid crystal display device
JP2011059720A (en) Display device
KR19980075976A (en) Board for flat panel display for repairing wiring
WO2022041945A1 (en) Display panel and display apparatus
KR20070119344A (en) Liquid crystal display device
CN113161404A (en) Display panel and display device
JPH02186325A (en) Substrate for active matrix display device
JPH0667200A (en) Liquid crystal display device
JP2007225953A (en) Color liquid crystal display panel
KR100990315B1 (en) Liquid crystal display
JPS59210419A (en) Liquid crystal display body device
JP3203841B2 (en) Liquid crystal display device
KR101021747B1 (en) Liquid crystal display
JP2009092695A (en) Liquid crystal display
KR100294823B1 (en) Line structure of bottom glass substrate of liquid crystal display device
KR100983753B1 (en) Liquid crystal display device
JPH0274984A (en) Flat panel type display device
KR100642854B1 (en) Thin film transistor liquid crystal display
JP2538004B2 (en) Liquid crystal display
WO2023116106A1 (en) Display substrate and test method therefor, and display apparatus
WO2024087117A1 (en) Array substrate and manufacturing method therefor, and display panel and display apparatus