JPH02184932A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH02184932A JPH02184932A JP1005292A JP529289A JPH02184932A JP H02184932 A JPH02184932 A JP H02184932A JP 1005292 A JP1005292 A JP 1005292A JP 529289 A JP529289 A JP 529289A JP H02184932 A JPH02184932 A JP H02184932A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal
- packages
- power source
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000003780 insertion Methods 0.000 abstract description 4
- 230000037431 insertion Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は情報処理装置の診断処理に関し、特にパッケ
ージの誤挿入防止を行なう情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to diagnostic processing for information processing devices, and particularly to an information processing device that prevents incorrect insertion of a package.
従来、この種の情報処理装置はパッケージの種類により
共通基板(バッグボード)へ挿入する位置が決っておシ
、挿入されるパッケージに対応して共通基板の信号の入
出力方向は決っていた。また、誤挿入等を含めて装置の
故障診断を行なう装置を持ち、電源投入後、この診断装
置が各処理単位の装置毎に診断を行ない、異常のないこ
とをチエツクする方式となっていた。Conventionally, in this type of information processing device, the position at which it is inserted into a common board (bag board) has been determined depending on the type of package, and the input/output direction of signals on the common board has been determined depending on the package to be inserted. In addition, the system has a device for diagnosing device failures, including errors such as incorrect insertion, and after the power is turned on, this diagnostic device diagnoses each device in each processing unit to check that there are no abnormalities.
上述した従来の情報処理装置はすべてパッケージに電源
を供給したのち、各処理単位の故障診断を行表うため、
パッケージのi部属誤挿入があった場合、パッケージ間
もしく線装置本体との間で出力の競合が起こシ、パッケ
ージだけで表<、装置本体の電気的破壊をまねくことが
あるという欠点がある。All of the conventional information processing devices mentioned above supply power to the package and then perform failure diagnosis for each processing unit.
If the i part of a package is incorrectly inserted, there will be an output conflict between the packages or with the main body of the wire device, and the disadvantage is that the package alone may cause electrical damage to the main body of the device. .
この発明に係る情報処理装置は、各パッケージに対し診
断用電圧を供給する手段と、この診断用電圧を受けてパ
ッケージの種別により異なった信号を出力する手段と、
各実装位置に実装されるパッケージの種別を示すパッケ
ージ信号を記憶した記憶手段と、診断用電圧により各パ
ッケージから出力される信号と記憶手段から読み出され
るパッケージ信号とを比較する比較手段と、この比較手
段から出力される一致信号によって制御される電源装置
とを有している。The information processing device according to the present invention includes: means for supplying a diagnostic voltage to each package; a means for receiving the diagnostic voltage and outputting a different signal depending on the type of package;
a storage means that stores a package signal indicating the type of package mounted at each mounting position; a comparison means that compares a signal output from each package using a diagnostic voltage with a package signal read from the storage means; and a power supply device controlled by a coincidence signal output from the means.
との発明は各パッケージの電源投入前にパッケージの挿
入状態のチエツクを可能にし、誤挿入時の電気的破壊を
防ぐことができる。The invention enables checking the inserted state of each package before turning on the power of each package, and can prevent electrical breakdown when inserted incorrectly.
第1図はこの発明に係る情報処理装置の一実施例を示す
ブロック図である。同図において、1a。FIG. 1 is a block diagram showing an embodiment of an information processing apparatus according to the present invention. In the same figure, 1a.
1bおよび1cはその詳細な構成を第2図に示すように
出力端子28〜2dおよび入力端子3を有し、例えば配
線バター74により入力端子3と出力端子2m 、 2
cとが接続され、出力端子21〜2dからパッケージ信
号が出力し、図示せぬ共通基板(バックボード)上に実
装されたパッケージ、5a〜5cおよび5dは信号線お
よび電源線、6は入力端子6.1〜6a4 + 6bl
〜6b4 + 6el〜6c4および6d、出力端子6
e〜6gを備え、その詳細表口路を第3図に示すように
各パッケージ1a〜1cが図示せぬ共通基板の決められ
た位置に実装されているか否かをチエツクする診断回路
である。1b and 1c have output terminals 28 to 2d and an input terminal 3, as shown in FIG.
c is connected to the package, package signals are output from output terminals 21 to 2d, and the package is mounted on a common board (not shown), 5a to 5c and 5d are signal lines and power supply lines, and 6 is an input terminal. 6.1~6a4 + 6bl
~6b4 + 6el~6c4 and 6d, output terminal 6
This is a diagnostic circuit which checks whether each of the packages 1a to 1c is mounted at a predetermined position on a common board (not shown), as shown in FIG.
なお、第3図に示す診断装置6において、7は電圧Vの
電源線、8は各パッケージ1a〜1cの実装アドレス位
置を示すアドレス信号を出力するアドレス発生器、9は
各パッケージ1a〜1cの実装位置が予め決められてい
るためこの実装位置に実装されるパッケージの種別など
を示すパッケージ信号が予め記憶されたROM、 10
は入力端子611〜6.4から入力するパッケージ信号
とROM9から読み出されたパッケージ信号とを比較し
、一致したとき信号線11&を介して出力端子6fから
電源供給指示信号を出力し、不一致のとき信号線11b
を介して出力端子6gから不一致通知信号を出力する比
較回路、12a〜12dは入力端子6.1〜6e4とア
ース間に接続された抵抗である。In the diagnostic device 6 shown in FIG. 3, 7 is a voltage V power supply line, 8 is an address generator that outputs an address signal indicating the mounting address position of each package 1a to 1c, and 9 is an address generator for each package 1a to 1c. Since the mounting position is determined in advance, a ROM in which a package signal indicating the type of package to be mounted at this mounting position is stored in advance;
compares the package signals inputted from the input terminals 611 to 6.4 with the package signals read from the ROM 9, and when they match, outputs a power supply instruction signal from the output terminal 6f via the signal line 11&; Time signal line 11b
12a to 12d are resistors connected between input terminals 6.1 to 6e4 and ground.
なお、パッケージ1a〜1cの電源と診断装置6の電源
とは分かれておシ、図示せぬ外部電源スィッチの投入動
作により、診断装置6にのみ電源供給状態になる。そし
て、前記診断装置6の出力端子6fから出力する電源供
給指示信号によりパッケージ1&〜1cの電源が投入さ
れ、各パッケージ18〜1cは電源供給状態になる。Note that the power supplies for the packages 1a to 1c and the power supply for the diagnostic device 6 are separated, and only the diagnostic device 6 is supplied with power by turning on an external power switch (not shown). Then, the power supply instruction signal outputted from the output terminal 6f of the diagnostic device 6 turns on the power to the packages 1&-1c, and each package 18-1c enters the power supply state.
次に、上記構成による情報処理装置の動作について説明
する。まず、図示せぬ外部電源スィッチが投入されると
、診断装置6にのみ電源電圧が供給されてこの診断装置
6は動作状態になる。このため、パッケージ1a〜1c
には診断装置6の電源電圧レベルが電源線T−出力端子
6e−電源線5d−入力端子3を介して供給される。こ
のため、パッケージ1&〜1cの出力端子28〜2dか
らパッケージ信号が出力される。そして、このパッケー
ジ信号は信号線5a〜5cおよび診断装置6の入力端子
611〜6c4を介して比較回路10に入力する。Next, the operation of the information processing apparatus with the above configuration will be explained. First, when an external power switch (not shown) is turned on, power supply voltage is supplied only to the diagnostic device 6, and the diagnostic device 6 enters the operating state. For this reason, packages 1a to 1c
The power supply voltage level of the diagnostic device 6 is supplied via the power line T, the output terminal 6e, the power line 5d, and the input terminal 3. Therefore, package signals are output from the output terminals 28-2d of packages 1&-1c. This package signal is input to the comparison circuit 10 via the signal lines 5a to 5c and the input terminals 611 to 6c4 of the diagnostic device 6.
一方、診断装置6のアドレス発生装置8が動作し、各パ
ッケージ11〜1cの実装位置を示すアドレス信号をR
OM9.に出力する。したがって、ROM9はこのアド
レス信号の入力により予め記憶されているパッケージ信
号が読み出されて比較回路10に出力される。このため
、比較回路10は入力端子611〜6.44C入力する
パッケージ信号とROM9から読み出されたパッケージ
信号とを比較し、パッケージ1a〜1cが共通基板上に
正しく実装されているときには一致信号である電源供給
指示信号が信号線11mを介して出力端子6fよ多出力
される。Meanwhile, the address generator 8 of the diagnostic device 6 operates and generates an address signal indicating the mounting position of each package 11 to 1c.
OM9. Output to. Therefore, the ROM 9 reads out the package signal stored in advance by inputting this address signal and outputs it to the comparison circuit 10. Therefore, the comparison circuit 10 compares the package signal inputted to the input terminals 611 to 6.44C with the package signal read from the ROM 9, and when the packages 1a to 1c are correctly mounted on the common board, a matching signal is obtained. A certain power supply instruction signal is outputted from the output terminal 6f via the signal line 11m.
このため、パッケージ16〜1cはこの電源供給指示信
号によりミ源供給状態になる。一方、パッケージ1a〜
1cが共通基板上の誤った位置に実装されているときに
は不一致を示す不一致通知信号が信号線11bを介して
出力端子6gよ多出力され、オペレータにパッケージ1
8〜1cの実装位置が誤っていることを通知することが
できる。Therefore, the packages 16 to 1c are brought into a power supply state by this power supply instruction signal. On the other hand, package 1a~
When the package 1c is mounted at the wrong position on the common board, a mismatch notification signal indicating mismatch is outputted to the output terminal 6g via the signal line 11b, and the operator is informed that the package 1
It is possible to notify that the mounting positions of 8 to 1c are incorrect.
この発明に係る情報処理装置によれば、実装するパッケ
ージの電源と診断装置との電源を分け、実装されたパッ
ケージへ電源の供給されていない状態で各パッケージが
正しく実装されているかをチエツクする手段を設けるヒ
とにより、パッケージの誤挿入がチエツクでき、さらに
パッケージが誤挿入されていた場合のパッケージ間、ま
たはパッケージと装置間の出力の競合による電気的破壊
を未然に防ぐことができる効果がある。According to the information processing device according to the present invention, the power source of the package to be mounted and the power source of the diagnostic device are separated, and a means for checking whether each package is correctly mounted in a state where power is not supplied to the mounted package. By providing a hole, it is possible to check whether a package is inserted incorrectly, and it is also effective in preventing electrical damage due to output conflict between packages or between a package and a device if a package is incorrectly inserted. .
第1図はこの発明に係る情報処理装置の一実施例を示す
ブロック図、第2図は第1図のパッケージの詳細を示す
図、第3図は第1図の診断回路を示す詳細なプはツク図
である。
11〜1C・・・・パッケージ、2&〜2d・・・・出
力端子、3・・・・入力端子、4・・・・配線パターン
、5a〜5@@11・・信号線、5d・−・・電源線、
6・・・・診断回路、6.1〜6d・−・・出力端子、
6e〜9gee・・出力端子、7−・・・電源線、8・
・・・アドレス発生器、9@・・・ROM、 10・・
・・比較回路、11aおよび11b・see信号線、1
21〜12dIIIeも抵抗。
第1図FIG. 1 is a block diagram showing an embodiment of the information processing device according to the present invention, FIG. 2 is a diagram showing details of the package shown in FIG. 1, and FIG. 3 is a detailed diagram showing the diagnostic circuit of FIG. 1. is a diagram. 11~1C...Package, 2&~2d...Output terminal, 3...Input terminal, 4...Wiring pattern, 5a~5@@11...Signal line, 5d...・Power line,
6...Diagnostic circuit, 6.1~6d...Output terminal,
6e~9gee...output terminal, 7-...power line, 8...
...address generator, 9@...ROM, 10...
...Comparison circuit, 11a and 11b・see signal line, 1
21-12dIIIe also has resistance. Figure 1
Claims (1)
ッケージに対し診断用電圧を供給する手段と、この診断
用電圧を受けてパッケージの種別により異なつた信号を
出力する手段と、各実装位置に実装されるパッケージの
種別を示すパッケージ信号を記憶した記憶手段と、診断
用電圧により各パッケージから出力される信号と記憶手
段から読み出されるパッケージ信号とを比較する比較手
段と、この比較手段から出力される一致信号によつて制
御される電源装置とを備えたことを特徴とする情報処理
装置。In an information processing device equipped with a plurality of packages, a means for supplying a diagnostic voltage to each package, a means for receiving the diagnostic voltage and outputting a different signal depending on the type of package, and a means mounted at each mounting position are provided. a storage means for storing a package signal indicating the type of package to be stored; a comparison means for comparing a signal output from each package using a diagnostic voltage with a package signal read from the storage means; An information processing device comprising: a power supply device controlled by a signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1005292A JPH02184932A (en) | 1989-01-12 | 1989-01-12 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1005292A JPH02184932A (en) | 1989-01-12 | 1989-01-12 | Information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02184932A true JPH02184932A (en) | 1990-07-19 |
Family
ID=11607169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1005292A Pending JPH02184932A (en) | 1989-01-12 | 1989-01-12 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02184932A (en) |
-
1989
- 1989-01-12 JP JP1005292A patent/JPH02184932A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02184932A (en) | Information processor | |
JP2974060B2 (en) | Cable connection error detection system, method of using the same, and connection cable used in the system | |
CA2060419A1 (en) | Multiple adapter response detection circuit | |
US5132628A (en) | Error detecting device for electronic equipment | |
JP2802760B2 (en) | Connector disconnection detection circuit | |
JPH10170581A (en) | Erroneous wiring detection device | |
JPS5849590Y2 (en) | Printed circuit board punch detection device | |
JP2907075B2 (en) | Cable wiring connection monitoring method | |
JPH11338594A (en) | Defective contact detecting circuit | |
JP2856215B2 (en) | How to detect the connection status of cables between units | |
JP2000112591A (en) | System and method for preventing malfunction of control system due to non-connection of connection cable | |
JPH01260370A (en) | Cable connection monitoring circuit | |
JPS6138363Y2 (en) | ||
JPH0419983A (en) | Circuit for connecting cable connector | |
JPH08153998A (en) | Device for detecting wrong insertion of package | |
JP3769986B2 (en) | Electronic system | |
JP3076157B2 (en) | Plug-in power supply | |
JP2000171515A (en) | Connection diagnostic circuit | |
KR0133076Y1 (en) | Alarm apparatus for sense circuit board in a full electronic switching system | |
JPS5832460Y2 (en) | safety retainer | |
JPH02235126A (en) | Unit erroneous insertion preventing system | |
JP2941082B2 (en) | IC memory card processing device | |
JP3348688B2 (en) | Unwanted alarm suppression circuit | |
JPH0580887A (en) | Wiring system for diagnostic bus | |
JPH0349391B2 (en) |