JPH02181843A - データ・マツピング方式 - Google Patents
データ・マツピング方式Info
- Publication number
- JPH02181843A JPH02181843A JP1300973A JP30097389A JPH02181843A JP H02181843 A JPH02181843 A JP H02181843A JP 1300973 A JP1300973 A JP 1300973A JP 30097389 A JP30097389 A JP 30097389A JP H02181843 A JPH02181843 A JP H02181843A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- space
- virtual
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013506 data mapping Methods 0.000 title description 4
- 238000013507 mapping Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 241001227713 Chiron Species 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 229910013868 M2SO4 Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はシステム制御プログラムの分野に関する。本発
明は、さらに詳しくは、外部装置上のデータ・セット上
、または他の仮想アドレス空間中、またはデータ空間中
に存在するデータを、仮想アドレス空間からマツプ及び
ビューする方法に関する。
明は、さらに詳しくは、外部装置上のデータ・セット上
、または他の仮想アドレス空間中、またはデータ空間中
に存在するデータを、仮想アドレス空間からマツプ及び
ビューする方法に関する。
Ｂ、従来の技術
データのマツピングは周知のプログラミング技術である
。最も簡単な用法では、これは、異なった記憶域の論理
オーバーレーとして使用されるテンプレートまたはマツ
ピング・マクロを設けて、マツピング域の始め、及びマ
ツプされた記憶域内の変位を指示するテンプレート内の
フィールド名を指示することにより、マツプされた記憶
域内のデータが参照できるようにすることからなる。
。最も簡単な用法では、これは、異なった記憶域の論理
オーバーレーとして使用されるテンプレートまたはマツ
ピング・マクロを設けて、マツピング域の始め、及びマ
ツプされた記憶域内の変位を指示するテンプレート内の
フィールド名を指示することにより、マツプされた記憶
域内のデータが参照できるようにすることからなる。
あるアドレス範囲内の所与の仮想記憶アドレスが特定の
実記憶アドレスに「マツプ」される時、異なる種類のデ
ータ・マツピングが実現される。
実記憶アドレスに「マツプ」される時、異なる種類のデ
ータ・マツピングが実現される。
最初に述べた形のマツピングは、単に、特定の記憶域が
便宜上「命名」できるようにするのに対し、このマツピ
ングは、２つの異なったアドレスの間、この場合は仮想
アドレスと実アドレスを関連させる。この形のマツピン
グは、従来は仮想記憶システムで使用されていた。その
場合、例えば「ページ・テーブル」が、マツピングを定
義する、すなわち仮想記憶アドレス及び関連する実記憶
アドレスを保持するために使用される（例えば、ｒＩＢ
Ｍエンタープライズ・システム・アーキテクチャ／ ３
７ ｏ」（ＩＢＭ Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔｅ
ｍｓＡｒｃｈ １ｔｅｃｔｕｒｅ／３７０ ）資料番号
５Ａ２２−７２００を参照）。
便宜上「命名」できるようにするのに対し、このマツピ
ングは、２つの異なったアドレスの間、この場合は仮想
アドレスと実アドレスを関連させる。この形のマツピン
グは、従来は仮想記憶システムで使用されていた。その
場合、例えば「ページ・テーブル」が、マツピングを定
義する、すなわち仮想記憶アドレス及び関連する実記憶
アドレスを保持するために使用される（例えば、ｒＩＢ
Ｍエンタープライズ・システム・アーキテクチャ／ ３
７ ｏ」（ＩＢＭ Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔｅ
ｍｓＡｒｃｈ １ｔｅｃｔｕｒｅ／３７０ ）資料番号
５Ａ２２−７２００を参照）。
最後に述べたものに類似しているが、別の形のマツピン
グでは、仮想記憶アドレスが、参照側プログラムによる
明示のＲＥＡＤ操作を必要とせず、ページング・サブシ
ステムによって実施されるマツプされた仮想記憶域をプ
ログラムが参照する時に必要な入出力が可能となる形で
、ＤＡＳＤなどある形の外部記憶装置上に存在するデー
タ・セットへのオフセットにマツプされる。このような
システムは、例えば本出願人に譲渡されたデ二ヴアル（
Ｄｕｖａ ｌ ｌ）他の米国特許第４７４２４４７号に
開示されており、またＭＶＳ／ＸＡの「データ・イン・
バーチャル（Ｄａｔａ Ｉｎ Ｖｉｒｔｕａｌ）Ｊ機構
にも存在する（例えば、ｒＭＶＳ／拡張アーキテクチャ
・スーパーバイザ、サービス及びマクロ命令（ＭＶＳ／
Ｅｘｔｅｎｄｅｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ５ｕｐ
ｅｒｖｉｓｏｒＳｅｒｖｉｃｅｓ ａｎｄ Ｍａｃｒｏ
Ｉｎ５ｔｒｕｃｔｉｏｎｓ） Ｊ資料番号ＧＣ２８−
１１５４）、ｒデータ・イン・バーチャル入門（Ａｎ
Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ Ｄａｔａ−ｉｎ−Ｖ
ｉｒｔｕａｌ） Ｊ資料番号ＧＧ８６−０２５９、ｒＭ
Ｖｓ拡張アーキテクチャ・システム論理ライブラリ：デ
ータ・イン・バーチャル（ＭＶＳ Ｅｘｔｅｎｄｅｄ
ＡｒｃｈｉｔｅｃｔｕｒｅＳｙｓｔｅｍ Ｌｏｇｉｃ
Ｌｉｂｒａｒｙ ： Ｄａｔａ−ｉｎ−Ｖｉｒｔｕａｌ
） Ｊ資料番号ＬＹ２８−１８５５を参照されたい）。
グでは、仮想記憶アドレスが、参照側プログラムによる
明示のＲＥＡＤ操作を必要とせず、ページング・サブシ
ステムによって実施されるマツプされた仮想記憶域をプ
ログラムが参照する時に必要な入出力が可能となる形で
、ＤＡＳＤなどある形の外部記憶装置上に存在するデー
タ・セットへのオフセットにマツプされる。このような
システムは、例えば本出願人に譲渡されたデ二ヴアル（
Ｄｕｖａ ｌ ｌ）他の米国特許第４７４２４４７号に
開示されており、またＭＶＳ／ＸＡの「データ・イン・
バーチャル（Ｄａｔａ Ｉｎ Ｖｉｒｔｕａｌ）Ｊ機構
にも存在する（例えば、ｒＭＶＳ／拡張アーキテクチャ
・スーパーバイザ、サービス及びマクロ命令（ＭＶＳ／
Ｅｘｔｅｎｄｅｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ５ｕｐ
ｅｒｖｉｓｏｒＳｅｒｖｉｃｅｓ ａｎｄ Ｍａｃｒｏ
Ｉｎ５ｔｒｕｃｔｉｏｎｓ） Ｊ資料番号ＧＣ２８−
１１５４）、ｒデータ・イン・バーチャル入門（Ａｎ
Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ Ｄａｔａ−ｉｎ−Ｖ
ｉｒｔｕａｌ） Ｊ資料番号ＧＧ８６−０２５９、ｒＭ
Ｖｓ拡張アーキテクチャ・システム論理ライブラリ：デ
ータ・イン・バーチャル（ＭＶＳ Ｅｘｔｅｎｄｅｄ
ＡｒｃｈｉｔｅｃｔｕｒｅＳｙｓｔｅｍ Ｌｏｇｉｃ
Ｌｉｂｒａｒｙ ： Ｄａｔａ−ｉｎ−Ｖｉｒｔｕａｌ
） Ｊ資料番号ＬＹ２８−１８５５を参照されたい）。
Ｃ０発明が解決しようとする課題
本発明の一目的は、アドレス空間とデータ空間の間で仮
想アドレス範囲をマツプするシステムと方法を提供し、
さらに第１範囲を第２範囲にマツプし、第２範囲を第３
範囲にマツプし、以下同様にマツプすることができる、
拡張可能なマツピングを作ることである。
想アドレス範囲をマツプするシステムと方法を提供し、
さらに第１範囲を第２範囲にマツプし、第２範囲を第３
範囲にマツプし、以下同様にマツプすることができる、
拡張可能なマツピングを作ることである。
本発明の他の目的は、線形データ・セット（ＬＤＳ）に
対する一時的変更をアドレス空間からビューし行なうた
めのシステムと方法を提供することである。
対する一時的変更をアドレス空間からビューし行なうた
めのシステムと方法を提供することである。
本発明の他の目的は、ＡＲ″（アクセス・レジスタ）モ
ードでの実行を必要とせずに、ＭＶＳ／ＥＳＡアプリケ
ージｅンが別々のアドレス／データ空間内のデータを参
照し変更できるようにすることである。
ードでの実行を必要とせずに、ＭＶＳ／ＥＳＡアプリケ
ージｅンが別々のアドレス／データ空間内のデータを参
照し変更できるようにすることである。
本発明の他の目的は、アプリケージｅンによるＬＤＳの
変更を、変更されたデータの量が単一のアドレス／デー
タ空間の限界を超えたとしても、ＬＤＳへの変更をコミ
ットすることなく、アプリケ−シロンのアドレス空間外
に一時的に保管できるようにすることである。
変更を、変更されたデータの量が単一のアドレス／デー
タ空間の限界を超えたとしても、ＬＤＳへの変更をコミ
ットすることなく、アプリケ−シロンのアドレス空間外
に一時的に保管できるようにすることである。
００課題を解決するための手段
本発明によれば、第１アドレス空間内の仮想アドレス範
囲を第２のアドレス空間またはデータ空間内のアドレス
範囲と関連づけて、第１アドレス空間中の範囲内のアド
レスへの参照が、第２アドレス空間中の範囲内の対応す
るアドレスへの参照として解釈できるようにする、マツ
ピング技術が提供される。さらにこの技術は、第２空間
を第３空間にマツプし、以下同様にマツプして、この連
鎖内の第１空間中のアドレスへのいかなる参照も、この
連鎖内の最終空間中の対応するアドレスへの参照として
解釈できるように、拡張することができる。
囲を第２のアドレス空間またはデータ空間内のアドレス
範囲と関連づけて、第１アドレス空間中の範囲内のアド
レスへの参照が、第２アドレス空間中の範囲内の対応す
るアドレスへの参照として解釈できるようにする、マツ
ピング技術が提供される。さらにこの技術は、第２空間
を第３空間にマツプし、以下同様にマツプして、この連
鎖内の第１空間中のアドレスへのいかなる参照も、この
連鎖内の最終空間中の対応するアドレスへの参照として
解釈できるように、拡張することができる。
このマツピング技術を用いると、外部媒体上のデータ・
セットの１部を「ビューする（ｖｉｅｖＮようにという
、アドレス空間中のプログラムからの要求に応答して、
局所アドレス空間中の仮想アドレス範囲が非主記憶デー
タ空間（ＮＭＤＳ）中のアドレス範囲にマツプされ、次
にこの範囲がデータ・セットの「ビューしようとする」
部分にマツプされる。次に、ビューしようとする範囲内
のデータは、単に局所アドレス空間内のページ・フォー
ルトを引き起こす対応する仮想位置を参照するだけでビ
ューすることができ、ベージング制御ブロックはそれを
ＮＭＤＳのページ制御ブロックに分解（ｒｅｓｏｌｖｅ
） Ｌ／ 、その結果データ・セットからデータが持ち
込まれる。データ・セットの別の部分をビューしたい時
は、ビューはシフトされて、再マツピングを生じさせ、
前のビューからのデータは、非主記憶データ空間のマツ
プされた部分に一時的に保管することができる。最後に
、データ・セットからのデータの処理がプログラムによ
ってすべて完了した後、プログラムは、−時的変更を永
久的なものにするように指示することがある。この場合
には、非主記憶データ空間からの変更されたデータが、
外部媒体の元のデータ・セットにコピーされて、元の内
容を更新する。
セットの１部を「ビューする（ｖｉｅｖＮようにという
、アドレス空間中のプログラムからの要求に応答して、
局所アドレス空間中の仮想アドレス範囲が非主記憶デー
タ空間（ＮＭＤＳ）中のアドレス範囲にマツプされ、次
にこの範囲がデータ・セットの「ビューしようとする」
部分にマツプされる。次に、ビューしようとする範囲内
のデータは、単に局所アドレス空間内のページ・フォー
ルトを引き起こす対応する仮想位置を参照するだけでビ
ューすることができ、ベージング制御ブロックはそれを
ＮＭＤＳのページ制御ブロックに分解（ｒｅｓｏｌｖｅ
） Ｌ／ 、その結果データ・セットからデータが持ち
込まれる。データ・セットの別の部分をビューしたい時
は、ビューはシフトされて、再マツピングを生じさせ、
前のビューからのデータは、非主記憶データ空間のマツ
プされた部分に一時的に保管することができる。最後に
、データ・セットからのデータの処理がプログラムによ
ってすべて完了した後、プログラムは、−時的変更を永
久的なものにするように指示することがある。この場合
には、非主記憶データ空間からの変更されたデータが、
外部媒体の元のデータ・セットにコピーされて、元の内
容を更新する。
Ｅ、実施例
第１図は、アドレス空間ＡＩＯ内で実行されるアプリケ
ーションが、本発明を用いて、ＤＡＳＤ装置１１上の線
形データ・セラ） （ＬＤＳ）Ｄｉｓ内のデータをビュ
ー及び操作するという、好ましい実施例の概略図である
。非主記憶データ空間（ＮＭＤＳ）ＨＩ３は、変更され
たデータの一時的貯蔵場所として使用される。ＮＭＤＳ
の特徴はに、ラブサム（Ｒｕｂｓａｍ）他の特許出願で
扱われている。
ーションが、本発明を用いて、ＤＡＳＤ装置１１上の線
形データ・セラ） （ＬＤＳ）Ｄｉｓ内のデータをビュ
ー及び操作するという、好ましい実施例の概略図である
。非主記憶データ空間（ＮＭＤＳ）ＨＩ３は、変更され
たデータの一時的貯蔵場所として使用される。ＮＭＤＳ
の特徴はに、ラブサム（Ｒｕｂｓａｍ）他の特許出願で
扱われている。
ＬＤＳ１３を含むＤＡＳＤ上のデータ・ページは、マツ
プ制御ブロック１（１４Ａ）と、ＤＡＳＤをアドレス空
間にマツプするための従来技術で周知のマツピング技術
を使用して、ＮＭＤＳ１２内の仮想範囲１４にマツプさ
れる。（上記の米国特許第４７４２４４７号に所載のＭ
ＶＳ ＤＩＶ技術に類似している）。次にこの範囲１
４のサブセット１５は、マツプ制御ブロックＭ２（１５
Ａ）と後でより詳しく説明する新しいマツピング技術を
用いて、アドレス空間内の仮想範囲１６にマツプされ、
その際に、マツプされた範囲１６中のあるページにペー
ジ・フォールトがあっても、従来技術のＤＩＶマツピン
グにおけるような外部ＤＡＳＤ装置への入出力は行なわ
れず、他の仮想空間（ここではＮＭＤＳ）内の仮想アド
レスが識別される。この例では、ビューして変更しよう
とするデータが、−時的にアクセスされ（データ流れ１
８または１９Ａ）、ＮＭＤＳ範囲１５中に保管される（
データ流れ１９Ａ）。続いて、アドレス空間範囲１Ｂが
マツプ制御ブロックＭ３（１７Ａ）を介してＮＭＤＳ内
の範囲１７に再マツプされ、アプリケージビンが範囲１
７内の変更されたデータをビューしくデータ流れ１８及
び１９Ａ）、時的に保管する（データ流れ１９Ａ）こと
ができるようになる。デ戸夕がＮＭＤＳ内に保管される
とき、次のマツピングによって、データは、データ流れ
１８を介してＤＡＳＤからではなく、データ流れ１９Ａ
を介して検索されるようになることに留意されたい。Ｌ
ＤＳ上の全ての動作が完了した後、アプリケーションは
全ての変更されたデータをＬＤＳ上に永久的に保管する
ことができる（データ流れ１９Ｂ）。
プ制御ブロック１（１４Ａ）と、ＤＡＳＤをアドレス空
間にマツプするための従来技術で周知のマツピング技術
を使用して、ＮＭＤＳ１２内の仮想範囲１４にマツプさ
れる。（上記の米国特許第４７４２４４７号に所載のＭ
ＶＳ ＤＩＶ技術に類似している）。次にこの範囲１
４のサブセット１５は、マツプ制御ブロックＭ２（１５
Ａ）と後でより詳しく説明する新しいマツピング技術を
用いて、アドレス空間内の仮想範囲１６にマツプされ、
その際に、マツプされた範囲１６中のあるページにペー
ジ・フォールトがあっても、従来技術のＤＩＶマツピン
グにおけるような外部ＤＡＳＤ装置への入出力は行なわ
れず、他の仮想空間（ここではＮＭＤＳ）内の仮想アド
レスが識別される。この例では、ビューして変更しよう
とするデータが、−時的にアクセスされ（データ流れ１
８または１９Ａ）、ＮＭＤＳ範囲１５中に保管される（
データ流れ１９Ａ）。続いて、アドレス空間範囲１Ｂが
マツプ制御ブロックＭ３（１７Ａ）を介してＮＭＤＳ内
の範囲１７に再マツプされ、アプリケージビンが範囲１
７内の変更されたデータをビューしくデータ流れ１８及
び１９Ａ）、時的に保管する（データ流れ１９Ａ）こと
ができるようになる。デ戸夕がＮＭＤＳ内に保管される
とき、次のマツピングによって、データは、データ流れ
１８を介してＤＡＳＤからではなく、データ流れ１９Ａ
を介して検索されるようになることに留意されたい。Ｌ
ＤＳ上の全ての動作が完了した後、アプリケーションは
全ての変更されたデータをＬＤＳ上に永久的に保管する
ことができる（データ流れ１９Ｂ）。
第２図に、この実施例に含まれるステップをより詳しく
示す。斜線で陰影をつけたステップは、アドレス空間Ａ
（第１図の１０）で実行するアプリケ−シロンがとる処
置であり、陰影をつけてないステップはオペレーティン
グ・システムによって実行される。
示す。斜線で陰影をつけたステップは、アドレス空間Ａ
（第１図の１０）で実行するアプリケ−シロンがとる処
置であり、陰影をつけてないステップはオペレーティン
グ・システムによって実行される。
まず、アプリケ−シロンは、２０１で作用する対象とな
るＬＤＳを識別する。その際に、アプリケーションはＤ
ＤＮＡＭＥまたはデータ・セット名、及びアクセスの形
式（ＲＥＡＤまたはＵＰＤＡＴＥ）を指定する。この形
式を使って、オペレーティング・システムはＤＡＳＤか
らの識別情報（サイズ、ＤＡＳＤ上の位置）を抽出でき
、この抽出データとＬＤＳの用法を表示するタスク本位
（ｔａｓｋ ｏｒｉｅｎｔｅｄ）の制御ブロック０ＢＪ
Ｉ（第５な１図の５０１）、及び要求を示すサービス・
ブロック５０７を構成できる（２０２）。ＯＢＪ １は
サービス・ブロックにアンカー（ａｎｃｈｏｒ） さ
れる。次いでＬＳＤはＲＥＡＤまたはＵＰＤＡＴＥのた
めに通常の形でオープンされる（２０３）。
るＬＤＳを識別する。その際に、アプリケーションはＤ
ＤＮＡＭＥまたはデータ・セット名、及びアクセスの形
式（ＲＥＡＤまたはＵＰＤＡＴＥ）を指定する。この形
式を使って、オペレーティング・システムはＤＡＳＤか
らの識別情報（サイズ、ＤＡＳＤ上の位置）を抽出でき
、この抽出データとＬＤＳの用法を表示するタスク本位
（ｔａｓｋ ｏｒｉｅｎｔｅｄ）の制御ブロック０ＢＪ
Ｉ（第５な１図の５０１）、及び要求を示すサービス・
ブロック５０７を構成できる（２０２）。ＯＢＪ １は
サービス・ブロックにアンカー（ａｎｃｈｏｒ） さ
れる。次いでＬＳＤはＲＥＡＤまたはＵＰＤＡＴＥのた
めに通常の形でオープンされる（２０３）。
次に、システムはＮＭＤ Ｓ ５２７を作成しく２０４
）、セグメント・テーブル（第５Ａ図の５０２）及びペ
ージ・テーブル（５０３Ａ〜５０３Ｎ）を従来通りに作
成する。後でオペレーティング・システムがＮＭＤＳを
参照できるように識別Ｓ）−クン５０４Ａがサービス・
ブロックに供給される。
）、セグメント・テーブル（第５Ａ図の５０２）及びペ
ージ・テーブル（５０３Ａ〜５０３Ｎ）を従来通りに作
成する。後でオペレーティング・システムがＮＭＤＳを
参照できるように識別Ｓ）−クン５０４Ａがサービス・
ブロックに供給される。
次に、従来の仮想データ・マツピング技術を使用して、
ＬＤＳ５０９がＮＭＤＳにマツプされる（２０５）。こ
れを実施する際に、データ・ページａ−ａ＋ｎと仮想ペ
ージａ′〜ａ’＋Ｈの間の１対１の対応を記述するマツ
ピング制御ブロックＭ１（第１図の１４Ａ１第５Ａ図と
第５Ｃ図の５０５）が作成される。ＬＤＳデータ・ペー
ジａ＋ｔ（０≦ｉ≦ｎ）はＮＭＤＳ仮想ページにマツプ
され、したがってデータ・ページａ＋ｉ内の任意の物理
アドレスをＮＭＤＳページａ“＋ｉ内の仮想アドレスに
マツプするのは簡単である。Ｍｌは、ＬＤＳ５０９を一
意的に識別すルＯＢＪ １ （５０１）から外される。
ＬＤＳ５０９がＮＭＤＳにマツプされる（２０５）。こ
れを実施する際に、データ・ページａ−ａ＋ｎと仮想ペ
ージａ′〜ａ’＋Ｈの間の１対１の対応を記述するマツ
ピング制御ブロックＭ１（第１図の１４Ａ１第５Ａ図と
第５Ｃ図の５０５）が作成される。ＬＤＳデータ・ペー
ジａ＋ｔ（０≦ｉ≦ｎ）はＮＭＤＳ仮想ページにマツプ
され、したがってデータ・ページａ＋ｉ内の任意の物理
アドレスをＮＭＤＳページａ“＋ｉ内の仮想アドレスに
マツプするのは簡単である。Ｍｌは、ＬＤＳ５０９を一
意的に識別すルＯＢＪ １ （５０１）から外される。
第５Ｃ図に示すように、Ｍｌは、ＮＭＤＳＳ）−クン
５０４Ｂ１マツプされる範囲を表すページ・テーブル・
エントリの開始仮想アドレス及び終了仮想アドレス５３
１（すなわち、Ｐａ’及びＰａ ’ ＋ｎを指すポイン
タ）、仮想範囲にマツプされるＬＤＳ中のデータ・ペー
ジの開始ブロック番号及び終了ブロック番号（すなわち
、ＬＤＳ「アドレス」）（すなわち、データ・ページを
指すポインタ）５３２、及び０ＢＪ１（５０１）を指す
ポインタ５３０を含み、これらの全てがＬＤＳデータ・
ページのＮＭＤＳ仮想ページへの、このマツピングを表
す。最初に、ＮＭＤＳ５０３Ａ〜５０３Ｎ中のマツプさ
れた各ページ・テーブルが、制御ブロックＭ！ （５０
５） を指すように設定される。ページが実（主）記憶
装置によって「バックアップ」される場合には、アドレ
ス空間またはＮＭＤＳ用のページ・テーブル・エントリ
の全てが実（主）記憶装置を指し、また、データ・ペー
ジの最後の非主記憶位置を指すことに留意されたい。こ
の非主記憶位置は拡張記憶域または補助記憶域でもよく
、またこの場合のように、データ・ページがマツプされ
たＬＤＳデータ・オブジェクトまたはマツプされたＮＭ
ＤＳ中にある時は、マツプ制御ブロックを指すポインタ
でもよい。第６図は、下記の含んだこれらのページ・テ
ーブル・エントリθＯ（ＰＴＥ）の構造を示す。
５０４Ｂ１マツプされる範囲を表すページ・テーブル・
エントリの開始仮想アドレス及び終了仮想アドレス５３
１（すなわち、Ｐａ’及びＰａ ’ ＋ｎを指すポイン
タ）、仮想範囲にマツプされるＬＤＳ中のデータ・ペー
ジの開始ブロック番号及び終了ブロック番号（すなわち
、ＬＤＳ「アドレス」）（すなわち、データ・ページを
指すポインタ）５３２、及び０ＢＪ１（５０１）を指す
ポインタ５３０を含み、これらの全てがＬＤＳデータ・
ページのＮＭＤＳ仮想ページへの、このマツピングを表
す。最初に、ＮＭＤＳ５０３Ａ〜５０３Ｎ中のマツプさ
れた各ページ・テーブルが、制御ブロックＭ！ （５０
５） を指すように設定される。ページが実（主）記憶
装置によって「バックアップ」される場合には、アドレ
ス空間またはＮＭＤＳ用のページ・テーブル・エントリ
の全てが実（主）記憶装置を指し、また、データ・ペー
ジの最後の非主記憶位置を指すことに留意されたい。こ
の非主記憶位置は拡張記憶域または補助記憶域でもよく
、またこの場合のように、データ・ページがマツプされ
たＬＤＳデータ・オブジェクトまたはマツプされたＮＭ
ＤＳ中にある時は、マツプ制御ブロックを指すポインタ
でもよい。第６図は、下記の含んだこれらのページ・テ
ーブル・エントリθＯ（ＰＴＥ）の構造を示す。
すなわち、このＰＴＥに関連する仮想ページが実記憶装
置によってバックアップされているかどうか、またＰＴ
Ｅがバックアップ・ページのアドレス６１も含んでいる
かどうかの標識ｌ８３（これがオンの場合は、ＰＴＥは
バックアップされておらず（無効）、このページ内の仮
想アドレスを参照するとページ・フォールトとなる）、
ページが非主記憶域によってバックアップされているか
どうかの標識Ｘ６４（これがオンの場合は、そのページ
は非主記憶域によってバックアップされており、非主記
憶域に対するアドレス（ポインタ）もＰＴＥ内にある）
、ページがＮＭＤＳまたはＬＤＳページによってバック
アップされているという１１ａＭ６５（これがオンの場
合は、フラグＸ６４はオンであり、アドレス６２はＭ２
５０７などのマツピング制御ブロックを指す）、それ
自体がオンであり、フラグＸ８４もオンの場合は、フィ
ールド６２が拡張記憶ページを指すことを示す標識Ｅ６
６、及びそれ自体がオンであり、フラグＸ８４もオンの
場合は、フィールド６２が補助記憶ページを指すことを
示す標識Ａ６７である。アドレス空間中の各仮想ページ
は、ページ・テーブル・エントリ（ＰＴＥ）によって表
される。（本明細書に所載のページ・テーブル構造の代
りに、ＩＢＭのシステム／３７０及びシステム／３７０
ＥＳＡにおけるような従来型のページ・テーブル・エン
トリ及び拡張ページ・テーブルを使っても、本発明に影
響はないことに留意されたい。本明細書に所載の構造は
本発明の基本点に焦点を絞るため簡略化しである。）ア
ドレス空間に対するＰＴＥはすべて同じサイズで、仮想
記憶域中に連続して仮想アドレスが表すページと同じ順
序で配列される。
置によってバックアップされているかどうか、またＰＴ
Ｅがバックアップ・ページのアドレス６１も含んでいる
かどうかの標識ｌ８３（これがオンの場合は、ＰＴＥは
バックアップされておらず（無効）、このページ内の仮
想アドレスを参照するとページ・フォールトとなる）、
ページが非主記憶域によってバックアップされているか
どうかの標識Ｘ６４（これがオンの場合は、そのページ
は非主記憶域によってバックアップされており、非主記
憶域に対するアドレス（ポインタ）もＰＴＥ内にある）
、ページがＮＭＤＳまたはＬＤＳページによってバック
アップされているという１１ａＭ６５（これがオンの場
合は、フラグＸ６４はオンであり、アドレス６２はＭ２
５０７などのマツピング制御ブロックを指す）、それ
自体がオンであり、フラグＸ８４もオンの場合は、フィ
ールド６２が拡張記憶ページを指すことを示す標識Ｅ６
６、及びそれ自体がオンであり、フラグＸ８４もオンの
場合は、フィールド６２が補助記憶ページを指すことを
示す標識Ａ６７である。アドレス空間中の各仮想ページ
は、ページ・テーブル・エントリ（ＰＴＥ）によって表
される。（本明細書に所載のページ・テーブル構造の代
りに、ＩＢＭのシステム／３７０及びシステム／３７０
ＥＳＡにおけるような従来型のページ・テーブル・エン
トリ及び拡張ページ・テーブルを使っても、本発明に影
響はないことに留意されたい。本明細書に所載の構造は
本発明の基本点に焦点を絞るため簡略化しである。）ア
ドレス空間に対するＰＴＥはすべて同じサイズで、仮想
記憶域中に連続して仮想アドレスが表すページと同じ順
序で配列される。
従って、ＰＴＥの配列の起点がわかっていると、どの所
与のページの仮想アドレスも、そのページのＰＴＥのア
ドレスと論理的に同等で、その逆もまた同じである。こ
のことは第９図に示してあり、この機能は本発明にとっ
て重要ではないが、明確にするために、下記の１”ペー
ジ・チー・プル・エントリの仮想ページへのマツピング
（Ｍａｐｐｉｎｇ ａＰａｇｅ Ｔａｂｌｅ Ｅｎｔ’
ｒｙ ｔｏ ａ Ｖｉｒｔｕａｌ Ｐａｇｅ） Ｊの項
で説明しである。
与のページの仮想アドレスも、そのページのＰＴＥのア
ドレスと論理的に同等で、その逆もまた同じである。こ
のことは第９図に示してあり、この機能は本発明にとっ
て重要ではないが、明確にするために、下記の１”ペー
ジ・チー・プル・エントリの仮想ページへのマツピング
（Ｍａｐｐｉｎｇ ａＰａｇｅ Ｔａｂｌｅ Ｅｎｔ’
ｒｙ ｔｏ ａ Ｖｉｒｔｕａｌ Ｐａｇｅ） Ｊの項
で説明しである。
次に、（ＮＭＤＳに関連するＳトークン５２１Ａを含む
）ＮＭＤＳのこの用法を表す、タスク本位の構造（第５
Ｂ図の５２０）が作成される。０ＢＪ２はサービス・ブ
ロック５０７から指される。
）ＮＭＤＳのこの用法を表す、タスク本位の構造（第５
Ｂ図の５２０）が作成される。０ＢＪ２はサービス・ブ
ロック５０７から指される。
最後に、サービス・ブロックのアドレスを含むトークン
５０６が、この構造に対する以後の動作のためにアプリ
ケーションに供給される（２０７）。
５０６が、この構造に対する以後の動作のためにアプリ
ケーションに供給される（２０７）。
ＮＭＤＳ５２７がすべてのＬＤＳデータを含むほど大き
くない場合（２ギガバイトのＬＤＳデータを１つのＮＭ
ＤＳにマツプできる）、それぞれ一意的なＳトークンを
有する追加のＮＭＤＳを作成する。これらのＮＭＤＳは
下記のようにして論理的に連鎖される。
くない場合（２ギガバイトのＬＤＳデータを１つのＮＭ
ＤＳにマツプできる）、それぞれ一意的なＳトークンを
有する追加のＮＭＤＳを作成する。これらのＮＭＤＳは
下記のようにして論理的に連鎖される。
１、追加マツプ制御ブロックＭ１ （Ａ）（第５Ａ図の
５１０）を構成し、以前のマツプ制御ブロックＭｌ （
５０５）に連鎖する。各新マツプ制御ブロックは下記の
ものを含む。
５１０）を構成し、以前のマツプ制御ブロックＭｌ （
５０５）に連鎖する。各新マツプ制御ブロックは下記の
ものを含む。
マツプされる追加ＮＭＤＳのＳトークン５４Ｃ０
−マツプされる追加ＮＭＤＳ中の範囲を表すページ・テ
ーブル・エントリの開始仮想アドレスと終了仮想アドレ
ス。
ーブル・エントリの開始仮想アドレスと終了仮想アドレ
ス。
追加ＮＭＤＳの仮想記憶ページにマツプされるＬＤＳ中
のデータ・ページの開始ブロック番号と終了ブロック番
号。
のデータ・ページの開始ブロック番号と終了ブロック番
号。
２、追加ＮＭＤＳの用法を表し、このＮＭＤＳのＳトー
クン５２１Ｂを含む、追加オブジェクト・ブロック０Ｂ
Ｊ２ （Ａ）５２５を作成する。
クン５２１Ｂを含む、追加オブジェクト・ブロック０Ｂ
Ｊ２ （Ａ）５２５を作成する。
３、下記のものを含む追加エントリを、サービス・ブロ
ック５０８中に作成する。
ック５０８中に作成する。
追加ＮＭＤＳのＳトークン５０４Ｄ。
−０ＢＪＩ（５０１）を指すポインタ。
−追加オブジェクト・ブロック０ＢＪ２（Ａ）５２５を
指すポインタ。
指すポインタ。
サービス・ブロック中の各エントリの位置、及びマツプ
制御ブロック連鎖中の各マツプ制御ブロックの位置は、
これらが表すＬＤＳ中のデータ・ページを指示する。す
なわち、 各ＮＭＤＳがｑ個のＬＤＳデータ・ページによってマツ
プされる場合、サービス・ブロック中のＸ番目のエント
リとＸ番目のマツプ制御ブロックは、ＬＤＳデータ・ペ
ージ（ｘ−１）ｑ＋１〜ｘｑを表す。
制御ブロック連鎖中の各マツプ制御ブロックの位置は、
これらが表すＬＤＳ中のデータ・ページを指示する。す
なわち、 各ＮＭＤＳがｑ個のＬＤＳデータ・ページによってマツ
プされる場合、サービス・ブロック中のＸ番目のエント
リとＸ番目のマツプ制御ブロックは、ＬＤＳデータ・ペ
ージ（ｘ−１）ｑ＋１〜ｘｑを表す。
アプリケーションは、トークン５０６、適用可能な最初
のデータ・ページのＬＳＤ内でのオフセット、及び連続
ページ数を指定することにより、どのページが要求に適
切であるかを指示する。既に説明したように、サービス
・ブロック・エントリとマツプ・ブロック待ち行列のレ
イアウトのせいで、システムは適切な制御ブロックを次
のようにして見つけることができる。
のデータ・ページのＬＳＤ内でのオフセット、及び連続
ページ数を指定することにより、どのページが要求に適
切であるかを指示する。既に説明したように、サービス
・ブロック・エントリとマツプ・ブロック待ち行列のレ
イアウトのせいで、システムは適切な制御ブロックを次
のようにして見つけることができる。
トークン５０６によって、システムはサービス・ブロッ
クを見つけ、（オフセットとページ数によって指示され
る）指定されたデータ・ページ・エントリによって、シ
ステムはサービス・ブロック中の正しい１つまたは複数
のエントリを見つける。
クを見つけ、（オフセットとページ数によって指示され
る）指定されたデータ・ページ・エントリによって、シ
ステムはサービス・ブロック中の正しい１つまたは複数
のエントリを見つける。
次に、サービス・ブロック・エントリが、正しいオブジ
ェクト・ブロックＯＢＪ １ （５０１）を指す。次い
で、０ＢＪ１がマツプ制御ブロックＭｌ （５０５）（
Ｍｌ （Ａ）５．１０など）の連鎖を指す。入力データ
・ページ範囲によって、システムは連鎖中の正しいマツ
プ制御ブロックを見つけることができる。
ェクト・ブロックＯＢＪ １ （５０１）を指す。次い
で、０ＢＪ１がマツプ制御ブロックＭｌ （５０５）（
Ｍｌ （Ａ）５．１０など）の連鎖を指す。入力データ
・ページ範囲によって、システムは連鎖中の正しいマツ
プ制御ブロックを見つけることができる。
０ＢＪ２ （５２０）（または０ＢＪ２（Ａ）５２５な
ど）も、サービス・ブロック・エントリ５０７．５０８
中のポインタによって見つけることができる。
ど）も、サービス・ブロック・エントリ５０７．５０８
中のポインタによって見つけることができる。
これで、アプリケーションは、「ウィンドウ」２０８を
ＬＤＳ５０９中に画定することができる。
ＬＤＳ５０９中に画定することができる。
これを実施するために、アプリケーションは、上記のト
ークン５０６、アドレス空間ウィンドウの仮想アドレス
、及びウィンドウの最初のページでビューしようとする
ＬＤＳ中の最初のデータ・ページのオフセット、及びウ
ィンドウのサイズを指定する。システムは、アプリケー
ション「ウィンドウ」をＮＭＤ Ｓ ５２７のその部分
にマツプしく２０９）、その部分は、構造Ｍ２（第１図
の１５Ａ１第５Ｂ図と第５Ｃ図の５２２）を作成するこ
とによって、Ｍｌ （５０５）を介して、アプリケーシ
ョンの要求中で指定されたＬＤＳ部分にマツプされる。
ークン５０６、アドレス空間ウィンドウの仮想アドレス
、及びウィンドウの最初のページでビューしようとする
ＬＤＳ中の最初のデータ・ページのオフセット、及びウ
ィンドウのサイズを指定する。システムは、アプリケー
ション「ウィンドウ」をＮＭＤ Ｓ ５２７のその部分
にマツプしく２０９）、その部分は、構造Ｍ２（第１図
の１５Ａ１第５Ｂ図と第５Ｃ図の５２２）を作成するこ
とによって、Ｍｌ （５０５）を介して、アプリケーシ
ョンの要求中で指定されたＬＤＳ部分にマツプされる。
構造Ｍ２は、アドレス空間中のウィンドウの仮想ページ
ｂ −ｂ ＋ ｍと、ＮＭＤＳ範囲中の対応する仮想ペ
ージｂ“〜ｂ ’ ＋ｍ （第１図の１５）の間の１対
１の対応を記述するものである。ＮＭＤＳ仮想ページｂ
’＋ｉ（Ｏｉ ｍ）はウィンドウ・ページｂ＋ｉにマ
ツプされる。従って、ＮＭＤＳページｂ’＋ｉ内の任意
の仮想アドレスを、ウィンドウ・ページｂ＋ｉ内の仮想
アドレスにマツプすることは簡単である。Ｍ２ （５２
２）が、ＮＭＤＳ５２７を一意的に識別する０ＢＪ２（
５２０）から外される。第５Ｃ図に示すように、Ｍ２は
、マツプされるページの、すなわち「ウィンドウ」のペ
ージ・テーブル・エントリの開始仮想アドレスと終了仮
想アドレス（ＰｂとＰｂ＋ｍ）５３５、アドレス空間ウ
ィンドウ５３４にマツプされるＮＭＤＳ中の範囲の開始
仮想アドレスと終了仮想アドレス（ｂ’とｂ ’ ＋
ｍ ） Ｎ及び０ＢＪ２を指すポインタ５３３を含む。
ｂ −ｂ ＋ ｍと、ＮＭＤＳ範囲中の対応する仮想ペ
ージｂ“〜ｂ ’ ＋ｍ （第１図の１５）の間の１対
１の対応を記述するものである。ＮＭＤＳ仮想ページｂ
’＋ｉ（Ｏｉ ｍ）はウィンドウ・ページｂ＋ｉにマ
ツプされる。従って、ＮＭＤＳページｂ’＋ｉ内の任意
の仮想アドレスを、ウィンドウ・ページｂ＋ｉ内の仮想
アドレスにマツプすることは簡単である。Ｍ２ （５２
２）が、ＮＭＤＳ５２７を一意的に識別する０ＢＪ２（
５２０）から外される。第５Ｃ図に示すように、Ｍ２は
、マツプされるページの、すなわち「ウィンドウ」のペ
ージ・テーブル・エントリの開始仮想アドレスと終了仮
想アドレス（ＰｂとＰｂ＋ｍ）５３５、アドレス空間ウ
ィンドウ５３４にマツプされるＮＭＤＳ中の範囲の開始
仮想アドレスと終了仮想アドレス（ｂ’とｂ ’ ＋
ｍ ） Ｎ及び０ＢＪ２を指すポインタ５３３を含む。
このマツプ制御ブロックは、ユーザ「ウィンドウ」中の
マツプされた仮想記憶域を表す。次に各ページ・テーブ
ル・エントリＰ ｂ −Ｐ ｂ ＋ ｍがＭ２ （５２
２）を指すようにセットされ、これらは、各ページ（Ｐ
ｂ〜Ｐｂ＋ｍ）用のページ・テーブル・エントリ中の「
ページ無効」ビット（第６図の６３）をオンにすること
によって、無効として初期設定され、このため、この範
囲中のあるページが次に参照される時、ページ・フォー
ルトが発生する。
マツプされた仮想記憶域を表す。次に各ページ・テーブ
ル・エントリＰ ｂ −Ｐ ｂ ＋ ｍがＭ２ （５２
２）を指すようにセットされ、これらは、各ページ（Ｐ
ｂ〜Ｐｂ＋ｍ）用のページ・テーブル・エントリ中の「
ページ無効」ビット（第６図の６３）をオンにすること
によって、無効として初期設定され、このため、この範
囲中のあるページが次に参照される時、ページ・フォー
ルトが発生する。
アプリケーションが、他のいずれの同時ビューとも区別
される同じＮＭＤＳの部分をビューするため、第１ウイ
ンドウと同時に追加のオーバーラツプしないウィンドウ
を確立できることは、明らかであろう。追加のウィンド
ウが確立された場合、システムは、この追加マツピング
を表す追加のマツプ制御ブロックＭ２ （Ａ）５２Ｂを
作成する。追加のマツプ制御ブロックは、０ＢＪ２ （
５２０）中で固定された他のマツプ制御ブロックに連鎖
される。
される同じＮＭＤＳの部分をビューするため、第１ウイ
ンドウと同時に追加のオーバーラツプしないウィンドウ
を確立できることは、明らかであろう。追加のウィンド
ウが確立された場合、システムは、この追加マツピング
を表す追加のマツプ制御ブロックＭ２ （Ａ）５２Ｂを
作成する。追加のマツプ制御ブロックは、０ＢＪ２ （
５２０）中で固定された他のマツプ制御ブロックに連鎖
される。
０ＢＪ２ （５２０）（または０ＢＪ２（Ａ）５２５な
ど）から固定された連鎖中の各マツプ制御ブロックは、
ＮＭＤＳの独自の部分をアドレス空間中の独自のウィン
ドウにマツプし、かつＬＤＳ全体の各部分が、ＯＢＪ
１ （５０１）から固定された連鎖中のマツプ制御ブロ
ックを介してＮＭＤＳの独自の部分にマツプされるので
、システムは、トークン５０６及びＬＤＳ中のあるペー
ジｊのオフセットが与えられている場合、使用可能なマ
ツプ制御ブロックＭ２ （５２２）（またはＭ２ （Ａ
）５２６など）を見つけることができる。
ど）から固定された連鎖中の各マツプ制御ブロックは、
ＮＭＤＳの独自の部分をアドレス空間中の独自のウィン
ドウにマツプし、かつＬＤＳ全体の各部分が、ＯＢＪ
１ （５０１）から固定された連鎖中のマツプ制御ブロ
ックを介してＮＭＤＳの独自の部分にマツプされるので
、システムは、トークン５０６及びＬＤＳ中のあるペー
ジｊのオフセットが与えられている場合、使用可能なマ
ツプ制御ブロックＭ２ （５２２）（またはＭ２ （Ａ
）５２６など）を見つけることができる。
アドレス空間とＮＭＤＳの間のこの対応は、容易に、例
えば２つのアドレス空間の間、または１つのアドレス空
間と１つの（主記憶）データ空間の間の対応であること
ができ、この対応は、第８図に示すように、第３空間を
第２空間にリンクするなどによって、無限に拡張して、
第１空間中のアドレス参照が最終的には最終空間中のア
ドレス参照として解釈できるようにすることができるこ
とに留意されたい。
えば２つのアドレス空間の間、または１つのアドレス空
間と１つの（主記憶）データ空間の間の対応であること
ができ、この対応は、第８図に示すように、第３空間を
第２空間にリンクするなどによって、無限に拡張して、
第１空間中のアドレス参照が最終的には最終空間中のア
ドレス参照として解釈できるようにすることができるこ
とに留意されたい。
このときアプリケ−シロンは、その仮想「ウィンドウｊ
中のデータを参照できる。「ウィンドウ」中の各ページ
は無効として初期設定されているので、その範囲内のペ
ージのいずれかが参照される時（２１０） 、ページ・
フォールトが発生することになる。第３図は、参照され
たデータを主記憶装置に入れるステップを記述している
。
中のデータを参照できる。「ウィンドウ」中の各ページ
は無効として初期設定されているので、その範囲内のペ
ージのいずれかが参照される時（２１０） 、ページ・
フォールトが発生することになる。第３図は、参照され
たデータを主記憶装置に入れるステップを記述している
。
まず、参照された仮想ページＪ用のページ・テーブル・
エントリＰｊ（第５Ｂ図の５２３）を見つける（３０１
）（ページ・フォールトの時、ハードウェアは通常通り
不在ページの仮想アドレスを提供し、アドレス空間を識
別する。この情報から（「仮想ページへのページ・テー
ブル・エントリのマツピング（Ｍａｐｐｉｎｇ ａ Ｐ
ａｇｅ Ｔａｂｌｅ Ｅｎｔｒｙ ｔ。
エントリＰｊ（第５Ｂ図の５２３）を見つける（３０１
）（ページ・フォールトの時、ハードウェアは通常通り
不在ページの仮想アドレスを提供し、アドレス空間を識
別する。この情報から（「仮想ページへのページ・テー
ブル・エントリのマツピング（Ｍａｐｐｉｎｇ ａ Ｐ
ａｇｅ Ｔａｂｌｅ Ｅｎｔｒｙ ｔ。
ａ Ｖｉｒｔｕａｌ Ｐａｇｅ） Ｊで説明したように
）、Ｐｊを見つけることができる）。この場合、ＰＴＥ
６０中でフラグＸθ４及びフラグＭ６５が共にＯＮであ
ることにより、Ｐｊがマツプ制御ブロックＭ２（５２２
）を指すことが決定され（５２４）（そうでない場合は
（３０２）、マツプされたページに関するページ・フォ
ールトではなく、通常のページ・フォールトを扱うこと
になる）、マツプ制御ブロックＭ２は０ＢＪ２ （５２
０）を指す。次に、オペレーティング・システムは、０
ＢＪ２ （５２０）中のＳトークン５２１Ａを介して特
定のＮＭＤＳを識別し、アドレス空間Ａ１２中の仮想ヘ
ージｊにマツプされる、ＮＭＤＳＨ１２（第５Ｂ図の５
２７）中の仮想ページｊ“用のページ、テーブル、エン
トリＰｊ９を、Ｍ２ （５２２）を介して見つける（３
０３）。
）、Ｐｊを見つけることができる）。この場合、ＰＴＥ
６０中でフラグＸθ４及びフラグＭ６５が共にＯＮであ
ることにより、Ｐｊがマツプ制御ブロックＭ２（５２２
）を指すことが決定され（５２４）（そうでない場合は
（３０２）、マツプされたページに関するページ・フォ
ールトではなく、通常のページ・フォールトを扱うこと
になる）、マツプ制御ブロックＭ２は０ＢＪ２ （５２
０）を指す。次に、オペレーティング・システムは、０
ＢＪ２ （５２０）中のＳトークン５２１Ａを介して特
定のＮＭＤＳを識別し、アドレス空間Ａ１２中の仮想ヘ
ージｊにマツプされる、ＮＭＤＳＨ１２（第５Ｂ図の５
２７）中の仮想ページｊ“用のページ、テーブル、エン
トリＰｊ９を、Ｍ２ （５２２）を介して見つける（３
０３）。
次に、システムは、Ｐｊ“がマツピング制御ブロックを
指すかどうかを判定する（３０４）。
指すかどうかを判定する（３０４）。
（これは、ページ・テーブル・エントリ中のフラグＸ８
４とＭＥ３５によって判定でき、両フラグとも「オン」
であれば、フィールド６２はマツピング制御ブロックの
アドレスを含む。）Ｐｊ“がマツピング制御ブロックの
アドレスを指す場合には、Ｐｊ ’ ５０３Ｊ中のそれ
を指すポインタを介して、マツプ制御ブロックＭ１ （
５０５）が見つかる（３０５）、次に、Ｍｌ １４Ａ
１５０５及ヒ。
４とＭＥ３５によって判定でき、両フラグとも「オン」
であれば、フィールド６２はマツピング制御ブロックの
アドレスを含む。）Ｐｊ“がマツピング制御ブロックの
アドレスを指す場合には、Ｐｊ ’ ５０３Ｊ中のそれ
を指すポインタを介して、マツプ制御ブロックＭ１ （
５０５）が見つかる（３０５）、次に、Ｍｌ １４Ａ
１５０５及ヒ。
ＢＪ １ （５０１）（Ｍｌ中のポインタを介して見つ
かった）を介して、ＬＤＳが識別され、ＬＤＳＤ１３中
のデータ・ページＪも同様に識別される（ＯＢＪｌはＤ
ＡＳＤ上のＬＤＳの位置を含み、ＭｌはＬＤＳ中のデー
タ・ページのＮＭＤＳへのマツピングを含む）。次にこ
のデータ俸ベージＪがＮＭＤＳ仮想ページＪ°ヘマップ
される（ＮＭＤＳ仮想ペ仮想ページ子ドレス空間仮想ペ
ージゴヘマップされる）（３０６）。最後に、システム
は、ページ・フォールト処理に通常関連する、データ流
れ（第１図のデータ流れ１８）をもたらすステップを実
施する（３０７）。すなわちシステムはアドレス空間仮
想ページＪをバックアップする実記憶域を得て、ＬＤＳ
からのデータ・ページＪをこの実記憶域に読み込み、Ｐ
ＴＥ６１中に実記憶アドレスを置き、フラグＩ６３をオ
フにすることによって、アドレス空間仮想ベージＪに関
連するページ・テーブル・エントリＰｊ５２３の妥当性
を検査する。
かった）を介して、ＬＤＳが識別され、ＬＤＳＤ１３中
のデータ・ページＪも同様に識別される（ＯＢＪｌはＤ
ＡＳＤ上のＬＤＳの位置を含み、ＭｌはＬＤＳ中のデー
タ・ページのＮＭＤＳへのマツピングを含む）。次にこ
のデータ俸ベージＪがＮＭＤＳ仮想ページＪ°ヘマップ
される（ＮＭＤＳ仮想ペ仮想ページ子ドレス空間仮想ペ
ージゴヘマップされる）（３０６）。最後に、システム
は、ページ・フォールト処理に通常関連する、データ流
れ（第１図のデータ流れ１８）をもたらすステップを実
施する（３０７）。すなわちシステムはアドレス空間仮
想ページＪをバックアップする実記憶域を得て、ＬＤＳ
からのデータ・ページＪをこの実記憶域に読み込み、Ｐ
ＴＥ６１中に実記憶アドレスを置き、フラグＩ６３をオ
フにすることによって、アドレス空間仮想ベージＪに関
連するページ・テーブル・エントリＰｊ５２３の妥当性
を検査する。
Ｐｊｏがマツピング制御ブロックを指さない場合（３０
４）は、最新のデータ・バージロンがＮＭＤＳの仮想記
憶域をバックアップする非主記憶域上に存在することを
示す（多分、データが以前にＮＭＤＳ内に一時的に保管
されたからである）。
４）は、最新のデータ・バージロンがＮＭＤＳの仮想記
憶域をバックアップする非主記憶域上に存在することを
示す（多分、データが以前にＮＭＤＳ内に一時的に保管
されたからである）。
この場合は、データ流れ１９ＡがＬＤＳから実記憶域へ
ではなく、ＮＭＤＳをバックアップする記憶域から実記
憶域へ向う意思外は、上記の３０７と同様に、システム
は通常のページ・フォールト入出力を実行する（３０８
）。
ではなく、ＮＭＤＳをバックアップする記憶域から実記
憶域へ向う意思外は、上記の３０７と同様に、システム
は通常のページ・フォールト入出力を実行する（３０８
）。
これで必要なデータを含むページが実記憶域中で使用可
能になったので、勿論、アプリケージ。
能になったので、勿論、アプリケージ。
ンはこのデータを自由に変更することができる（２１１
）。従って、アプリケーションは、ＮＭＤＳ中にこの変
更を一時的に保管することができる（２１２）。
）。従って、アプリケーションは、ＮＭＤＳ中にこの変
更を一時的に保管することができる（２１２）。
アプリケーションは、トークン５０６、ＮＭＤＳ５２７
中に保管しようとするウィンドウの中の最初のページに
対応するＬＤＳ５０９中のオフセット、及び保管しよう
とする連続ウィンドウ・ページの数を指定して、ＮＭＤ
Ｓ中へのページの書込みを要求する。第４図は、アプリ
ケ−シロンによる単一ページに対するこのような要求に
応答したシステムの動作を記述している。まず、入力情
報を用いて、ＯＢＪ １ （５０１） 、Ｍｌ （５０
５）、０ＢＪ２ （５２０） 、Ｍ２ （５２２）を上
記のように見つける。ＮＭＤＳ （５２７）仮想ページ
にマツプされるＬＤＳ （５０９）上のデータ・ページ
間には１対１の対応があるので、（入力オフセットを介
して’）ＬＤＳデータ・ページｊによってマツプされる
仮想ページｊ“は、ＯＢＪ １ （５０１）とＭｌ （
５０５）を用いて決定できる。０ＢＪ２（５２０）とＭ
２ （５２２）を用いて、ＮＭＤ Ｓ仮想ページｊ“に
よってマツプされる仮想ページｊ用のＰｊを見つけるこ
とができる（４１）。次に、仮想ページ用のページ・テ
ーブル−エントリＰｊ５２３が主記憶ページを指すかど
うかテストを行なう（４２）。主記憶ページを指す場合
は、ページＪがその対応するＮＭＤＳコピーと比べて変
更されているかどうかテストを行なう（４３）（ＮＭＤ
Ｓコピーは通常台システム実フレームに関連する変更ビ
ットを介して指示される。ｒＩＢＭエンタープライズ・
システム・アーキテクチャ／３７０解説書（ＩＢＭ Ｅ
ｎｔｅｒｐｒｉｓｅ ＳｙｓｔｅｍｓＡｒｃｈｆｔｅｃ
ｔｕｒｅ／３７０ Ｐｒ１ｎｃｉｐｌｅｓ ｏｆ ０ｐ
ｅｒａｔｉｏｎ）資料番号５Ａ２２−７２００Ｊ参照）
。それが変更されていない場合は、それをＮＭＤＳにコ
ピーする必要はない。変更されている場合は、対応する
ＮＭＤＳ仮想ベージＪ“をバックアップする非主記憶ペ
ージ（ＤＡＳＤまたは拡張記憶域）が得られ、ページが
書き込まれ、ページｊ′が非主記憶ページのアドレスを
ページ・テーブル・エントリ６２ Ｐｊ？に入れ、フラ
グＸ６４をオンにし、（拡張記憶域またはＤＡＳＤ記憶
装置バックアップのいずれかを示す）フラグＥ６６また
はＡ６７をオンにすることによって、「バックアップさ
れている」として示される（４４）。アドレス空間Ａ中
のページｊ用の「変更ビット」は、そのページがＮＭＤ
Ｓ中のそのコピーと同一（変更されていない）であるの
で、オフにされる（４５）。
中に保管しようとするウィンドウの中の最初のページに
対応するＬＤＳ５０９中のオフセット、及び保管しよう
とする連続ウィンドウ・ページの数を指定して、ＮＭＤ
Ｓ中へのページの書込みを要求する。第４図は、アプリ
ケ−シロンによる単一ページに対するこのような要求に
応答したシステムの動作を記述している。まず、入力情
報を用いて、ＯＢＪ １ （５０１） 、Ｍｌ （５０
５）、０ＢＪ２ （５２０） 、Ｍ２ （５２２）を上
記のように見つける。ＮＭＤＳ （５２７）仮想ページ
にマツプされるＬＤＳ （５０９）上のデータ・ページ
間には１対１の対応があるので、（入力オフセットを介
して’）ＬＤＳデータ・ページｊによってマツプされる
仮想ページｊ“は、ＯＢＪ １ （５０１）とＭｌ （
５０５）を用いて決定できる。０ＢＪ２（５２０）とＭ
２ （５２２）を用いて、ＮＭＤ Ｓ仮想ページｊ“に
よってマツプされる仮想ページｊ用のＰｊを見つけるこ
とができる（４１）。次に、仮想ページ用のページ・テ
ーブル−エントリＰｊ５２３が主記憶ページを指すかど
うかテストを行なう（４２）。主記憶ページを指す場合
は、ページＪがその対応するＮＭＤＳコピーと比べて変
更されているかどうかテストを行なう（４３）（ＮＭＤ
Ｓコピーは通常台システム実フレームに関連する変更ビ
ットを介して指示される。ｒＩＢＭエンタープライズ・
システム・アーキテクチャ／３７０解説書（ＩＢＭ Ｅ
ｎｔｅｒｐｒｉｓｅ ＳｙｓｔｅｍｓＡｒｃｈｆｔｅｃ
ｔｕｒｅ／３７０ Ｐｒ１ｎｃｉｐｌｅｓ ｏｆ ０ｐ
ｅｒａｔｉｏｎ）資料番号５Ａ２２−７２００Ｊ参照）
。それが変更されていない場合は、それをＮＭＤＳにコ
ピーする必要はない。変更されている場合は、対応する
ＮＭＤＳ仮想ベージＪ“をバックアップする非主記憶ペ
ージ（ＤＡＳＤまたは拡張記憶域）が得られ、ページが
書き込まれ、ページｊ′が非主記憶ページのアドレスを
ページ・テーブル・エントリ６２ Ｐｊ？に入れ、フラ
グＸ６４をオンにし、（拡張記憶域またはＤＡＳＤ記憶
装置バックアップのいずれかを示す）フラグＥ６６また
はＡ６７をオンにすることによって、「バックアップさ
れている」として示される（４４）。アドレス空間Ａ中
のページｊ用の「変更ビット」は、そのページがＮＭＤ
Ｓ中のそのコピーと同一（変更されていない）であるの
で、オフにされる（４５）。
テスト４２で、ページ・テーブル・エントリＰｊ５２３
が主記憶ページを指していなかったと判定された場合、
ＮＭＤＳ中に一時的に保管しようとするページは、現在
実フレームによってバックアップされず、Ｐｊ５２３が
マツプ制御ブロックＭ２（第５図の５２２、第１図の１
５Ａ）を指しているかどうかさらにテストを行なう（４
６）。
が主記憶ページを指していなかったと判定された場合、
ＮＭＤＳ中に一時的に保管しようとするページは、現在
実フレームによってバックアップされず、Ｐｊ５２３が
マツプ制御ブロックＭ２（第５図の５２２、第１図の１
５Ａ）を指しているかどうかさらにテストを行なう（４
６）。
マツプ制御ブロックＭ２を指す場合は、ページの現バー
ジロンがすでにＮＭＤＳ中に一時的に保管されているこ
とを示す。ＰｊがＮＭＤＳを指さない場合は、関連する
ページが（ＮＭＤＳ中ではなく）アドレス空間をバック
アップする非主記憶域上にあり、ＮＭＤＳ１２ （５２
７）中のいずれかのコピーから変更されたものと想定さ
れる。この場合は、アドレス空間仮想ページＪをバック
アップする非主記憶域をＮＭＤＳ仮想ベージＪ“をバッ
クアップするように切り替える（４７）という簡単な処
置によって、そのページをＮＭＤＳに「書き込む」こと
ができる。これは、バックアップする非主記憶域のアド
レス（ＰＴＥ Ｐｊのフィールド６２）をＰＴＥＰｊ
’のフィールド６２中に入れ、フラグＸ６４及びＰＴＥ
Ｐｊ’中のＥｅ６またはＡ８７のいずれかをオンに
し、Ｍ２（５２２）を指すポインタをＰｊのフィールド
６２中に置き（４８）、フラグＸ６４とＭ６５をオンに
して、Ｐｊ中のフラグＥ６ＢとＡｆ３７をオフにするこ
とによって実施される。この「書込み」は最初にページ
を実記憶域に入れる必要なしに実施される。
ジロンがすでにＮＭＤＳ中に一時的に保管されているこ
とを示す。ＰｊがＮＭＤＳを指さない場合は、関連する
ページが（ＮＭＤＳ中ではなく）アドレス空間をバック
アップする非主記憶域上にあり、ＮＭＤＳ１２ （５２
７）中のいずれかのコピーから変更されたものと想定さ
れる。この場合は、アドレス空間仮想ページＪをバック
アップする非主記憶域をＮＭＤＳ仮想ベージＪ“をバッ
クアップするように切り替える（４７）という簡単な処
置によって、そのページをＮＭＤＳに「書き込む」こと
ができる。これは、バックアップする非主記憶域のアド
レス（ＰＴＥ Ｐｊのフィールド６２）をＰＴＥＰｊ
’のフィールド６２中に入れ、フラグＸ６４及びＰＴＥ
Ｐｊ’中のＥｅ６またはＡ８７のいずれかをオンに
し、Ｍ２（５２２）を指すポインタをＰｊのフィールド
６２中に置き（４８）、フラグＸ６４とＭ６５をオンに
して、Ｐｊ中のフラグＥ６ＢとＡｆ３７をオフにするこ
とによって実施される。この「書込み」は最初にページ
を実記憶域に入れる必要なしに実施される。
アプリケーションが、ＬＤＳの他の部分で作業しようと
する場合（２１３） 、アプリケーションは、トークン
５０６、ウィンドウの仮想アドレス、及び今度ビューし
ようとするＬＤＳ５０９中の第１ページの新しいオフセ
ットを指定して、マツプしようとするＮＭＤＳの新しい
部分１７を指示し、マツプ制御ブロックＭ２（第１図の
１５Ａ）を新しいマツプ制御ブロックＭ３（第１図の１
７Ａ）で置換することにより、２０８から始まる手順を
繰り返す。このような変更と一時的保管が全て完了した
後、アプリケーシヨンは、ＮＭＤＳ中に一時的に保管さ
れた変更を全て、それらをＬＤＳにコピーすることによ
って永久的なものにするよう指示することができる（２
１４）。
する場合（２１３） 、アプリケーションは、トークン
５０６、ウィンドウの仮想アドレス、及び今度ビューし
ようとするＬＤＳ５０９中の第１ページの新しいオフセ
ットを指定して、マツプしようとするＮＭＤＳの新しい
部分１７を指示し、マツプ制御ブロックＭ２（第１図の
１５Ａ）を新しいマツプ制御ブロックＭ３（第１図の１
７Ａ）で置換することにより、２０８から始まる手順を
繰り返す。このような変更と一時的保管が全て完了した
後、アプリケーシヨンは、ＮＭＤＳ中に一時的に保管さ
れた変更を全て、それらをＬＤＳにコピーすることによ
って永久的なものにするよう指示することができる（２
１４）。
アプリケ−シロンは、下記のものを指定することによっ
て、ＮＭＤＳ５２７中の変更されたページをＬＤＳ中で
永久的なものにすることを要求する。
て、ＮＭＤＳ５２７中の変更されたページをＬＤＳ中で
永久的なものにすることを要求する。
−トークン５０８、
ＬＤＳ中の第１データ・ページがそのＮＭＤＳ中とコピ
ーが異なる場合、ＮＭＤＳのコピーによって置換される
第１データ・ページのオフセット 保管しようとする連続ページ数 第７図は、アプリケ−シロンによる単一ページについて
のこのような要求に応答したシステムの動作を記述する
。
ーが異なる場合、ＮＭＤＳのコピーによって置換される
第１データ・ページのオフセット 保管しようとする連続ページ数 第７図は、アプリケ−シロンによる単一ページについて
のこのような要求に応答したシステムの動作を記述する
。
システムは、上記のように、入力情報から制御ブロック
０ＢＪＩ（５０１）とＭｌ （５０５）を見つける（７
１）。
０ＢＪＩ（５０１）とＭｌ （５０５）を見つける（７
１）。
次に、０ＢＪＩとＭｌ、及び入力オフセットを用いて、
Ｐｊ′を見つけることができる（７２）。
Ｐｊ′を見つけることができる（７２）。
それから、ＰＴＥ Ｐｊ’５０３Ｊがマツプ制御ブロ
ックＭｌ （５０５）を指すかどうかテストする（７３
）。マツプ制御ブロックＭ１を指す場合は、このページ
は既にＬＤＳ上にその現状態で表示されており、それ以
上何も必要でない。マップ制御ブロックＭ１を指してい
ない場合は、ＬＤＳ５０９上のデータ・ページｊを、（
ＮＭＤ Ｓ １２中の仮想ページｊ′にページ・マツプ
する）Ｍ２ＳＯ４を介して見つける。次に、主記憶フレ
ームが得られ、その中に（ＰＴＥ Ｐｊ’５０３Ｊ中
のフィールド６２が指す）その非主記憶バックアップか
らのページｊ°が読み込まれ、次いでこのページがデー
タ・ページｊに書き込まれる（７５）。最後に、Ｍｌ
５０５のアドレスをそのフィールド６２に置き、その
フラグＸ８４とＭ２Ｓをオンにすることによって、ＰＴ
ＥＰｊ’５０３Ｊが、Ｍｌを指すようになる（７６）。
ックＭｌ （５０５）を指すかどうかテストする（７３
）。マツプ制御ブロックＭ１を指す場合は、このページ
は既にＬＤＳ上にその現状態で表示されており、それ以
上何も必要でない。マップ制御ブロックＭ１を指してい
ない場合は、ＬＤＳ５０９上のデータ・ページｊを、（
ＮＭＤ Ｓ １２中の仮想ページｊ′にページ・マツプ
する）Ｍ２ＳＯ４を介して見つける。次に、主記憶フレ
ームが得られ、その中に（ＰＴＥ Ｐｊ’５０３Ｊ中
のフィールド６２が指す）その非主記憶バックアップか
らのページｊ°が読み込まれ、次いでこのページがデー
タ・ページｊに書き込まれる（７５）。最後に、Ｍｌ
５０５のアドレスをそのフィールド６２に置き、その
フラグＸ８４とＭ２Ｓをオンにすることによって、ＰＴ
ＥＰｊ’５０３Ｊが、Ｍｌを指すようになる（７６）。
ページ・テーブル・エントリの仮想ページへのマツピン
グ 明確にするために、基本的に本発明には含まれないが、
仮想アドレスとページ・テーブル・エントリの間の関係
を次に説明する。
グ 明確にするために、基本的に本発明には含まれないが、
仮想アドレスとページ・テーブル・エントリの間の関係
を次に説明する。
従来型の３１ビツト仮想記憶アドレス９０１は、１を含
む０〜２ギガバイトの範囲のどのバイトもアドレスでき
る容量を有する。各セグメントが１メガバイトで、４に
バイトのページ２５６ページからなる、２０４８個のセ
グメントからなる仮想システムでは、仮想アドレスは１
１ビツトのセグメント番号９０２．８ビツトのページ番
号９０３．１２ビツトの変位９０４に区分できる。２ギ
ガバイトのアドレス空間中の各仮想ページは、ページ・
テーブル・エントリ（ＰＴＥ）によって表される。
む０〜２ギガバイトの範囲のどのバイトもアドレスでき
る容量を有する。各セグメントが１メガバイトで、４に
バイトのページ２５６ページからなる、２０４８個のセ
グメントからなる仮想システムでは、仮想アドレスは１
１ビツトのセグメント番号９０２．８ビツトのページ番
号９０３．１２ビツトの変位９０４に区分できる。２ギ
ガバイトのアドレス空間中の各仮想ページは、ページ・
テーブル・エントリ（ＰＴＥ）によって表される。
２ギガバイト空間用のＰＴＥはすべて、それぞれ同じ長
さををし、それが表す仮想記憶の昇順に、仮想記憶域中
に連続して配置されている。したがって、最初の２５６
個のＰＴＥはセグメント０中のページを表し、全体とし
てセグメントＯ用のページ・テーブルを形成する。第２
の２５６個のＰＴＥはセグメント１ （９０７）用のペ
ージ・テーブルを形成し、以下同様である。すべてのペ
ージ・テーブルは全体でページ・テーブル配列９０６を
形成する。
さををし、それが表す仮想記憶の昇順に、仮想記憶域中
に連続して配置されている。したがって、最初の２５６
個のＰＴＥはセグメント０中のページを表し、全体とし
てセグメントＯ用のページ・テーブルを形成する。第２
の２５６個のＰＴＥはセグメント１ （９０７）用のペ
ージ・テーブルを形成し、以下同様である。すべてのペ
ージ・テーブルは全体でページ・テーブル配列９０６を
形成する。
複数の２ギガバイトのアドレス空間からなるシステム内
で任意の仮想バイトを識別するには、仮想記憶アドレス
が、それが適用される２ギガバイト空間の識別（空間位
置）を伴うことが必要である。これは、２ギガバイト空
間のアドレス空間■Ｄ（ＡＳｆＤ）でも、また２ギガバ
イト空間用のＳトークンでもよい。いずれの場合でも、
空間ロケータ９０８は１１本明細書では総称して「空間
ブロック」９０９と呼ぶ、１つまたは複数の制御ブロッ
クを指す。「空間ブロック」は、空間の２ギガバイト・
アドレス範囲を表すページ・テーブル配列を指すポイン
タ９１０を含む。
で任意の仮想バイトを識別するには、仮想記憶アドレス
が、それが適用される２ギガバイト空間の識別（空間位
置）を伴うことが必要である。これは、２ギガバイト空
間のアドレス空間■Ｄ（ＡＳｆＤ）でも、また２ギガバ
イト空間用のＳトークンでもよい。いずれの場合でも、
空間ロケータ９０８は１１本明細書では総称して「空間
ブロック」９０９と呼ぶ、１つまたは複数の制御ブロッ
クを指す。「空間ブロック」は、空間の２ギガバイト・
アドレス範囲を表すページ・テーブル配列を指すポイン
タ９１０を含む。
空間ロケータと仮想記憶アドレスからなる、システム中
の任意の仮想ページのアドレスが与えられると、このペ
ージを表すＰＴＥを見つけることができる。空間ロケー
タ９０８はページ・テーブル・エントリの始めを指す。
の任意の仮想ページのアドレスが与えられると、このペ
ージを表すＰＴＥを見つけることができる。空間ロケー
タ９０８はページ・テーブル・エントリの始めを指す。
セグメント番号９０２は配列内のページ・テーブルへの
インデックス９１１を形成し、ページ番号９０３はペー
ジ・テーブル内のＰＴＥへのインデックス９１２を形成
する。
インデックス９１１を形成し、ページ番号９０３はペー
ジ・テーブル内のＰＴＥへのインデックス９１２を形成
する。
したがって、仮想ページのアドレスを知ることは、その
ページ・テーブル・エントリのアドレスを知ることと等
価であり、その逆も成り立つ。
ページ・テーブル・エントリのアドレスを知ることと等
価であり、その逆も成り立つ。
Ｆ０発明の効果
本発明を用いれば、柔軟性があり効率の良いデータのマ
ツピングが可能になる。
ツピングが可能になる。
第１図は、本発明で使用されるマツピング、及びデータ
が参照または変更される時のデータの流れを示すデータ
流れ図である。 第２図は、本発明を使用するデータのマツピング、−時
的保管及び永久的保管に関する各ステップを含む流れ図
である。 第３Ａ図と第３Ｂ図は、アドレス空間中のプログラムが
ＤＡＳＤデータ・セットまたは非主記憶データ・セット
中のみに存在するデータを参照する時に関係する、本発
明の論理を示す流れ図である。 第４Ａ図と第４Ｂ図は、アドレス空間中のプログラムが
非主記憶データ・セット中の変更されたデータを保管す
る時に関係する、本発明の論理を示す流れ図である。 第５Ａ図、第５Ｂ図、第５Ｃ図は、好ましい実施例で使
用される制御ブロック構造の概略図である。 第６図は、本発明に関するページ・テーブル・エン）Ｉ
Ｊ（ＰＴＥ）の部分の様式を示す制御ブロック・レイア
ウト図である。 第７図は、ＮＭＤＳからＬＤＳ （線形データ・セット
）へのページ書込みに関する各ステップを示す流れ図で
ある。 第８図は、いくつかの中間空間を介するアドレス空間ウ
ィンドウの最終空間への複数のマツピングを示す論理図
である。 第９図は、ページの仮想アドレスと、そのページのペー
ジ・テーブル・エントリの仮想アドレスの関係を示す構
成図である。 ベージｊ をＬＤ５ベージｊに書き込む
が参照または変更される時のデータの流れを示すデータ
流れ図である。 第２図は、本発明を使用するデータのマツピング、−時
的保管及び永久的保管に関する各ステップを含む流れ図
である。 第３Ａ図と第３Ｂ図は、アドレス空間中のプログラムが
ＤＡＳＤデータ・セットまたは非主記憶データ・セット
中のみに存在するデータを参照する時に関係する、本発
明の論理を示す流れ図である。 第４Ａ図と第４Ｂ図は、アドレス空間中のプログラムが
非主記憶データ・セット中の変更されたデータを保管す
る時に関係する、本発明の論理を示す流れ図である。 第５Ａ図、第５Ｂ図、第５Ｃ図は、好ましい実施例で使
用される制御ブロック構造の概略図である。 第６図は、本発明に関するページ・テーブル・エン）Ｉ
Ｊ（ＰＴＥ）の部分の様式を示す制御ブロック・レイア
ウト図である。 第７図は、ＮＭＤＳからＬＤＳ （線形データ・セット
）へのページ書込みに関する各ステップを示す流れ図で
ある。 第８図は、いくつかの中間空間を介するアドレス空間ウ
ィンドウの最終空間への複数のマツピングを示す論理図
である。 第９図は、ページの仮想アドレスと、そのページのペー
ジ・テーブル・エントリの仮想アドレスの関係を示す構
成図である。 ベージｊ をＬＤ５ベージｊに書き込む
Claims (4)
- （１）ＣＰＵ、主記憶装置、非主記憶機構、ＣＰＵと主
記憶装置に接続されたシステム資源、及びアドレス空間
と主記憶データ空間と非主記憶データ空間から成る空間
を支援するオペレーティング・システムを含む中央処理
装置において、 ａ）アクセスしようとする外部記憶装置上の線形データ
・セットを識別するステップ、 ｂ）線形データ・セットを空間中の第１のアドレス範囲
にマップするステップ、 ｃ）第１のアドレス範囲のサブセットを、要求するユー
ザのアドレス空間中の第２のアドレス範囲にマップする
ステップ、 ｄ）マップされた線形データ・セットの関連部分を、変
更されていなければ外部記憶装置から、変更されていれ
ば空間から、ビューインク及び変更のためにアドレス空
間に転送するように、第２アドレス範囲中のデータにア
クセスするステップ、 ｅ）第２アドレス範囲中の任意の変更済みデータを、空
間中の関連位置に転送するステップ、ｆ）要求側ユーザ
のアドレス空間中の第３のアドレス範囲を空間の第４の
アドレス範囲に再マップし、次いでステップ（ｄ）及び
（ｅ）と同様に第３範囲中の新データにアクセスしてそ
れを転送するステップ、 ｇ）データのマップ、アクセス、転送を続行するステッ
プ、及び ｈ）空間中に蓄積された変更済みデータを、外部記憶装
置中の線形データ・セット上に保管するステップ を含む、要求側ユーザが線形データ・セットをビューし
変更するための方法。 - （２）ＣＰＵ、主記憶装置、非主記憶機構、ＣＰＵと主
記憶装置に接続されたシステム資源、及びそれぞれ一意
的にセグメント・テーブル及びページ・テーブルに関連
づけられた複数の仮想記憶空間を支援するオペレーティ
ング・システムを含む中央処理装置において、 ａ）第１の仮想記憶空間中の第１のアドレス範囲を識別
するステップ、 ｂ）第２の仮想記憶空間中の第２のアドレス範囲を識別
するステップ、及び ｃ）第１アドレス範囲内の仮想アドレスへの参照を第２
アドレス範囲内の仮想アドレスへの参照として解釈すべ
きことを、第１のマップ指示手段によって指示するステ
ップ、 を含む、仮想アドレス範囲をマップするための方法。 - （３）ａ）アドレス空間から記憶手段へデータを書き込
むステップ、 ｂ）アドレス空間中の第１のアドレス範囲を識別するス
テップ、 ｃ）記憶手段中の第２のアドレス範囲を識別するステッ
プ、 ｄ）第１アドレス範囲内の仮想アドレスへの参照を第２
アドレス範囲内の仮想アドレスへの参照として解釈すべ
きことを、第１のマップ指示手段によって指示するステ
ップ、 ｅ）第１アドレス範囲内の仮想アドレスを参照すること
によって、上記の書き込まれたデータの一部分を参照す
るステップ、及び ｆ）追加データの書込み、範囲の識別、データの参照を
続行するステップ を含む、データを一時的に記憶するための方法。 - （４）ＣＰＵ、主記憶装置、補助記憶機構と拡張記憶機
構を含む非主記憶機構、ＣＰＵと主記憶装置に接続され
たシステム資源、及びオペレーティング・システムを含
む中央処理装置において、ａ）仮想アドレス空間、 ｂ）仮想アドレス空間中で実行できるアプリケーション
・プログラム、 ｃ）仮想アドレス空間中のウィンドウ、 ｄ）アプリケーション・プログラムによってアクセスさ
れるデータを含む、補助記憶機構に存在する線形データ
・セット、 ｅ）アプリケーション・プログラムにより線型データ・
セットに対して行なわれた変更を一時的に記憶する記憶
手段、 ｆ）線形データ・セットを記憶手段中の第１のアドレス
範囲にマップするための、第１のマッピング手段。 ｇ）第１アドレス範囲のサブセットをウィンドウにマッ
プするための、第２のマッピング手段、ｈ）ウィンドウ
中の参照された仮想アドレスを記憶手段中の結果仮想ア
ドレスに分解するための第１のアドレス分解手段、及び ｉ）記憶手段中の結果仮想アドレスを、アクセスしよう
とするデータを含むページの非主記憶アドレスに分解す
るための、第２のアドレス分解手段 を含む、データをマップするためのシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/274,062 US5095420A (en) | 1988-11-21 | 1988-11-21 | Method and system for performing virtual address range mapping in a virtual storage data processing system |
| US274062 | 1988-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181843A true JPH02181843A (ja) | 1990-07-16 |
| JPH0524539B2 JPH0524539B2 (ja) | 1993-04-08 |
Family
ID=23046598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300973A Granted JPH02181843A (ja) | 1988-11-21 | 1989-11-21 | データ・マツピング方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5095420A (ja) |
| EP (1) | EP0370178B1 (ja) |
| JP (1) | JPH02181843A (ja) |
| DE (1) | DE68924833T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202652A (ja) * | 1989-02-01 | 1990-08-10 | Hitachi Ltd | 多重仮想記憶管理方式 |
| JP2829115B2 (ja) * | 1990-10-19 | 1998-11-25 | 株式会社日立製作所 | ファイル共用方法 |
| US5386525A (en) * | 1991-10-29 | 1995-01-31 | Pacific Bell | System for providing application programs with direct addressability into a shared dataspace |
| CA2285096C (en) * | 1991-11-12 | 2000-05-09 | Ibm Canada Limited-Ibm Canada Limitee | Logical mapping of data objects using data spaces |
| CA2083634C (en) * | 1991-12-30 | 1999-01-19 | Hung Ping Wong | Method and apparatus for mapping page table trees into virtual address space for address translation |
| EP0549924A1 (en) * | 1992-01-03 | 1993-07-07 | International Business Machines Corporation | Asynchronous co-processor data mover method and means |
| US5826057A (en) * | 1992-01-16 | 1998-10-20 | Kabushiki Kaisha Toshiba | Method for managing virtual address space at improved space utilization efficiency |
| US5274819A (en) * | 1992-03-27 | 1993-12-28 | Central Point Software, Inc. | Management system for memory resident computer programs |
| US5276878A (en) * | 1992-10-07 | 1994-01-04 | International Business Machines Corporation | Method and system for task memory management in a multi-tasking data processing system |
| US5479631A (en) * | 1992-11-19 | 1995-12-26 | International Business Machines Corporation | System for designating real main storage addresses in instructions while dynamic address translation is on |
| US5758157A (en) * | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| US5461721A (en) * | 1993-04-14 | 1995-10-24 | International Business Machines Corporation | System for transferring data between I/O devices and main or expanded storage under dynamic control of independent indirect address words (IDAWs) |
| US5628023A (en) * | 1993-04-19 | 1997-05-06 | International Business Machines Corporation | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view |
| US5377337A (en) * | 1993-06-08 | 1994-12-27 | International Business Machines Corporation | Method and means for enabling virtual addressing control by software users over a hardware page transfer control entity |
| US5566284A (en) * | 1993-12-22 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for mip-map generation using low-pass filtering based on resolution ratio |
| US5572661A (en) * | 1994-10-05 | 1996-11-05 | Hewlett-Packard Company | Methods and system for detecting data loss in a hierarchic data storage system |
| US5634028A (en) * | 1994-12-15 | 1997-05-27 | International Business Machines Corporation | Compact track address translation mapping system and method |
| US5542065A (en) * | 1995-02-10 | 1996-07-30 | Hewlett-Packard Company | Methods for using non-contiguously reserved storage space for data migration in a redundant hierarchic data storage system |
| US6029160A (en) * | 1995-05-24 | 2000-02-22 | International Business Machines Corporation | Method and means for linking a database system with a system for filing data |
| US6453325B1 (en) | 1995-05-24 | 2002-09-17 | International Business Machines Corporation | Method and means for backup and restoration of a database system linked to a system for filing data |
| US5652863A (en) * | 1995-06-07 | 1997-07-29 | International Business Machines Corporation | Graphical method of media partitioning on a hard disk |
| US5732404A (en) * | 1996-03-29 | 1998-03-24 | Unisys Corporation | Flexible expansion of virtual memory addressing |
| US5860144A (en) * | 1996-08-09 | 1999-01-12 | Oracle Corporation | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes |
| US6055617A (en) * | 1997-08-29 | 2000-04-25 | Sequent Computer Systems, Inc. | Virtual address window for accessing physical memory in a computer system |
| US6058463A (en) * | 1998-01-20 | 2000-05-02 | Motorola, Inc. | Paged memory data processing system with overlaid memory control registers |
| US6266739B1 (en) * | 1998-02-12 | 2001-07-24 | International Business Machines Corporation | Method and apparatus for ultra high-speed formatting of a disk drive volume |
| US6516342B1 (en) | 1998-07-17 | 2003-02-04 | International Business Machines Corporation | Method and apparatus for extending memory using a memory server |
| US6167459A (en) * | 1998-10-07 | 2000-12-26 | International Business Machines Corporation | System for reassigning alias addresses to an input/output device |
| JP3016230B1 (ja) * | 1999-04-01 | 2000-03-06 | 株式会社ビーコンインフォメーションテクノロジー | デ―タ管理方法及び装置、記録媒体 |
| JP2001142773A (ja) * | 1999-11-17 | 2001-05-25 | Fujitsu Ltd | 交換システムのデータ管理装置及び記録媒体 |
| US6618798B1 (en) * | 2000-07-11 | 2003-09-09 | International Business Machines Corporation | Method, system, program, and data structures for mapping logical units to a storage space comprises of at least one array of storage units |
| US6574706B2 (en) * | 2001-02-28 | 2003-06-03 | International Business Machines Corporation | Managing unvirtualized data pages in real storage |
| US7254668B1 (en) | 2002-10-28 | 2007-08-07 | Sandisk Corporation | Method and apparatus for grouping pages within a block |
| US7188228B1 (en) * | 2003-10-01 | 2007-03-06 | Sandisk Corporation | Hybrid mapping implementation within a non-volatile memory system |
| US7500082B2 (en) * | 2004-12-01 | 2009-03-03 | Microsoft Corporation | Automating the testing of software or hardware components by dynamically creating virtual storage devices on a simulated system bus in a physical computer system |
| KR100755701B1 (ko) * | 2005-12-27 | 2007-09-05 | 삼성전자주식회사 | 내장형 시스템을 위한 요구 페이징 장치 및 방법 |
| US9201678B2 (en) | 2010-11-29 | 2015-12-01 | International Business Machines Corporation | Placing a virtual machine on a target hypervisor |
| US9053053B2 (en) * | 2010-11-29 | 2015-06-09 | International Business Machines Corporation | Efficiently determining identical pieces of memory used by virtual machines |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149444A (en) * | 1976-06-08 | 1977-12-12 | Fujitsu Ltd | Multiplex virtual space processing data processing system |
| IT1153611B (it) * | 1982-11-04 | 1987-01-14 | Honeywell Inf Systems | Procedimento di mappatura della memoria in sistema di elaborazione dati |
| US4584639A (en) * | 1983-12-23 | 1986-04-22 | Key Logic, Inc. | Computer security system |
| US4985829A (en) * | 1984-07-31 | 1991-01-15 | Texas Instruments Incorporated | Cache hierarchy design for use in a memory management unit |
| US4787031A (en) * | 1985-01-04 | 1988-11-22 | Digital Equipment Corporation | Computer with virtual machine mode and multiple protection rings |
| US4835685A (en) * | 1985-05-06 | 1989-05-30 | Computer X, Inc. | Virtual single machine with message-like hardware interrupts and processor exceptions |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
| US4758946A (en) * | 1986-04-09 | 1988-07-19 | Elxsi | Page mapping system |
| US4774659A (en) * | 1986-04-16 | 1988-09-27 | Astronautics Corporation Of America | Computer system employing virtual memory |
| JPS63231550A (ja) * | 1987-03-19 | 1988-09-27 | Hitachi Ltd | 多重仮想空間制御方式 |
| JPS63315945A (ja) * | 1987-06-19 | 1988-12-23 | Tokico Ltd | 炭素量測定装置 |
| US5127094A (en) * | 1987-11-09 | 1992-06-30 | Hitachi, Ltd. | Virtual storage type computer system |
| US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
-
1988
- 1988-11-21 US US07/274,062 patent/US5095420A/en not_active Expired - Fee Related
-
1989
- 1989-08-23 EP EP89115535A patent/EP0370178B1/en not_active Expired - Lifetime
- 1989-08-23 DE DE68924833T patent/DE68924833T2/de not_active Expired - Fee Related
- 1989-11-21 JP JP1300973A patent/JPH02181843A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0370178A3 (en) | 1991-05-02 |
| JPH0524539B2 (ja) | 1993-04-08 |
| EP0370178A2 (en) | 1990-05-30 |
| EP0370178B1 (en) | 1995-11-15 |
| DE68924833T2 (de) | 1996-06-27 |
| US5095420A (en) | 1992-03-10 |
| DE68924833D1 (de) | 1995-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02181843A (ja) | データ・マツピング方式 | |
| US6125430A (en) | Virtual memory allocation in a virtual address space having an inaccessible gap | |
| US5652873A (en) | System and method for simulating a contiguous addressable data space | |
| US5276840A (en) | Disk caching method for writing data from computer memory including a step of writing a plurality of physically adjacent blocks in a single I/O operation | |
| JP5013654B2 (ja) | フラッシュファイルシステム | |
| US5829053A (en) | Block storage memory management system and method utilizing independent partition managers and device drivers | |
| US7262776B1 (en) | Incremental updating of animated displays using copy-on-write semantics | |
| US5088026A (en) | Method for managing a data cache using virtual external storage addresses as arguments | |
| US20050010592A1 (en) | Method and system for taking a data snapshot | |
| US5996047A (en) | Method and apparatus for caching file control information corresponding to a second file block in a first file block | |
| JPH0519177B2 (ja) | ||
| US8015376B2 (en) | Methods and systems for management of copies of a mapped storage volume | |
| CN106201331A (zh) | 用于写入数据的方法及设备与储存媒体 | |
| US5159677A (en) | Method and system for storing data in and retrieving data from a non-main storage virtual data space | |
| US5873120A (en) | Variable split virtual address space allocation with multi-system compatibility | |
| JPH0715706B2 (ja) | メモリ制御装置 | |
| Silvers | {UBC}: An Efficient Unified {I/O} and Memory Caching Subsystem for {NetBSD} | |
| US9535796B2 (en) | Method, apparatus and computer for data operation | |
| JPH03240134A (ja) | オブジエクト指向メモリ保護メカニズムを採用するデータ処理システムで実行環境間の同期通信を実行する方法 | |
| JP3006204B2 (ja) | 情報処理装置 | |
| JPS6341102B2 (ja) | ||
| JPS6220044A (ja) | チエンジレコ−デイング制御方式 | |
| JP2018163580A (ja) | 情報処理装置 | |
| Feng et al. | Research and implementation of a snapshot facility suitable for soft-failure recovery | |
| JPH0736781A (ja) | キャッシュ管理方法 |