JPH02179681A - Controller for dot matrix display medium - Google Patents

Controller for dot matrix display medium

Info

Publication number
JPH02179681A
JPH02179681A JP33418488A JP33418488A JPH02179681A JP H02179681 A JPH02179681 A JP H02179681A JP 33418488 A JP33418488 A JP 33418488A JP 33418488 A JP33418488 A JP 33418488A JP H02179681 A JPH02179681 A JP H02179681A
Authority
JP
Japan
Prior art keywords
signal
ram
display
display medium
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33418488A
Other languages
Japanese (ja)
Inventor
Minoru Iizuka
実 飯塚
Hidehiko Togo
東郷 秀彦
Yasushi Miki
康史 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP33418488A priority Critical patent/JPH02179681A/en
Publication of JPH02179681A publication Critical patent/JPH02179681A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To immediately display a moving picture of TV broadcast or the like by writing information corresponding to one frame of a display medium in a RAM in a write cycle and immediately reading out information in the order adapted to the characteristic of the display medium in the next read cycle to drive display elements of the display medium. CONSTITUTION:With respect to an electrostatic display device 13, many display units each of which is provided with two fixed electrodes and a mobile electrode attracted by the electrostatic force of one of these fixed electrodes are arranged in a matrix to constitute one panel. A RAM 9 is provided with the storage capacity larger than the number of constituted display units of the device 13 and has the same number of rows and columns as the matrix of the device 13. A picture signal of one frame is written in two periods of a vertical synchronizing signal in the order according with horizontal-direction interlaced scanning in the same manner as TV scanning at the time of write and is successively read out with a column as the unit in the read cycle. Thus, a moving picture is immediately displayed.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はドツトマトリックス型表示媒体の制御装置に関
し、詳述すると、屋外又は講堂等に設置される大形ドツ
トマトリックス型表示媒体の表示内容を制御する装置に
関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a control device for a dot matrix type display medium, and more specifically, it is used to control the display contents of a large dot matrix type display medium installed outdoors or in an auditorium. It relates to a device to be controlled.

〈従来の技術〉 従来の大形ドツトマトリックス型表示媒体のひとつとし
て、例えば特開昭60−172093号公報または特開
昭60−172094号公報に記載された静電式表示装
置が知られている。また、電光表示パネル、LED表示
パネル等が知られている。
<Prior Art> As one of the conventional large dot matrix type display media, for example, the electrostatic display device described in Japanese Patent Application Laid-Open No. 60-172093 or Japanese Patent Application Laid-Open No. 60-172094 is known. . Additionally, electric display panels, LED display panels, and the like are known.

これら従来の表示媒体の表示内容制御は、表示データを
予め磁気ディスク等の外部又は内部記憶装置に記憶させ
ておき、CPUを介してデータの形式、スピードを変換
していたため、ビデオ信号の即時表示は不可能であった
In order to control the display content of these conventional display media, the display data was stored in advance in an external or internal storage device such as a magnetic disk, and the format and speed of the data were converted via the CPU, so the video signal could be displayed immediately. was impossible.

〈発明が解決しようとする課題〉 CRT用ビデオソフトは、各種テレビ放送、ビデオカメ
ラにより撮影されたもののほか、パソコン用の各種ビデ
オソフトがある。この発明は、これらいかなるビデオソ
フトにも適用することができ、しかも即時表示のできる
ドツトマトリックス型表示媒体の制御装置を提供するこ
とを解決課題とする。
<Problems to be Solved by the Invention> Video software for CRT includes various types of video software for PCs, in addition to those shot by various television broadcasts and video cameras. An object of the present invention is to provide a control device for a dot matrix type display medium which can be applied to any of these video software and which can display images immediately.

〈課題を解決するための手段〉 本発明のドツトマトリックス型表示媒体の制御装置は、
水平走査方式の画像信号及びその同期信号を導入する入
力端子と、当該表示媒体により表示すべき一画面のデー
タを記憶するRAMと、上記画像信号を上記RAMに書
き込みおよび読み出しを行うRAM制御手段と、上記R
AMの書き込みと読み出しを交互に制御するリードライ
トセレクタ部と、上記RAMから読み出されたデータを
当該表示媒体へ出力するデータ出力手段を有することに
より特徴づけられる。
<Means for Solving the Problems> A control device for a dot matrix type display medium of the present invention has the following features:
An input terminal for introducing a horizontal scanning image signal and its synchronization signal, a RAM for storing one screen of data to be displayed by the display medium, and a RAM control means for writing and reading the image signal into and from the RAM. , above R
It is characterized by having a read/write selector section that alternately controls writing and reading of the RAM, and data output means that outputs data read from the RAM to the display medium.

〈作用〉 ビデオカメラの出力信号又はテレビ放送のCRT信号は
、いずれも、水平走査の飛び越し走査における一画面情
報がそのままメモリに書き込まれる。つづいて表示媒体
の走査方式に従ってRAMの記憶内容が読み出されて当
該表示媒体に表示される。この交互の制御をリード・ラ
イト・セレクタ部が実行している。この読み出しと書き
込みの繰り返しにより入力されたビデオ情報の即時連続
表示が行われる。
<Function> For both the output signal of a video camera or the CRT signal of television broadcasting, one-screen information in interlaced horizontal scanning is written into the memory as is. Subsequently, the contents stored in the RAM are read out according to the scanning method of the display medium and displayed on the display medium. This alternating control is executed by the read/write selector section. By repeating this reading and writing, the input video information is immediately and continuously displayed.

〈実施例〉 第1図に本発明実施例のブロック図を示す。<Example> FIG. 1 shows a block diagram of an embodiment of the present invention.

第1の入力端子1は、ビデオカメラ、テレビ受像機のコ
ンボジフト信号(複合映像信号)出力端子に接続される
。コンポジット信号は、ビデオ信号、水平同期信号、お
よび垂直同期信号を含んでいる。
The first input terminal 1 is connected to a composite signal (composite video signal) output terminal of a video camera or a television receiver. The composite signal includes a video signal, a horizontal sync signal, and a vertical sync signal.

第2の入力端子2は、パソコンに接続される端子であっ
て、パソコンの表示出力信号(RG B信号)、同期信
号およびクロック信号が導入される。
The second input terminal 2 is a terminal connected to a personal computer, into which display output signals (RGB signals), synchronization signals, and clock signals of the personal computer are introduced.

同期分離部3はコンポジット信号から水平同期信号と垂
直同期信号を分離し、A/D変換部4は、残った映像信
号をデジタル映像信号に変換する。
The synchronization separator 3 separates the horizontal synchronization signal and the vertical synchronization signal from the composite signal, and the A/D converter 4 converts the remaining video signal into a digital video signal.

内部クロック信号発生器5は、後述するRAM9への書
き込みを制御するための入力用クロック信号発生器5a
と、RAM9からの読み出しを制御するための出力用ク
ロック信号発生器5bより構成されている。モードセレ
クタ部6は、制御信号に従い、第1の入力端子から入力
されたコンポジット信号の同期信号又は第2の入力端子
から入力された同期信号のいずれかを選択し、リード/
ライトセレクタ部7は垂直同期信号の2周期ごとにリー
ドサイクルとライトサイクルをつくる。また、モードセ
レクタ部6はこのリード/ライト信号、水平同期信号、
およびクロック信号によりアドレスカウンタ制御信号を
つくる。アドレスコントロール部8は、リード/ライト
信号とアドレスカウンタ制御信号に従いRAM9のアド
レス信号をつくり、一方、ライトサイクルにおいては、
モードセレクタ部6の状態と連動してデータセレクタ部
10が第1又は第2の入力端子から入力された映像信号
のいずれかを選択して、アドレスコントロール部8によ
り指定されたアドレスへ映像信号を書き込み、次に続く
リードサイクルにおいては、その書き込まれた映像信号
を出力用クロック発生器5bのクロック信号に従い所定
の走査方式で読み出す。この読み出しのアドレス制御は
、行又は列ごとに並列に行われ(パラレル方式)、デー
タ変換部1)にて直列に変換され(シリアル方式)、デ
ータ送信部12にて光信号に変換され、遠隔場所に設置
された表示媒体、例えば静電式表示装置へ伝送される。
The internal clock signal generator 5 is an input clock signal generator 5a for controlling writing to the RAM 9, which will be described later.
and an output clock signal generator 5b for controlling reading from the RAM 9. The mode selector unit 6 selects either the synchronization signal of the composite signal input from the first input terminal or the synchronization signal input from the second input terminal according to the control signal, and selects the synchronization signal of the composite signal input from the first input terminal, and
The write selector section 7 creates a read cycle and a write cycle every two cycles of the vertical synchronization signal. The mode selector section 6 also receives this read/write signal, horizontal synchronization signal,
and a clock signal to generate an address counter control signal. The address control section 8 generates an address signal for the RAM 9 according to the read/write signal and the address counter control signal, while in the write cycle,
In conjunction with the state of the mode selector section 6, the data selector section 10 selects either the video signal input from the first or second input terminal, and sends the video signal to the address specified by the address control section 8. In the write and subsequent read cycles, the written video signal is read out in a predetermined scanning method according to the clock signal of the output clock generator 5b. This readout address control is performed in parallel for each row or column (parallel method), converted into serial data by the data converter 1) (serial method), converted into an optical signal by the data transmitter 12, and then It is transmitted to a display medium installed at the location, for example a capacitive display device.

第2図に、この実施例の主要信号のタイムチャートを示
す。(a)図は、テレビジョン放送、ビデオカメラ又は
パソコンでつくられた垂直同期信号の中からモードセレ
クタ部6により選択された垂直同期信号、(b)図はり
一ド/ライトセレクタ部7によりつくられるリード/ラ
イト信号、(C1)図および(C2)図は、ライトサイ
クル、および、リードサイクルにおけるクロック信号を
同一拡大倍率で拡大表示したものである。ライトサイク
ルにおいてはパソコン等の外部機器または、入力用クロ
ック発生器5aで発生する信号であり、リードサイクル
におけるものは出力用クロック発生器5bにより発生し
た信号である。この実施例においては出力用クロックの
周期t2は入力用クロックの周期t1の2倍になってい
る。このクロック信号に基づいてアドレス制御が行われ
る。
FIG. 2 shows a time chart of the main signals of this embodiment. (a) The figure shows a vertical synchronization signal selected by the mode selector section 6 from among the vertical synchronization signals created by a television broadcast, a video camera, or a personal computer. (b) The figure shows a vertical synchronization signal selected by the mode selector section 6. The read/write signals shown in Figures (C1) and (C2) are enlarged displays of the clock signals in the write cycle and the read cycle at the same magnification. In the write cycle, the signal is generated by an external device such as a personal computer or the input clock generator 5a, and in the read cycle, it is a signal generated by the output clock generator 5b. In this embodiment, the period t2 of the output clock is twice the period t1 of the input clock. Address control is performed based on this clock signal.

表示媒体となる静電式表示装置13は、2個の固定電極
と、その固定電極のいずれかへ静電力により吸引される
可動電極を備えた表示ユニットが、マトリックス形に多
数個配列されて一枚の表示パネルを構成しているもので
あって、静止画像表示のほか、流し表示、動画表示等の
幅広い表示を行うことかできる。この発明においては、
テレビ放送、テレビカメラ、パソコン等の画像をリアル
タイムで表示する。このような表示媒体においては、流
し表示を容易に行わせるため、マトリックス形式の列(
縦方向)ごとに走査する方式の方が都合がよし・。
The electrostatic display device 13, which serves as a display medium, has a large number of display units arranged in a matrix, each of which has two fixed electrodes and a movable electrode that is attracted to one of the fixed electrodes by electrostatic force. It consists of two display panels, and can perform a wide range of displays such as still image display, continuous display, and moving image display. In this invention,
Displays images from TV broadcasts, TV cameras, computers, etc. in real time. In such display media, matrix format columns (
It is more convenient to use a method that scans each image (vertical direction).

一方、テレビジョン又はビデオカメラの走査は、周知の
通り、水平方向の一行おき飛び越し走査が慣用されてい
る。
On the other hand, as is well known, scanning of a television or a video camera is commonly performed by interlacing every other line in the horizontal direction.

従って、この実施例においては、RAM9が表示媒体1
3の表示ユニットの構成数以上の記憶容量を備え、表示
媒体13のマトリックス形式と同じ行数と列数を有し、
ライトサイクルにおいてはテレビジョンの走査方式と同
じように水平方向の飛び越し走査に従う順序で、垂直同
期信号の2周期間で1コマの画像信号が書き込まれ、リ
ードサイクルにおいては、列ごとに順次読み出される。
Therefore, in this embodiment, the RAM 9 is the display medium 1.
3, and has the same number of rows and columns as the matrix format of the display medium 13,
In the write cycle, one frame of image signal is written in two cycles of the vertical synchronization signal in an order that follows horizontal interlaced scanning, similar to the scanning method of television, and in the read cycle, it is sequentially read out column by column. .

第3図にライトサイクルの書き込み順序を破線で示し、
リードサイクルの読み出し順序を実線で示す。なお、リ
ードサイクルの時間は垂直同期信号の2周期に躍定され
るものではなく、3周期又は4周期に設定することもで
きる。
Figure 3 shows the write order of write cycles with broken lines.
The read order of the read cycle is shown by a solid line. Note that the read cycle time is not limited to two periods of the vertical synchronization signal, but can also be set to three or four periods.

第4図に本発明の他の実施例を示す。この装置は入力側
にパソコンのみを接続し、そのパソコンのCRT出力を
表示媒体へ即時に表示するためのものである。第1図の
実施例と同一部分には同一参照番号を付してその説明を
省略する。
FIG. 4 shows another embodiment of the invention. This device connects only a personal computer to the input side and is intended to immediately display the CRT output of the personal computer on a display medium. Components that are the same as those in the embodiment shown in FIG. 1 are given the same reference numerals, and their explanations will be omitted.

第5図に本発明のさらに他の実施例を示す。この装置は
入力側にビデオカメラのみを接続し、そのビデオカメラ
のCRT出力を表示媒体へ即時に表示するためのもので
ある。第1図の実施例と同一部分には同一の参照番号を
付してその説明を省略する。
FIG. 5 shows still another embodiment of the present invention. This device connects only a video camera to the input side and immediately displays the CRT output of the video camera on a display medium. Components that are the same as those in the embodiment shown in FIG. 1 are given the same reference numerals, and their explanations will be omitted.

〈発明の効果〉 本発明によれば、ライトサイクルにおいてはアナログ映
像信号であってもデジタル変換して、表示媒体の1コマ
に相当する情報をRAMに書き込み、次のリードサイク
ルにおいて表示媒体の特性に適した順序で読み出しなが
ら直ちに表示媒体の表示エレメントを駆動することがで
きるので、ビデオカメラ、テレビ放送、パソコンのCR
Tなどの動く画像を即時表示することが可能となった。
<Effects of the Invention> According to the present invention, in a write cycle, even an analog video signal is converted into digital data, information corresponding to one frame of the display medium is written to the RAM, and the characteristics of the display medium are converted in the next read cycle. Since the display elements of the display medium can be driven immediately while being read in an order suitable for the
It became possible to instantly display moving images such as T.

また、RAMの読み出しを制御することによりいかなる
種類の表示媒体にも容易に対応することができる。
Furthermore, by controlling readout from the RAM, it is possible to easily support any type of display medium.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例を示すブロック図、第2図および
第3図は、第1図実施例の作用説明図である。 第4図は本発明の他の実施例を示すブロック図、第5図
は本発明のさらに他の実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are explanatory views of the operation of the embodiment of FIG. FIG. 4 is a block diagram showing another embodiment of the invention, and FIG. 5 is a block diagram showing still another embodiment of the invention.

Claims (2)

【特許請求の範囲】[Claims] (1)水平走査方式の画像信号及びその同期信号を導入
する入力端子と、当該表示媒体により表示すべき一画面
のデータを記憶するRAMと、上記画像信号を上記RA
Mに書き込みおよび読み出しを行うRAM制御手段と、
上記RAMの書き込みと読み出しを交互に制御するリー
ドライトセレクタ部と、上記RAMから読み出されたデ
ータを当該表示媒体へ出力するデータ出力手段を有する
、ドットマトリックス型表示媒体の制御装置。
(1) An input terminal for introducing a horizontal scanning image signal and its synchronization signal, a RAM for storing one screen of data to be displayed on the display medium, and an input terminal for inputting the image signal into the RA.
RAM control means for writing to and reading from M;
A control device for a dot matrix type display medium, comprising a read/write selector section that alternately controls writing and reading of the RAM, and a data output means that outputs data read from the RAM to the display medium.
(2)ビデオカメラ等のコンポジット信号を導入するた
めの第1の入力端子と、パソコンの表示出力信号および
同期信号を導入するための第2の入力端子と、上記第1
の入力端子から導入された映像信号をデジタル信号に変
換するA/D変換部と、当該表示媒体により表示すべき
一画面のデータを記憶するRAMと、上記コンポジット
信号から分離された同期信号と上記第2の端子から導入
されたパソコンの同期信号のいずれかを選択するモード
セレクタ部と、そのモードセレクタ部と連動して上記コ
ンポジット信号から分離された映像信号と上記パソコン
の表示出力信号のいずれかを選択するデータセレクタ部
と、このデータセレクタ部の出力データを上記モードセ
レクタ部と同期して上記RAMに書き込みおよび読み出
しを行うRAM制御手段と、上記RAMから読み出され
たデータを当該表示媒体へ出力するデータ出力手段を有
する、ドットマトリックス型表示媒体の制御装置。
(2) a first input terminal for introducing a composite signal from a video camera, etc.; a second input terminal for introducing a display output signal and a synchronization signal from a personal computer;
an A/D converter that converts a video signal introduced from the input terminal of the device into a digital signal; a RAM that stores one screen of data to be displayed on the display medium; a synchronization signal separated from the composite signal; a mode selector section that selects either the synchronization signal of the computer introduced from the second terminal; and a video signal separated from the composite signal or the display output signal of the computer in conjunction with the mode selector section; a data selector section for selecting a data selector section; a RAM control means for writing and reading output data of the data selector section into and from the RAM in synchronization with the mode selector section; A control device for a dot matrix type display medium, which has a data output means for outputting data.
JP33418488A 1988-12-29 1988-12-29 Controller for dot matrix display medium Pending JPH02179681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33418488A JPH02179681A (en) 1988-12-29 1988-12-29 Controller for dot matrix display medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33418488A JPH02179681A (en) 1988-12-29 1988-12-29 Controller for dot matrix display medium

Publications (1)

Publication Number Publication Date
JPH02179681A true JPH02179681A (en) 1990-07-12

Family

ID=18274479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33418488A Pending JPH02179681A (en) 1988-12-29 1988-12-29 Controller for dot matrix display medium

Country Status (1)

Country Link
JP (1) JPH02179681A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274283A (en) * 1991-02-28 1992-09-30 Mitsubishi Electric Corp Display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250394A (en) * 1984-05-28 1985-12-11 関西日本電気株式会社 El display driver
JPS6153908A (en) * 1984-08-24 1986-03-18 Giken Kogyo Kk Concrete block

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250394A (en) * 1984-05-28 1985-12-11 関西日本電気株式会社 El display driver
JPS6153908A (en) * 1984-08-24 1986-03-18 Giken Kogyo Kk Concrete block

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274283A (en) * 1991-02-28 1992-09-30 Mitsubishi Electric Corp Display

Similar Documents

Publication Publication Date Title
JP2673386B2 (en) Video display
US5534940A (en) Apparatus and method for driving a liquid crystal display utilizing various television system formats
JPH087567B2 (en) Image display device
US6141055A (en) Method and apparatus for reducing video data memory in converting VGA signals to TV signals
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JP2000206492A (en) Liquid crystal display
US6271821B1 (en) Interface for liquid crystal display
JPH10276411A (en) Interlaced and progressive scan conversion circuit
JPH02179681A (en) Controller for dot matrix display medium
JPH09101764A (en) Driving method for matrix type video display device
CN1105452C (en) Character display apparatus
KR100250679B1 (en) Interlace scaning converting apparatus for projector
JPH08108981A (en) Information display system in elevator system
JPS61289389A (en) Driving system for liquid crystal panel
JPH08328519A (en) Image output device for multidisplay
JP2565190B2 (en) Liquid crystal display
JPS63242093A (en) Three-dimensional television system
JPS63257785A (en) Scan frequency conversion system
JPS6327504Y2 (en)
JPS61105190A (en) Character multiplex broadcasting video monitor system
JPH06292153A (en) Video signal conversion method
JPH0833716B2 (en) Video signal converter
JP3383158B2 (en) Scan converter
JPH0294879A (en) Multi-screen display device
JPH1023330A (en) Picture processor