JPH02177432A - Dry etching - Google Patents

Dry etching

Info

Publication number
JPH02177432A
JPH02177432A JP32938988A JP32938988A JPH02177432A JP H02177432 A JPH02177432 A JP H02177432A JP 32938988 A JP32938988 A JP 32938988A JP 32938988 A JP32938988 A JP 32938988A JP H02177432 A JPH02177432 A JP H02177432A
Authority
JP
Japan
Prior art keywords
etching
polycrystalline silicon
gas
silicon film
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32938988A
Other languages
Japanese (ja)
Inventor
Katsuhiko Iizuka
飯塚 勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32938988A priority Critical patent/JPH02177432A/en
Publication of JPH02177432A publication Critical patent/JPH02177432A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To improve the etching rate of a polycrystalline silicon film and the etching selection ratio of the polycrystalline silicon film to a foundation oxide film and, further, avoid an undercut by a method wherein the polycrystalline silicon film is selectively etched with etching gas composed of bromine system reactive gas and oxygen or the like added to it while a substrate temperature is controlled. CONSTITUTION:A resist film 14 having a required pattern is formed on a polycrystalline silicon film 13 built up on a substrate 11. Then the polycrystalline silicon film 13 is selectively etched with etching gas composed of bromine system reactive gas such as bromine and hydrogen bromine which does not contain carbon and oxygen or gas containing oxygen which does not contain carbon and is added to the bromine system gas while the temperature of the substrate 11 is controlled. For instance, while the temperature of a sample 7 is controlled within a range of 50-150 deg.C, the etching gas composed of Br2 and O2 added to it is introduced into a reaction chamber 1 through a gas introducing tube 2 and discharged through a gas exhaust tube 3 and a pressure in the reaction chamber 1 is maintained at 0.1Torr and a radio frequency voltage is applied to the sample 7 by a radio frequency source 6 to subject the sample 7 to dry etching.

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路に於けるゲート電極など微細パターンの
形成に用いて好適なドライ・エッチング方法に関し、 多結晶シリコンのエツチング速度並びに下地の酸化膜に
対するエツチング選択比を向上させ、しかも、アンダカ
ソトが発生しないようにすることを目的とし、 基板に積層された多結晶シリコン膜上に所要パターンの
レジスト膜を形成する工程と、次いで、該基板の温度を
制御しつつ臭素或いは臭化水素などで炭素を含まない臭
素系反応ガスに酸素或いは酸素を含むガスで炭素を含ま
ないガスを混合したエッチング・ガスを用いて前記多結
晶シリコン膜の選択的エツチングを行う工程とが含まれ
てなるよう構成する。
[Detailed Description of the Invention] [Summary] Regarding a dry etching method suitable for forming fine patterns such as gate electrodes in semiconductor integrated circuits, the etching rate of polycrystalline silicon and the etching selectivity with respect to the underlying oxide film were investigated. In order to improve the quality of the film and to prevent the occurrence of undercurrent, the process involves forming a resist film with a desired pattern on the polycrystalline silicon film laminated on the substrate, and then applying bromine while controlling the temperature of the substrate. Alternatively, the step of selectively etching the polycrystalline silicon film using an etching gas that is a mixture of a bromine-based reaction gas that does not contain carbon such as hydrogen bromide, and oxygen or a gas that contains oxygen and does not contain carbon. Configure it so that it is included.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体集積回路に於けるゲート電極など微細
パターンの形成に用いて好適なドライ・エッチング方法
に関する。
The present invention relates to a dry etching method suitable for forming fine patterns such as gate electrodes in semiconductor integrated circuits.

現在、半導体ウェハは大口径のものが使用される傾向に
あり、それに伴い、エツチングを行う場合には枚葉処理
が主流になりつつある。
Currently, semiconductor wafers tend to have larger diameters, and accordingly, single-wafer processing is becoming mainstream when performing etching.

この場合の利点としては、均一性が向上すること、エツ
チング装置が小型化され、且つ、保守が容易になること
等が挙げられる。
Advantages in this case include improved uniformity, smaller etching equipment, and easier maintenance.

然しなから、このようにすると、当然、処理能力が低下
するので、これを補償する為、高いエツチング・レート
が得られるエツチング技術の開発が望まれている。
However, if this is done, the processing capacity will naturally decrease, so in order to compensate for this, it is desired to develop an etching technique that can obtain a high etching rate.

また、半導体素子の多機能化、高速化、高集積化を実現
する為には微細パターンの形成が不可欠であり、より微
細なパターンを実現する為、高い選択性を有し、且つ、
アンダカッ1−(undercut)がなく高精度で寸
法制御が可能なエツチング技術が必要とされている。
In addition, the formation of fine patterns is essential in order to realize multifunctionality, high speed, and high integration of semiconductor devices, and in order to realize finer patterns, it is necessary to have high selectivity and
There is a need for an etching technique that is free from undercuts and allows high precision and dimensional control.

〔従来の技、術〕[Traditional techniques, techniques]

一般に、エツチング速度が速く、且つ、異方性(垂直)
形状が得られるエツチング方法として次のような技術が
知られている。尚、ここでは、−例として絶縁ゲート型
電界効果半導体装置に於ける多結晶シリコン・ゲート電
極を形成する場合を対象として考える。
Generally, etching speed is fast and anisotropic (vertical)
The following techniques are known as etching methods for obtaining shapes. Here, as an example, the case of forming a polycrystalline silicon gate electrode in an insulated gate field effect semiconductor device will be considered.

+1)  プラズマ中のイオンを半導体ウェハに垂直に
入射させ、イオン衝撃を利用して異方性を得るスパッタ
・エツチング法。
+1) A sputter etching method in which ions in plasma are perpendicularly incident on a semiconductor wafer, and ion bombardment is used to obtain anisotropy.

(2)  エツチング対象物の側壁を保護できる性質を
利用する為にカーボンを含むガスを用いたエツチング法
(2) An etching method that uses gas containing carbon to take advantage of its ability to protect the side walls of the object to be etched.

(3)半導体ウェハの温度を制御しつつ行うエツチング
法。
(3) Etching method performed while controlling the temperature of the semiconductor wafer.

また、高い選択比が得られるエツチング方法としては、
次のような技術が知られている。
In addition, as an etching method that can obtain a high selectivity,
The following techniques are known.

(4)  エツチング対象物に対して選択性を有する化
学薬品を用いたウェット・エツチング法。
(4) Wet etching method using chemicals that are selective to the object to be etched.

(5)  プラズマ中のイオンの衝撃を抑え、中性活性
種であるラジカルを利用して行うケミカル・ドライ・エ
ッチング法。
(5) A chemical dry etching method that suppresses the impact of ions in plasma and uses radicals, which are neutral active species.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前掲の(11乃至(5)に説明されたエツチング法につ
いて検討する。
The etching methods explained in (11 to (5) above) will be discussed.

(a)  (11のエツチング法についてイオンに方向
性をもたせ、その衝撃を利用して例えば多結晶シリコン
に対する高いエツチング速度と異方性形状を得ることが
可能であるものの、下地である二酸化シリコンなどの酸
化膜或いはマスク材との選択比が小さい旨の欠点がある
(a) (For the etching method 11, it is possible to give directionality to the ions and use the impact to obtain a high etching rate and anisotropic shape for polycrystalline silicon, for example, but it is possible to obtain a high etching rate and an anisotropic shape for polycrystalline silicon, for example. The disadvantage is that the selectivity with respect to the oxide film or mask material is small.

(b)  (2)のエツチング法についてカーボンを含
むガスは下地である酸化膜のエツチング速度を上昇させ
る働きがあって高い選択性は期待できず、そして、これ
からのパターン微細化に伴ってパターン幅が狭くなるこ
とから、側壁保護膜を生成させるにも膜厚の限界がある
。また、カーボンは堆積し易いので、塵を発生させる旨
の欠点がある。
(b) Regarding the etching method in (2), gas containing carbon has the effect of increasing the etching rate of the underlying oxide film, so high selectivity cannot be expected. Since the area becomes narrow, there is a limit to the thickness of the sidewall protective film. Further, since carbon is easily deposited, it has the disadvantage of generating dust.

(C)  (3)のエツチング法についてエッチング・
ガスとしてSF、を用い多結晶シリコンのエツチングを
行った場合、半導体ウェハの温度を例えば−130(’
C)程度とすることに依って垂直形状が得られ、また、
低温にするほど下地の酸化膜との選択比は向上する。
(C) Regarding the etching method in (3), etching
When polycrystalline silicon is etched using SF as the gas, the temperature of the semiconductor wafer is set to -130 ('), for example.
A vertical shape can be obtained by setting the degree C), and
The lower the temperature, the higher the selectivity with respect to the underlying oxide film.

また、エッチング・ガスとしてC12を用いた場合では
、半導体ウェハの温度を−20乃至O(’C)程度で垂
直形状が得られる。
Further, when C12 is used as the etching gas, a vertical shape can be obtained at a temperature of the semiconductor wafer of about -20 to 0 ('C).

然しなから、−20(’C)以下の低温、特に、130
(”C)でのエツチングは実用面からすると困難であり
、エツチング装置の改造成いは開発も容易ではな(、ま
た、低温になるにつれ、多結晶シリコンのエツチング速
度は低下する旨の欠点もある。
However, at low temperatures below -20 ('C), especially at 130
Etching at ("C) is difficult from a practical standpoint, and it is not easy to modify or develop etching equipment (also, there is a drawback that the etching speed of polycrystalline silicon decreases as the temperature decreases. be.

(dl  (41のエツチング法について化学反応を利
用していることから、エツチングは等方向に進行し、ア
ンダカットが発生してしまう、今後、パターンの微細化
が進行するので、アンダカット量が大きいと微細加工が
不可能になる。
(dl (Since the etching method in 41 uses a chemical reaction, etching progresses in the same direction, resulting in undercuts. In the future, as patterns become finer, the amount of undercuts will become larger. and microfabrication becomes impossible.

tel  (51のエツチング法についてこの方法では
、イオンの影響を抑え、中性活性種であるラジカルを利
用することに依って高い選択比が得られるが、多結晶シ
リコンのエツチング速度は遅く、また、アンダカットが
発生し、寸法精度も良くないなどの欠点がある。
tel (Regarding the etching method in No. 51) This method can obtain a high selectivity by suppressing the influence of ions and utilizing radicals, which are neutral active species, but the etching rate of polycrystalline silicon is slow, and There are drawbacks such as undercutting and poor dimensional accuracy.

本発明は、多結晶シリコンのエツチング速度並びに下地
の酸化膜に対するエツチング選択比を向上させ、しかも
、アンダカットが発生しないようにする。
The present invention improves the etching rate of polycrystalline silicon and the etching selectivity with respect to the underlying oxide film, while also preventing the occurrence of undercuts.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に依るドライ・エッチング方法に於いては、基板
(例えばシリコン半導体基板11)に積層された多結晶
シリコン膜(例えば多結晶シリコン膜13)上に所要パ
ターンのレジスト膜(例えばフォト・レジスト膜14)
を形成する工程と、次いで、多結晶シリコン膜に於ける
エツチング・パターンの側壁形状を整える為に該基板の
温度を制御しつつ臭素或いは臭化水素などで炭素を含ま
ない臭素系反応ガスに酸素或いは酸素を含むガスで炭素
を含まないガスを混合したエッチング・ガスを用いて前
記多結晶シリコン膜の選択的エツチングを行う工程とが
含まれている。
In the dry etching method according to the present invention, a resist film (for example, a photoresist film) having a desired pattern is formed on a polycrystalline silicon film (for example, a polycrystalline silicon film 13) laminated on a substrate (for example, a silicon semiconductor substrate 11). 14)
Next, in order to adjust the sidewall shape of the etching pattern in the polycrystalline silicon film, oxygen is added to a carbon-free bromine-based reactive gas such as bromine or hydrogen bromide while controlling the temperature of the substrate. Alternatively, the method includes a step of selectively etching the polycrystalline silicon film using an etching gas containing a mixture of oxygen-containing gas and carbon-free gas.

〔作用〕[Effect]

前記手段を採ることに依り、多結晶シリコン膜のエツチ
ング・パターンに於ける側壁形状は基板の温度を制御す
ることで容易に垂直形状にすることができ、しかも、そ
の際の基板温度は従来技術に依る場合よりも高く、例え
ば、50(’C)乃至150(’C)にすることができ
、また、エッチング・ガスに酸素を添加することで、下
地である酸化膜のエツチングが抑止され、多結晶シリコ
ン膜との選択比が向上し、アンダカットがな(且つ寸法
精度が高い良好なエツチングを行うことができる。従っ
て、多結晶シリコン膜のエツチング速度及び下地酸化膜
との選択比、形状及び寸法精度間などに発生するトレー
ド・オフの問題は全て解消され、また、エツチング装置
を−130(”C)〜20(’C)などの低温で使用で
きるものに改造したり、新たに開発するなどの必要はな
くなる。
By adopting the above method, the sidewall shape of the etched pattern of the polycrystalline silicon film can be easily made into a vertical shape by controlling the temperature of the substrate. For example, by adding oxygen to the etching gas, etching of the underlying oxide film is suppressed. The etching selectivity with respect to the polycrystalline silicon film is improved, and good etching can be performed with no undercut (and high dimensional accuracy).Therefore, the etching rate of the polycrystalline silicon film, the selectivity with respect to the base oxide film, and the shape are improved. All the trade-off problems that occur between dimensional accuracy and dimensional accuracy have been resolved, and the etching equipment has been modified to one that can be used at low temperatures such as -130 ('C) to 20 ('C), and new etching equipment has been developed. There will be no need to do so.

〔実施例〕〔Example〕

第1図は本発明を実施するのに使用した平行平板型反応
性イオン・エツチング(reactive  ion 
 etching:RIE)装置の要部説明図を表して
いる。
FIG. 1 shows the parallel plate reactive ion etching system used to practice the present invention.
FIG. 2 shows an explanatory diagram of the main parts of the RIE (etching: RIE) device.

図に於いて、■は反応室、2はガス導入管、3はガス排
気管、4は上部電極、5は下部電極、6は高周波電源、
7は試料をそれぞれ示している。
In the figure, ■ is a reaction chamber, 2 is a gas introduction pipe, 3 is a gas exhaust pipe, 4 is an upper electrode, 5 is a lower electrode, 6 is a high frequency power supply,
7 indicates each sample.

このRIE装置では、ガス導入管2からエッチング・ガ
スを反応室lに導入し、ガス排気管3から排出するよう
になっている。
In this RIE apparatus, etching gas is introduced into a reaction chamber l through a gas introduction pipe 2 and exhausted through a gas exhaust pipe 3.

第2図は第1図に見られる試料7の構成を説明する為の
要部切断側面図を表している。
FIG. 2 shows a cutaway side view of a main part for explaining the structure of the sample 7 shown in FIG. 1.

図に於いて、11はシリコン半導体基板、12は二酸化
シリコンからなる酸化膜、13は多結晶シリコン膜、1
4はフォト・レジスト膜をそれぞれ示している。
In the figure, 11 is a silicon semiconductor substrate, 12 is an oxide film made of silicon dioxide, 13 is a polycrystalline silicon film, 1
4 indicates a photoresist film, respectively.

さて、試料7として、熱酸化法を適用することに依り、
シリコン半導体基板11の表面に厚さ例えば約1000
 (人〕程度の酸化膜12を形成し、次いで、化学気相
堆積(chemical  vapor  depos
ition:CVD)法を適用することに依り、酸化膜
12上に厚さ例えば約4000 (人〕程度の多結晶シ
リコン膜13を形成し、次いで、通常のフォト・リソグ
ラフィ技術に於けるレジスト・プロセスを適用すること
に依り、多結晶シリコン膜13上に幅が1 〔μm〕の
フォト・レジスト膜14を形成したものを用意し、これ
を反応室lにセットする。
Now, as sample 7, by applying the thermal oxidation method,
The surface of the silicon semiconductor substrate 11 has a thickness of, for example, approximately 1000 mm.
An oxide film 12 having a thickness of about 100 yen (200 cm) is formed, and then chemical vapor deposition
A polycrystalline silicon film 13 having a thickness of, for example, about 4,000 microns is formed on the oxide film 12 by applying a CVD method, and then a resist process in a normal photolithography technique is applied. A photoresist film 14 having a width of 1 μm is formed on a polycrystalline silicon film 13 by applying the above method, and this is set in a reaction chamber l.

ここで、エッチング・ガスとしてBr2に02を添加し
た混合ガスを用い、ガス導入管2から該エッチング・ガ
スを反応室l内に導入し、ガス排気管3から排出するこ
とで、反応室1内を0.1(Torr)の圧力に維持す
ると共に高周波電源6から周波数が13. 56 (M
llz) 、そして、電力が0. 66 (W/cm”
 ) 、全体で300(W)の高周波を印加してドライ
・エッチングを行う。
Here, using a mixed gas of Br2 and 02 added as an etching gas, the etching gas is introduced into the reaction chamber 1 from the gas introduction pipe 2 and discharged from the gas exhaust pipe 3. is maintained at a pressure of 0.1 (Torr), and a frequency of 13. 56 (M
llz), and the power is 0. 66 (W/cm”
), dry etching is performed by applying a high frequency of 300 (W) in total.

第3図は第1図及び第2図について前記説明した設定の
下にドライ・エッチングを行って得られた諸データを表
す説明図である。尚、このデータを得た際のシリコン半
導体基板11の温度は、冷却水温度と、シリコン半導体
基板11及び電極の間に流したガス伝導冷却用Heガス
の圧力で制御した。
FIG. 3 is an explanatory diagram showing various data obtained by performing dry etching under the settings described above with respect to FIGS. 1 and 2. Note that the temperature of the silicon semiconductor substrate 11 when obtaining this data was controlled by the temperature of the cooling water and the pressure of the He gas for gas conduction cooling that was flowed between the silicon semiconductor substrate 11 and the electrodes.

図から明らかなように、エツチング条件の変更は、02
流量を変化させたこと及びシリコン半導体基板11の温
度を変化させたことである。
As is clear from the figure, changing the etching conditions was
This is because the flow rate was changed and the temperature of the silicon semiconductor substrate 11 was changed.

さて、Br2単独では、多結晶シリコン膜13のエツチ
ング・レートは2000 (人/分〕、そして、酸化膜
12のエツチング・レートが200〔人/分〕であるが
、02の添加量を多くするにつれて多結晶シリコン膜1
3のエツチング・レートは大きくなり、酸化膜12のそ
れは低下する旨の結果が得られている。また、選択比、
即ち、多結晶シリコンのエツチング・レート/二酸化シ
リコンのエツチング・レートを見ても、Br2単独の場
合と比較し、Br2の25(sccm)に対し02を2
.0 (sccm)添加した場合に於いては1O10か
ら11.8に高くなった。このとき、o2添加に依る効
果は02の存在割合が10〔%〕になるまで認められ、
それ以上になると多結晶シリコン膜13の表面が酸化さ
れるのでエツチングは進行しなくなった。このような結
果は如何なる程度の02添加量に対してもシリコン半導
体基板11の温度を5O−150(’Ill:)の範囲
にすることで実現することができる。更にまた、形状を
見ると、シリコン半導体基板11の温度を制御すること
で垂直形状が得られ、アンダカソトは見られない。
Now, when using Br2 alone, the etching rate of the polycrystalline silicon film 13 is 2000 (people/minute), and the etching rate of the oxide film 12 is 200 [people/minute], but if the amount of 02 added is increased. As the polycrystalline silicon film 1
The results show that the etching rate of the oxide film 12 increases, and that of the oxide film 12 decreases. In addition, the selection ratio,
In other words, when looking at the etching rate of polycrystalline silicon/etching rate of silicon dioxide, compared to the case of Br2 alone, 02 is 25 (sccm) for Br2.
.. When 0 (sccm) was added, the value increased from 1O10 to 11.8. At this time, the effect of O2 addition was observed until the abundance of O2 reached 10%,
If the temperature exceeds this level, the surface of the polycrystalline silicon film 13 will be oxidized, and etching will no longer proceed. Such a result can be achieved by keeping the temperature of the silicon semiconductor substrate 11 in the range of 5O-150 ('Ill:) for any amount of 02 added. Furthermore, looking at the shape, a vertical shape can be obtained by controlling the temperature of the silicon semiconductor substrate 11, and no undercuts are observed.

前記したような諸点に加え、エツチングされた多結晶シ
リコン膜13の側面に発生する凹凸(ギザ)は02の添
加に伴って滑らかになる。
In addition to the above-mentioned points, the unevenness (jags) generated on the side surface of the etched polycrystalline silicon film 13 is smoothed by the addition of 02.

第4図は02の添加に依って寸法シフト量が変化するこ
とを説明する為の線図を表し、横軸には02添加量を、
また、縦軸には寸法シフト量をそれぞれ採っである。尚
、寸法シフト量とは凹凸の程度と考えて良く、そして、
この場合のエッチング・ガス(Br2或いはHB r)
の流量は窒素用マス・フローが表示する値で10100
(SCCであった。
Figure 4 shows a diagram to explain that the amount of dimensional shift changes depending on the addition of 02, and the horizontal axis shows the amount of 02 added.
Also, the vertical axis shows the amount of dimensional shift. In addition, the amount of dimensional shift can be considered as the degree of unevenness, and
Etching gas in this case (Br2 or HBr)
The flow rate is 10100, which is the value displayed by the nitrogen mass flow.
(It was SCC.

図から明らかなように、エッチング・ガスをI(Br(
ロ)とした場合の試料並びにエッチング・ガスをBr2
  (△)とした場合の試料の両方とも02の添加量が
多くなると寸法シフトmは低下している。
As is clear from the figure, the etching gas is I(Br(
b) The sample and etching gas are Br2
For both samples with (Δ), the dimensional shift m decreases as the amount of 02 added increases.

第5図は同じく第1図及び第2図について説明した設定
の下にドライ・エッチングを行って得られた諸データを
表す説明図であり、第3図について説明した実施例と相
違する点は、エッチング・ガスとしてHBrを用いたこ
とである。尚、このデータを得た際のシリコン半導体基
板11の温度は、冷却水温度と、シリコン半導体基板1
1及び電極の間に流したガス伝導冷却用Heガスの圧力
で制御した。
FIG. 5 is an explanatory diagram showing various data obtained by performing dry etching under the settings explained in FIGS. 1 and 2, and the difference from the embodiment explained in FIG. 3 is as follows. , HBr was used as the etching gas. Note that the temperature of the silicon semiconductor substrate 11 when this data was obtained is the temperature of the cooling water and the temperature of the silicon semiconductor substrate 1.
The pressure was controlled by the pressure of He gas for gas conduction cooling, which was flowed between No. 1 and the electrode.

この場合も、エツチング条件の変更は、02流量の変化
させたこと及びシリコン半導体基板11の温度を変化さ
せたことである。
In this case as well, the etching conditions were changed by changing the O2 flow rate and changing the temperature of the silicon semiconductor substrate 11.

さて、HBr単独では、多結晶シリコン膜13のエツチ
ング・レートは2800 (人/分)、そして、酸化膜
12のエツチング・レートが150〔人/分〕であるが
、基板温度を高(するにつれて多結晶シリコン膜13の
エツチング・レートは大きくなり、02添加量を多くす
るにつれて酸化膜12のそれは低下する旨の結果が得ら
れている。
Now, with HBr alone, the etching rate of the polycrystalline silicon film 13 is 2800 [people/minute], and the etching rate of the oxide film 12 is 150 [people/minute], but as the substrate temperature is raised ( The results show that the etching rate of the polycrystalline silicon film 13 increases, and as the amount of O2 added increases, the etching rate of the oxide film 12 decreases.

また、選択比、即ち、多結晶シリコンのエツチング・レ
ート/二酸化シリコンのエツチング・レートを見ても、
HBr単独の場合と比較し、HBrの100100(s
cに対し02を2.5 (sccm)添加した場合では
18.7から20.0に高くなっている。このとき、0
2添加に依る効果は02の存在割合が5〔%〕になるま
で認められ、それ以上になると多結晶シリコン膜13の
表面が酸化されるのでエツチングは進行しなくなった。
Also, if we look at the selectivity ratio, that is, the etching rate of polycrystalline silicon/etching rate of silicon dioxide,
Compared to the case of HBr alone, 100100 (s
When 2.5 (sccm) of 02 is added to c, the value increases from 18.7 to 20.0. At this time, 0
The effect of the addition of 02 was observed until the proportion of 02 reached 5%, and beyond that point, the surface of the polycrystalline silicon film 13 was oxidized and etching stopped progressing.

このような結果は、シリコン半導体基板11の温度を5
5(’C)に制御した場合に得られたものである。
These results indicate that the temperature of the silicon semiconductor substrate 11 is
5('C).

また、シリコン半導体基板11に於ける温度を90(’
C)に上昇させ、′同じようにHBrでエツチングした
ところ、多結晶シリコン膜13のエツチング・レートは
3200 (人/分)と速くなり、下地である酸化膜1
2に対する選択比も21.3に上昇した。そして、これ
に02を2. 5 (sccm)添加したところ、多結
晶シリコン膜13に対するエツチング・レートは300
0  (人/分〕になったが、酸化膜12のエツチング
・レートは11O〔人/分〕となり、選択比は27.3
と高くなった。
Further, the temperature of the silicon semiconductor substrate 11 was set to 90 (').
C) and then etched with HBr in the same manner, the etching rate of the polycrystalline silicon film 13 was as fast as 3200 people/min.
The selectivity ratio to 2 also increased to 21.3. Then add 02 to this. 5 (sccm), the etching rate for the polycrystalline silicon film 13 was 300 sccm.
0 (people/minute), but the etching rate of the oxide film 12 was 11O [people/minute], and the selectivity was 27.3.
It became high.

更にまた、シリコン半導体基板11に於ける温度を15
0(”C)に上昇させた場合、多結晶シリコン膜13の
エツチング・レート及び選択比は更に向上することが確
認されている。尚、シリコン半導体基板11の温度を3
5(’C)に低下させてHBrに依るエツチングを行う
と、多結晶シリコン膜13のエツチング・レートは低く
なり、且つ、酸化膜12に対する選択比も低下した。
Furthermore, the temperature of the silicon semiconductor substrate 11 is set to 15
It has been confirmed that the etching rate and selectivity of the polycrystalline silicon film 13 are further improved when the temperature of the silicon semiconductor substrate 11 is increased to 0 ("C).
When the etching rate was lowered to 5 ('C) and etching was performed using HBr, the etching rate of the polycrystalline silicon film 13 was lowered, and the selectivity with respect to the oxide film 12 was also lowered.

エツチングの形状は、シリコン半導体基板11の温度に
大きく依存し、50(’C)よりも低いとテーパー形状
になった。
The shape of the etching largely depended on the temperature of the silicon semiconductor substrate 11, and when the temperature was lower than 50 ('C), it became a tapered shape.

全体的にアンダカットは見られず、エツチングされた多
結晶シリコン膜13の側面には凹凸が殆ど発生せず、そ
して、僅かな凹凸も、先の実施例と同様に、02の添加
に依って容易に滑らかにすることができ、この場合も第
4図に見られるデータと同じ結果を得ることができる。
No undercuts were observed overall, and almost no unevenness was generated on the side surface of the etched polycrystalline silicon film 13, and the slight unevenness was caused by the addition of 02, as in the previous example. It can be easily smoothed and the same results as the data seen in FIG. 4 can be obtained in this case as well.

尚、前記向れの実施例に於いても、02の添加に代えて
H2O、NO2,03を添加しても同様な効果が得られ
る。但し、CO或いは002などカーボンを含むガスは
、カーボンが二酸化シリコンのエツチング・レートを上
昇させるので好ましくない。
Incidentally, in the above-mentioned embodiment, the same effect can be obtained by adding H2O, NO2, or O3 instead of adding O2. However, gases containing carbon such as CO or 002 are not preferred because carbon increases the etching rate of silicon dioxide.

〔発明の効果〕〔Effect of the invention〕

本発明に依るドライ・エッチング方法に於いては、基板
の温度を制御しつつ臭素或いは臭化水素などで炭素を含
まない臭素系反応ガスに酸素或いは酸素を含むガスで炭
素を含まないガスを混合したエッチング・ガスを用いて
多結晶シリコン膜の選択的エツチングを行う工程が含ま
れている。
In the dry etching method according to the present invention, while controlling the temperature of the substrate, a carbon-free bromine-based reaction gas such as bromine or hydrogen bromide is mixed with oxygen or an oxygen-containing gas that does not contain carbon. The method includes a step of selectively etching the polycrystalline silicon film using the etching gas.

前記構成を採ることに依り、多結晶シリコン膜のエツチ
ング・パターンに於ける側壁形状は基板の温度を制御す
ることで容易に垂直形状にすることができ、しかも、そ
の際の基板温度は従来技術に依る場合よりも高く、例え
ば、50(’C)乃至150(’C)にすることができ
、また、エッチング・ガスに酸素を添加することで、下
地である酸化膜のエツチングが抑止され、多結晶シリコ
ン膜との選択比が向上し、アンダカットがなく且つ寸法
精度が高い良好なエツチングを行うことができる。従っ
て、多結晶シリコン膜のエツチング速度並びに下地酸化
膜との選択比の関係、形状及び寸法精度間などに発生す
るトレード・オフの問題は全て解消され、また、エツチ
ング装置を−130(’C’)〜−20(’C)などの
低温で使用できるものに改造したり、新たに開発するな
どの必要はなくなる。
By adopting the above structure, the sidewall shape of the etched pattern of the polycrystalline silicon film can be easily made into a vertical shape by controlling the temperature of the substrate. For example, by adding oxygen to the etching gas, etching of the underlying oxide film is suppressed. The selectivity with respect to the polycrystalline silicon film is improved, and good etching can be performed without undercuts and with high dimensional accuracy. Therefore, all trade-off problems that occur between the etching rate of the polycrystalline silicon film, the selectivity with respect to the underlying oxide film, and the shape and dimensional accuracy are resolved. There is no need to modify or develop a new product that can be used at low temperatures such as ) to -20 ('C).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を実施するのに使用した平行平板型RI
E装置の要部説明図、第2図は第1図に見られる試料の
構成を説明する為の要部切断側面図、第3図は第1図並
びに第2図について説明した設定の下にドライ・エッチ
ングを行って得られた諸データを示す説明図、第4図は
酸素の添加に依って寸法シフト量が変化することを説明
する為の線図、第5図は第1図並びに第2図について説
明した設定の下にドライ・エッチングを行って得られた
諸データを示す説明図をそれぞれ表している。 図に於いて、lは反応室、2はガス導入管、3はガス排
気管、4は上部電極、5は下部電極、6は高周波電源、
7は試料、11はシリコン半導体基板、12は二酸化シ
リコンからなる酸化膜、13は多結晶シリコン膜、14
はフォト・レジスト膜をそれぞれ示している。
Figure 1 shows a parallel plate type RI used to carry out the present invention.
Figure 2 is a cutaway side view of the main parts to explain the structure of the sample shown in Figure 1. Figure 3 shows the settings explained in Figures 1 and 2. An explanatory diagram showing various data obtained by performing dry etching, Figure 4 is a diagram to explain that the amount of dimensional shift changes depending on the addition of oxygen, and Figure 5 is a diagram showing the changes in the amount of dimensional shift due to the addition of oxygen. 2 are explanatory diagrams showing various data obtained by performing dry etching under the settings described in connection with FIG. 2. In the figure, l is a reaction chamber, 2 is a gas introduction pipe, 3 is a gas exhaust pipe, 4 is an upper electrode, 5 is a lower electrode, 6 is a high frequency power supply,
7 is a sample, 11 is a silicon semiconductor substrate, 12 is an oxide film made of silicon dioxide, 13 is a polycrystalline silicon film, 14
indicate photoresist films, respectively.

Claims (1)

【特許請求の範囲】 基板に積層された多結晶シリコン膜上に所要パターンの
レジスト膜を形成する工程と、 次いで、該基板の温度を制御しつつ臭素或いは臭化水素
などで炭素を含まない臭素系反応ガスに酸素或いは酸素
を含むガスで炭素を含まないガスを混合したエッチング
・ガスを用いて前記多結晶シリコン膜の選択的エッチン
グを行う工程とが含まれてなることを特徴とするドライ
・エッチング方法。
[Claims] A step of forming a resist film with a desired pattern on a polycrystalline silicon film laminated on a substrate, and then applying carbon-free bromine with bromine or hydrogen bromide while controlling the temperature of the substrate. A step of selectively etching the polycrystalline silicon film using an etching gas in which oxygen or a gas containing oxygen but not containing carbon is mixed as a reaction gas. Etching method.
JP32938988A 1988-12-28 1988-12-28 Dry etching Pending JPH02177432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32938988A JPH02177432A (en) 1988-12-28 1988-12-28 Dry etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32938988A JPH02177432A (en) 1988-12-28 1988-12-28 Dry etching

Publications (1)

Publication Number Publication Date
JPH02177432A true JPH02177432A (en) 1990-07-10

Family

ID=18220889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32938988A Pending JPH02177432A (en) 1988-12-28 1988-12-28 Dry etching

Country Status (1)

Country Link
JP (1) JPH02177432A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340717A (en) * 1991-05-17 1992-11-27 Sharp Corp Manufacture of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878427A (en) * 1981-11-05 1983-05-12 Toshiba Corp Dry etching method
JPH01230237A (en) * 1987-11-02 1989-09-13 Motorola Inc Method of selective etching of polycrystalline silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878427A (en) * 1981-11-05 1983-05-12 Toshiba Corp Dry etching method
JPH01230237A (en) * 1987-11-02 1989-09-13 Motorola Inc Method of selective etching of polycrystalline silicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340717A (en) * 1991-05-17 1992-11-27 Sharp Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JP4579611B2 (en) Dry etching method
TWI778793B (en) Removal methods for high aspect ratio structures
CN101064244B (en) Etch methods to form anisotropic features for high aspect ratio applications
JP3202913B2 (en) How to make a deep vertical structure on a silicon substrate
TWI453818B (en) Plasma etching method
KR100230981B1 (en) Plasma etching method for manufacturing process of semiconductor device
CN100514570C (en) Plasma etching method
US5851926A (en) Method for etching transistor gates using a hardmask
JPH05247673A (en) Method for etching body to be treated incorporating oxide part and nitride part
KR20170028281A (en) Method and system for selective spacer etch for multi-patterning schemes
CN102254813A (en) Plasma etching method
US5871659A (en) Dry etching process for semiconductor
JPH05102107A (en) Manufacture of semiconductor device
JP3331979B2 (en) Semiconductor etching method
JP2009064991A (en) Method for dry etching of high-k film
JP2003332312A (en) Manufacturing method of semiconductor device
JPH02177432A (en) Dry etching
JP4643916B2 (en) Method and apparatus for dry etching of interlayer insulating film
JPH03196623A (en) Dry etching
JP7296912B2 (en) Substrate processing method and substrate processing apparatus
JP4368244B2 (en) Dry etching method
JPH0382120A (en) Film patterning method
JP4436463B2 (en) Etching chamber apparatus having three independent control electrodes
JP2004039777A (en) Method of plasma treatment
JPH0289310A (en) Etching of silicon layer