JPH0382120A - Film patterning method - Google Patents

Film patterning method

Info

Publication number
JPH0382120A
JPH0382120A JP21889889A JP21889889A JPH0382120A JP H0382120 A JPH0382120 A JP H0382120A JP 21889889 A JP21889889 A JP 21889889A JP 21889889 A JP21889889 A JP 21889889A JP H0382120 A JPH0382120 A JP H0382120A
Authority
JP
Japan
Prior art keywords
film
etching
tungsten silicide
polycrystalline silicon
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21889889A
Other languages
Japanese (ja)
Inventor
Katsuhiko Iizuka
飯塚 勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21889889A priority Critical patent/JPH0382120A/en
Publication of JPH0382120A publication Critical patent/JPH0382120A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress side etching by a method wherein mixed etching gas of chlorine and hydrogen bromide is used, the gas is brought into a plasmic state, it is fed to a polycrystalline silicon film and a tungsten silicide film, and the exposed tungsten silicide film and the polycrystalline silicon film are etched. CONSTITUTION:Chlorine and hydrogen bromide are brought into a plasmic state, a chemical reaction is generated by feeding the above-mentioned material in Plasmic state to films 3 and 4 which are exposed from a resist 5, and the polycrystalline silicon film 4 and the tungsten silicide film 3 are etched successively. In the above-mentioned state, a reaction product 6 is grown by the coupling of the carbon atoms, emitted from the resist 5, and the silicon atoms and the like, which are emitted from the film to be etched, are coupled with bromine atoms, the reaction product 6 is adhered to the side wall of the patterned films 3 and 4, and etching is inhibited. As a result, even when overetching is conducted for the purpose of removing the etching residue on the SiO2 film 2, side etching does not make progress, and also an undercut is not generated on the pattern.

Description

【発明の詳細な説明】 〔概 要〕 多結晶シリコン層及びタングステンシリサイド層からな
る膜をパターニングする方法に関し、選択比を向上する
とともに、膜の断面形状を垂直にパターニングすること
を目的とし、酸化シリコン膜の上に順に形成した多結晶
シリコン膜とタングステンシリサイド膜をレジストマス
クによって覆うとともに、塩素及び臭化水素を含むガス
のプラズマによって、上記レジストマスクから露出した
上記タングステンシリサイド膜及び上記多結晶シリコン
膜をエツチングし、上記多結晶シリコン膜及びタングス
テンシリサイド膜をパターニングすることを含み構成す
る。
[Detailed Description of the Invention] [Summary] Regarding a method for patterning a film consisting of a polycrystalline silicon layer and a tungsten silicide layer, the purpose of this method is to improve the selectivity and pattern the cross-sectional shape of the film vertically. The polycrystalline silicon film and the tungsten silicide film, which were sequentially formed on the silicon film, are covered with a resist mask, and the tungsten silicide film and the polycrystalline silicon exposed from the resist mask are covered with a plasma of a gas containing chlorine and hydrogen bromide. The method includes etching the film and patterning the polycrystalline silicon film and the tungsten silicide film.

〔産業上の利用分野〕[Industrial application field]

本発明は、膜のパターニング方法に関し、より詳しくは
、多結晶シリコン層及びタングステンシリサイド層から
なる膜をパターニングする方法に関する。
The present invention relates to a method for patterning a film, and more particularly, to a method for patterning a film consisting of a polycrystalline silicon layer and a tungsten silicide layer.

〔従来の技術〕[Conventional technology]

半導体装置において電極配線を形成する場合には、第5
図に示すように、多結晶シリコン膜41とタングステン
シリサイドII!40とを基亭反42に順に形成し、こ
の二層構造の膜43をレジストマスク44によって覆う
とともに、反応性イオンエツチング法や電子サイクロト
ロン共鳴(ECR)プラズマエツチング法等によってレ
ジストマスク44から露出した部分をエツチングするよ
うにしている。
When forming electrode wiring in a semiconductor device, the fifth
As shown in the figure, a polycrystalline silicon film 41 and tungsten silicide II! 40 and 40 are sequentially formed on the substrate 42, and this two-layer structure film 43 is covered with a resist mask 44, and exposed through the resist mask 44 by reactive ion etching, electron cyclotron resonance (ECR) plasma etching, etc. I'm trying to etch some parts.

次に、そのエツチング方法を具体的に説明する。Next, the etching method will be specifically explained.

第1の方法としては、六フフ化硫黄ガス、又は六フッ化
硫黄と酸素の混合ガスを使用し、反応性イオンエツチン
グ(RI E)法により、二層構造の膜43をエツチン
グする方法がある。また、第2の方法には、塩素と酸素
の混合ガスを使用して反応性イオンエツチングを行う方
法、第3の方法には、塩素ガスを使用して電子サイクロ
トロン共鳴(ECR)プラズマによりエツチングする方
法があり、さらに、第4の方法には、六フフ化硫黄とフ
ロン113の混合ガスを使用してECRプラズマにより
エツチングする方法がある。
The first method is to use sulfur hexafluoride gas or a mixed gas of sulfur hexafluoride and oxygen to etch the two-layered film 43 by reactive ion etching (RIE). . The second method involves reactive ion etching using a mixed gas of chlorine and oxygen, and the third method involves etching using electron cyclotron resonance (ECR) plasma using chlorine gas. A fourth method includes etching with ECR plasma using a mixed gas of sulfur hexafluoride and Freon 113.

〔発明が解決しようとするi1題〕 ところが、第1の方法によれば、第6図(a)に示すよ
うに、タングステンシリサイド膜40及び多結晶シリコ
ン膜41の各々にアンダーカットが入り易く、また、六
フフ化硫黄ガスだけを用いる場合には、5iotよりな
る下地層45に対する選択比が低くなり、さらに、酸素
を添加する場合には、レジストマスク44を細らせてパ
ターンの寸法精度を低下させるといった不都合がある。
[Problem i1 to be solved by the invention] However, according to the first method, as shown in FIG. 6(a), undercuts are likely to occur in each of the tungsten silicide film 40 and the polycrystalline silicon film 41. In addition, when only sulfur hexafluoride gas is used, the selectivity for the base layer 45 made of 5iot is low, and when oxygen is added, the resist mask 44 is made thinner to improve the dimensional accuracy of the pattern. There is an inconvenience of lowering the value.

これに対して、第2の方法によれば、アンダーカットの
程度は小さいが、レジストマスク44の細りといった問
題は依然として解決されない。
On the other hand, according to the second method, although the degree of undercut is small, the problem of thinning of the resist mask 44 still remains unsolved.

また、第3の方法によれば、基板42に供給する高周波
電力や、プラズマ電力、圧力、温度等のパラメータを適
宜変えることにより、パターンの断面形状や下地層に対
するエツチング選択比を調整することが可能であるが、
断面形状が垂直になるようにパラメータを調節するとエ
ツチング選択比が低くなる。また、選択比が高くなるよ
うに調整するとパターンに第6図(b)に示すようなア
ンダーカットが生しることになり、これら双方を同時に
改善することができないといった不都合がある。
Further, according to the third method, by appropriately changing parameters such as the high frequency power supplied to the substrate 42, plasma power, pressure, temperature, etc., it is possible to adjust the cross-sectional shape of the pattern and the etching selection ratio with respect to the underlying layer. It is possible, but
If the parameters are adjusted so that the cross-sectional shape is vertical, the etching selectivity will be lowered. Further, if the selection ratio is adjusted to be high, an undercut as shown in FIG. 6(b) will occur in the pattern, and there is a problem that it is impossible to improve both of these at the same time.

この場合、エツチング条件を2段に分け、先ず、断面形
状を良くするパラメータの条件によってエンチングを行
い、次に、下地層45に対する選択比が高くなるように
条件を変更することも可能である。
In this case, it is also possible to divide the etching conditions into two stages, first performing etching under parameter conditions that improve the cross-sectional shape, and then changing the conditions so that the selectivity to the underlying layer 45 becomes high.

しかしこの方法によれば、第7図に示すように、5t(
hよりなる眉間絶縁膜47を介して下層電極配置層46
の上に2層構造の膜43を形成し、これを異方性エツチ
ングすると、下層配線層46の側方に多結晶シリコン4
1が残存してサイドウオール4日となり、上層の膜43
をストライブ状にバターニングして形成した上層電極配
線層が短絡するといった問題が生じる。
However, according to this method, as shown in FIG.
The lower electrode arrangement layer 46 is inserted through the glabella insulating film 47 consisting of h.
When a two-layer structure film 43 is formed on top and anisotropically etched, polycrystalline silicon 44 is formed on the sides of the lower wiring layer 46.
1 remained on the sidewall for 4 days, and the upper layer film 43
A problem arises in that the upper electrode wiring layer, which is formed by patterning into stripes, is short-circuited.

そこで、サイドウオール4日を除去するためにオーバエ
ツチングを行うことも可能であるが、下地Ji45に対
する選択比を高くすると、上層の膜43にアンダーカッ
トが発生し、また、パターンの断面形状を垂直にすると
、選択比が低くなって眉間絶縁膜47が除去されてしま
うといった不都合がある。
Therefore, it is possible to perform overetching to remove the sidewalls, but if the selectivity to the underlying Ji45 is increased, undercuts will occur in the upper layer film 43, and the cross-sectional shape of the pattern will not be vertical. If this is done, there is a problem that the selectivity becomes low and the glabellar insulating film 47 is removed.

さらに、第4の方法によれば、これもまた断面形状と選
択比の双方を同時に改善することができず、しかも、フ
ロンガス113は将来的にフロン規制の対象となるため
使用することは好ましくない。
Furthermore, according to the fourth method, both the cross-sectional shape and selection ratio cannot be improved at the same time, and furthermore, it is not desirable to use fluorocarbon gas 113 because it will be subject to fluorocarbon regulations in the future. .

本発明はこのような問題に鑑みてなされたものであって
、選択比を向上するとともに、膜の断面形状を垂直にパ
ターニングすることができるエツチング方法を提供する
ことを目的とする。
The present invention has been made in view of these problems, and it is an object of the present invention to provide an etching method that can improve the selectivity and pattern the cross-sectional shape of a film vertically.

〔課題を解決するための手段〕[Means to solve the problem]

上記した課題は、酸化シリコン膜の上に順に形成した多
結晶シリコン膜とタングステンシリサイド膜をレジスト
マスクによって覆うとともに、塩素及び臭化水素を含む
ガスのプラズマによって、上記レジストマスクから露出
した上記タングステンシリサイド膜及び上記多結晶シリ
コン膜をエツチングし、上記多結晶シリコン膜及びタン
グステンシリサイド膜をパターニングすることを特徴と
する膜のパターニング方法により解決する。
The above-mentioned problem is solved by covering the polycrystalline silicon film and tungsten silicide film, which are sequentially formed on the silicon oxide film, with a resist mask, and then using plasma of a gas containing chlorine and hydrogen bromide to cover the tungsten silicide film exposed from the resist mask. The problem is solved by a film patterning method characterized in that the film and the polycrystalline silicon film are etched, and the polycrystalline silicon film and the tungsten silicide film are patterned.

この場合、ガスにおける臭化水素添加量を、塩素添加量
の25%以下としたことを特徴とする膜のパターニング
方法、または、エツチングを70℃から150℃の範囲
の温度下で行うことを特徴とする膜のパターニング方法
により解決する。
In this case, the film patterning method is characterized in that the amount of hydrogen bromide added in the gas is 25% or less of the amount of chlorine added, or the etching is performed at a temperature in the range of 70°C to 150°C. This problem can be solved by a method of patterning the film.

〔作 用〕[For production]

本発明によれば、塩素と臭化水素を含むエツチングガス
を使用してこれをプラズマ化する。そして、タングステ
ンシリサイド膜と多結晶シリコン膜にプラズマを供給し
、レジストから露出したタングステンシリサイド膜と多
結晶シリコン膜を順にエツチングするようにしている。
According to the present invention, an etching gas containing chlorine and hydrogen bromide is used to turn this into plasma. Plasma is then supplied to the tungsten silicide film and the polycrystalline silicon film to sequentially etch the tungsten silicide film and the polycrystalline silicon film exposed from the resist.

この場合、タングステンシリサイド膜及び多結晶シリコ
ン膜は塩素プラズマと臭素プラズマによってエツチング
されることになるが、レジストから出た炭素、膜から放
出されたシリコン等の元素が臭素と結合し、反応生成物
を発生させる。
In this case, the tungsten silicide film and polycrystalline silicon film will be etched by chlorine plasma and bromine plasma, but elements such as carbon released from the resist and silicon released from the film combine with bromine, resulting in reaction products. to occur.

この反応生成物は、バターニングされた膜の側壁に付着
してサイドエツチングを抑制するため、アンダーカット
を生じさせない。
This reaction product adheres to the sidewalls of the patterned film and suppresses side etching, so that undercuts do not occur.

また、臭素はシリコン酸化膜に対するエツチング選択比
が高く、塩素ガスだけを使用してエツチングする場合に
比べ、選択比が向上する。
In addition, bromine has a high etching selectivity for the silicon oxide film, and the selectivity is improved compared to etching using only chlorine gas.

さらに、塩素と臭化水素の混合ガスを使用して温度を高
くすると、タングステンシリサイド膜及び多結晶シリコ
ン膜のエツチング速度が大きくなる一方、シリコン酸化
膜のエツチング速度は、はとんど温度に依存せず、はぼ
一定なので、シリコン酸化膜に対する選択比を温度調整
により向上することが可能になる。
Furthermore, when the temperature is raised using a mixed gas of chlorine and hydrogen bromide, the etching rate of tungsten silicide films and polycrystalline silicon films increases, while the etching rate of silicon oxide films is mostly dependent on temperature. However, the selectivity to the silicon oxide film can be improved by adjusting the temperature.

この場合、臭化水素添加量を、塩素添加量の25%以下
とすると、第1表に示すように、タングステンシリサイ
ドのエツチング速度が大きくなり、しかも、塩素と臭化
水素との混合比を変えてもSi0g膜のエツチング速度
は大きな変化がない。また、上記したエツチングを70
℃から150℃の範囲の温度下で行うと、第4図に例示
するように、タングステンシリサイド膜のエツチング速
度を多結晶シリコン膜とほぼ同一、または、それ以上の
大きさとすることができる。
In this case, if the amount of hydrogen bromide added is 25% or less of the amount of chlorine added, the etching rate of tungsten silicide increases as shown in Table 1, and the mixing ratio of chlorine and hydrogen bromide increases. However, the etching rate of the Si0g film does not change significantly. In addition, the above etching
When etching is performed at a temperature in the range from .degree. C. to 150.degree. C., the etching rate of the tungsten silicide film can be made almost the same as or higher than that of the polycrystalline silicon film, as illustrated in FIG.

したがって、タングステンシリサイド膜を早期にエツチ
ングすることにより、その下層の多結晶シリコン膜をほ
ぼ均一にエツチングすることができ、エツチング残渣を
少なくしてオーバエツチングの時間を短縮することがで
きるとともに、下地となるSiO□膜に対するエツチン
グ選択比を高くすることができる。
Therefore, by early etching the tungsten silicide film, the underlying polycrystalline silicon film can be etched almost uniformly, reducing etching residue and shortening the overetching time. The etching selectivity for the SiO□ film can be increased.

〔実施例〕 そこで、以下に本発明の実施例を図面に基づいて説明す
る。
[Example] Therefore, an example of the present invention will be described below based on the drawings.

第2図は、本発明を実施するためのエツチング装置であ
って、図中符号10は、エツチングガスを導入する反応
室で、この反応室10のガス導入口11に対向する位置
には、高周波電源12を接続した電極13が設けられ、
また、この電極13の表側には静電チャック14が取付
けられており、基板1を静電チャック14によって電極
13側に静電吸着するように構成されている。
FIG. 2 shows an etching apparatus for carrying out the present invention, and reference numeral 10 in the figure is a reaction chamber into which an etching gas is introduced. An electrode 13 connected to a power source 12 is provided,
Further, an electrostatic chuck 14 is attached to the front side of the electrode 13, and the substrate 1 is electrostatically attracted to the electrode 13 by the electrostatic chuck 14.

なお、図中、符号15は、電極13及び静電チャック1
4を貫通して取付けられたガス管、16は、静電チャッ
ク13の表面から反応室10内を臨むように取付けられ
る光フィアバー、17は、光ファイバー16から入力し
た信号に基づいて温度を決定する温度計、19は、電極
13中に設けられた冷却水流通管、20は、静電チャッ
ク14に静電気を与えるための直流電源、21は、反応
室10に設けた排気口を示している。
In addition, in the figure, the reference numeral 15 indicates the electrode 13 and the electrostatic chuck 1.
4, an optical fiber bar 17 is installed so as to face the inside of the reaction chamber 10 from the surface of the electrostatic chuck 13, and 17 determines the temperature based on the signal input from the optical fiber 16. A thermometer 19 indicates a cooling water flow pipe provided in the electrode 13, 20 indicates a DC power source for applying static electricity to the electrostatic chuck 14, and 21 indicates an exhaust port provided in the reaction chamber 10.

第1図は、本発明の一実施例を断面で示す工程図であっ
て、図中符号1は、シリコン、ゲルマニウム等により形
成された半導体基板で、この半導体基板lの上には厚さ
1000人の5i(h膜2が形成されている(第1図(
a))。
FIG. 1 is a cross-sectional process diagram showing an embodiment of the present invention, and reference numeral 1 in the figure is a semiconductor substrate made of silicon, germanium, etc. Human 5i(h membrane 2 is formed (Fig. 1(
a)).

この状態で、SiO□膜2の上に厚さ2000人の多結
晶シリコン膜3を形成し、その上に、膜厚2000人の
タングステンシリサイド膜4を形成する(第1図(b)
)。これらの膜3,4は、化学気相成長方法等によって
形成される。
In this state, a polycrystalline silicon film 3 with a thickness of 2,000 thick is formed on the SiO□ film 2, and a tungsten silicide film 4 with a thickness of 2,000 thick is formed thereon (FIG. 1(b)).
). These films 3 and 4 are formed by chemical vapor deposition or the like.

この後に、レジスト5をタングステンシリサイド膜4の
上に1t!m程度塗布し、これを露光、現像することに
よって例えば幅0.8μmのストライプ状のパターンを
形成する。
After this, a resist 5 is applied on the tungsten silicide film 4 for 1t! A stripe-like pattern with a width of 0.8 μm, for example, is formed by coating the film in a thickness of about m, and exposing and developing it.

そして、このような処理を行った半導体基板lの裏に蛍
光物質を塗布した後に、上記したエツチング装置の反応
室lOにこの半導体基板lを入れ、レジスト5形成面を
ガス導入口11側に向けて半導体基板1を静電チャック
14に近づけると、静電気によって半導体基板1は電極
13側に引き寄せられる。
After applying a fluorescent substance to the back of the semiconductor substrate l that has undergone such treatment, the semiconductor substrate l is placed in the reaction chamber lO of the etching apparatus described above, and the surface on which the resist 5 is formed is directed toward the gas inlet 11 side. When the semiconductor substrate 1 is brought close to the electrostatic chuck 14, the semiconductor substrate 1 is drawn toward the electrode 13 by static electricity.

そして、反応室10内のガスを排気口21から抜いて減
圧するとともに、塩素(CI2つ)と臭化水素(HBr
)をガス導入口11から反応室10に導入する。この場
合、反応室10内の圧力を0.01〜0゜10Torr
の圧力とする。
Then, the gas in the reaction chamber 10 is removed from the exhaust port 21 to reduce the pressure, and chlorine (2 CI) and hydrogen bromide (HBr) are removed.
) is introduced into the reaction chamber 10 from the gas inlet 11. In this case, the pressure inside the reaction chamber 10 is set to 0.01 to 0°10 Torr.
pressure.

また、周波数13.56MH、ハワー100〜400w
ノ大きさの電力を高周波電源12から半導体基板1に印
加する。さらに、2 Torrの圧力でヘリウムガスを
ガス管15に流し、静電チャック14と半導体基板1と
の間にヘリウムを供給し、ヘリウムを媒介として半導体
基板1から冷却水流通管19に熱を伝えることによって
、半導体基板lの温度を10〜90℃に調節するか、ま
たは、電極13にヒータ(不図示)を取付けて300″
Cまで調整可能である。エツチング中の基板温度は、半
導体基板1裏面の蛍光物質の光量に基づいて温度計14
によって判断される。
Also, frequency 13.56MH, hower 100~400w
A power of a magnitude of 1 is applied from the high frequency power supply 12 to the semiconductor substrate 1. Furthermore, helium gas is flowed into the gas pipe 15 at a pressure of 2 Torr to supply helium between the electrostatic chuck 14 and the semiconductor substrate 1, and heat is transferred from the semiconductor substrate 1 to the cooling water flow pipe 19 through the helium. By adjusting the temperature of the semiconductor substrate l to 10 to 90°C, or by attaching a heater (not shown) to the electrode 13,
It is adjustable up to C. The temperature of the substrate during etching is measured using a thermometer 14 based on the amount of light from the fluorescent material on the back surface of the semiconductor substrate 1.
judged by.

これによって、塩素と臭化水素をプラズマ化し、レジス
ト5から露出した膜4.3に供給して化学反応を生じさ
せ、多結晶シリコン膜4とタングステンシリサイド膜3
を順次エツチングする(第1図(c) )。
As a result, chlorine and hydrogen bromide are turned into plasma and supplied to the film 4.3 exposed from the resist 5 to cause a chemical reaction, and the polycrystalline silicon film 4 and the tungsten silicide film 3
are sequentially etched (Fig. 1(c)).

この状態において、レジスト5から放出した炭素原子や
、被エツチング膜から出たシリコン原子等が臭素原子と
結合して反応生成物6を生じさせ、この反応生成物6が
バターニングされた膜4.3の側壁に付着してエツチン
グを阻止することになる。このため、Stag膜2上膜
上上チング残渣を除去するためにオーバエツチングを行
っても、サイドエツチングが進まず、パターンにアンダ
ーカットが発生しないことになる(第1図(d))。
In this state, carbon atoms released from the resist 5 and silicon atoms released from the film to be etched combine with bromine atoms to form a reaction product 6, and this reaction product 6 forms a patterned film 4. It adheres to the sidewalls of 3 and prevents etching. Therefore, even if over-etching is performed to remove the upper etching residue on the Stag film 2, side etching does not proceed and no undercut occurs in the pattern (FIG. 1(d)).

ところで、反応室10内の圧力を0.05Torr、高
周波電力のパワーを300W、温度を60℃に設定し、
塩素と臭化水素との流量を変え、タングステシリサイド
膜4、多結晶シリコン膜3.5iO1膜2のエツチング
速度を測定すると、第1表に示すような結果が得られ、
塩素と臭化水素との混合比を変えることによってエツチ
ング速度を制御できることが確かめられた。特に、タン
グステンシリサイド膜4のエツチング速度の変化量が大
きくなる。
By the way, the pressure inside the reaction chamber 10 was set to 0.05 Torr, the high frequency power was set to 300 W, and the temperature was set to 60° C.
When the etching rates of the tungsten silicide film 4, the polycrystalline silicon film 3.5iO1 film 2 were measured by changing the flow rates of chlorine and hydrogen bromide, the results shown in Table 1 were obtained.
It was confirmed that the etching rate could be controlled by changing the mixing ratio of chlorine and hydrogen bromide. In particular, the amount of change in the etching rate of the tungsten silicide film 4 increases.

c以下余白〕 ここで、塩素と臭化水素のガス流量をそれぞれ80SC
CM、  20SCCM、圧力をQ、1Torr 、高
周波電源パワを300Wにして、半導体基板1の温度と
エツチング速度の関係を測定したところ、第4図に示す
ような結果が得られた。
space below] Here, the gas flow rates of chlorine and hydrogen bromide are each 80SC.
When the relationship between the temperature of the semiconductor substrate 1 and the etching rate was measured using a CM of 20 SCCM, a pressure of Q, 1 Torr, and a high frequency power source of 300 W, the results shown in FIG. 4 were obtained.

これによれば、温度を高くすることによりタングステン
シリサイドW144と多結晶シリコン膜3のエツチング
速度を大きくすることができる。また、75℃以下の温
度では、多結晶シリコン膜3がタングステンシリサイド
膜4よりもエツチング速度が大きく、75℃以上ではタ
ングステンシリサイド膜4のほうが大きくなった。
According to this, the etching rate of the tungsten silicide W144 and the polycrystalline silicon film 3 can be increased by increasing the temperature. Furthermore, at temperatures below 75°C, the etching rate of the polycrystalline silicon film 3 was higher than that of the tungsten silicide film 4, and at temperatures above 75°C, the etching rate of the tungsten silicide film 4 became larger.

このことは、第7図に示すような、段差のある箇所のパ
ターニングを行う場合にも、サイドウオール48等のエ
ツチング残をなくすことを可能にする。
This makes it possible to eliminate etching residues on the sidewalls 48 and the like even when patterning is performed on areas with steps as shown in FIG.

しかも、Sing膜2のエツチングレートは温度を上げ
ると僅かながら減少し、もしくは変化がないことが確か
められ、温度を11mすることによってSing膜2に
対する多結晶シリコン膜3およびタングステンシリサイ
ド膜4の選択比を高くすることが可能になる。
Moreover, it was confirmed that the etching rate of the Sing film 2 decreased slightly or did not change as the temperature was increased, and by increasing the temperature to 11 m, the selectivity of the polycrystalline silicon film 3 and the tungsten silicide film 4 to the Sing film 2 was increased. It becomes possible to increase the

例えば、塩素と臭素の流量をそれぞれ803CC)’l
For example, the flow rates of chlorine and bromine are each 803 CC)'l
.

20SCC?l、反応室10の圧力が0.05Torr
、高周波電源12のパワーを250W、半導体基板1の
温度を80℃とすると、タングステンシリサイド膜4及
び多結晶シリコンlI!3のエツチング速度が共に23
50入/win、 5ift膜2のエツチング速度が2
35人/+*inとなり、5i(h膜2に対する選択比
は10となるとともに、パターンの断面形状が垂直とな
ることが確かめられた。
20SCC? l, the pressure in the reaction chamber 10 is 0.05 Torr
, when the power of the high frequency power supply 12 is 250 W and the temperature of the semiconductor substrate 1 is 80° C., the tungsten silicide film 4 and the polycrystalline silicon lI! Both etching speeds of 3 are 23
50 entries/win, 5ift Etching speed of film 2 is 2
It was confirmed that the selectivity for the 5i(h film 2) was 10, and the cross-sectional shape of the pattern was vertical.

また、塩素と臭素の流量をそれぞれ80SCCM、11
05CC、反応室10の圧力を0.05Torr、高周
波電源12のパワーを200W、半導体基板1の温度を
80℃とすると、タングステンシリサイド膜4及び多結
晶シリコン膜3のエツチング速度が共に2220人/+
+in、 Sin、膜2のエツチング速度が185人/
+winとなり、SiO□膜2に対する選択比は12と
なるとともに、パターンの断面形状が垂直となる。
In addition, the flow rates of chlorine and bromine are 80SCCM and 11SCCM, respectively.
05CC, the pressure of the reaction chamber 10 is 0.05 Torr, the power of the high frequency power source 12 is 200 W, and the temperature of the semiconductor substrate 1 is 80° C., the etching rate of both the tungsten silicide film 4 and the polycrystalline silicon film 3 is 2220 people/+.
+in, Sin, etching speed of film 2 is 185 people/
+win, the selection ratio to the SiO□ film 2 is 12, and the cross-sectional shape of the pattern is vertical.

なお、基板温度を150°以上にまで上げると、レジス
トマスクのパターンの形状が変化する等の不都合を生ず
るので、実用的には、70〜150℃の温度の下でタン
グステンシリサイド膜、多結晶シリコン膜をエツチング
することが好ましい。
Note that if the substrate temperature is increased to 150°C or higher, problems such as changes in the shape of the resist mask pattern will occur, so for practical purposes, tungsten silicide film, polycrystalline silicon film, etc. Preferably, the membrane is etched.

なお、上記したエツチングは、RIE法によることもで
きるし、ECRプラズマエツチング法によっても可能で
ある。
Note that the above-described etching can be performed by the RIE method or by the ECR plasma etching method.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、塩素と臭化水素を混
合したエツチングガスを使用してこれをプラズマ化し、
このプラズマを多結晶シリコン膜及びタングステンシリ
サイド膜に供給し、レジストから露出したタングステン
シリサイド膜と多結晶シリコン膜をエツチングするよう
にしたので、レジストから出た炭素、膜から放出された
シリコン等の元素が臭素と結合して反応生成物を生じさ
せ、この反応生成物がパターニングされた膜の側壁に付
着することになり、サイドエツチングを抑制することが
できる。
As described above, according to the present invention, an etching gas containing a mixture of chlorine and hydrogen bromide is used to turn it into plasma,
This plasma was supplied to the polycrystalline silicon film and tungsten silicide film to etch the tungsten silicide film and polycrystalline silicon film exposed from the resist, so that elements such as carbon released from the resist and silicon released from the film were etched. combines with bromine to produce a reaction product, which adheres to the sidewall of the patterned film, thereby suppressing side etching.

また、臭素はシリコン酸化膜に対するエンチング選択比
が高く、塩素ガスだけを使用してエツチングする場合に
比べ、選択比を向上することができる。さらに、塩素と
臭化水素の混合ガスを使用すると、タングステンシリサ
イド膜及び多結晶シリコン膜のエツチング速度は、温度
を高くすると大きくなる一方、シリコン酸化膜のエツチ
ング速度は、はとんど温度に依存しないので、シリコン
酸化膜に対する選択比を温度調整により向上することが
可能になる。
Furthermore, bromine has a high etching selectivity for silicon oxide films, and can improve the etching selectivity compared to the case where only chlorine gas is used for etching. Furthermore, when using a mixed gas of chlorine and hydrogen bromide, the etching rate of tungsten silicide films and polycrystalline silicon films increases as the temperature increases, while the etching rate of silicon oxide films mostly depends on temperature. Therefore, the selectivity to the silicon oxide film can be improved by temperature adjustment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を断面で示す工程図、 第2図は、本発明を実施するエツチング装置の一例を示
す概要構成図、 第3図は、タングステンシリサイド膜に凸部がある場合
のエツチング例を示す断面図、第4図は、本発明による
基板温度とエツチング速度との関係を示す特性図、 第5図は、従来方法の例を示す断面図、第6図は、従来
方法によるエツチング状態を示す断面図、 第7図は、従来方法による別のエツチング状態を示す斜
視図である。 (符号の説明) 1・・・半導体基板、 2 ・−s+oJs 3・・・多結晶シリコン膜、 4・・・タングステンシリサイド膜、 5・・・レジスト、 6・・・反応生成物、 10・・・反応室、 11・・・ガス導入口、 12・・・高周波電源、 13・・・電極、 21・・・排気口。 出 願 人  富士通株式会社
FIG. 1 is a process diagram showing a cross section of an embodiment of the present invention. FIG. 2 is a schematic configuration diagram showing an example of an etching apparatus for implementing the present invention. FIG. 4 is a characteristic diagram showing the relationship between substrate temperature and etching rate according to the present invention; FIG. 5 is a sectional view showing an example of a conventional method; FIG. 6 is a sectional view showing an example of etching in a certain case; FIG. 7 is a sectional view showing an etching state by a conventional method. FIG. 7 is a perspective view showing another etching state by a conventional method. (Explanation of symbols) 1... Semiconductor substrate, 2 -s+oJs 3... Polycrystalline silicon film, 4... Tungsten silicide film, 5... Resist, 6... Reaction product, 10... - Reaction chamber, 11... Gas inlet, 12... High frequency power supply, 13... Electrode, 21... Exhaust port. Applicant Fujitsu Limited

Claims (3)

【特許請求の範囲】[Claims] (1)酸化シリコン膜の上に順に形成した多結晶シリコ
ン膜とタングステンシリサイド膜をレジストマスクによ
って覆うとともに、 塩素及び臭化水素を含むガスのプラズマによって、上記
レジストマスクから露出した上記タングステンシリサイ
ド膜及び上記多結晶シリコン膜をエッチングし、上記多
結晶シリコン膜及びタングステンシリサイド膜をパター
ニングすることを特徴とする膜のパターニング方法。
(1) The polycrystalline silicon film and the tungsten silicide film formed in this order on the silicon oxide film are covered with a resist mask, and the tungsten silicide film and the tungsten silicide film exposed from the resist mask are covered with a plasma of gas containing chlorine and hydrogen bromide. A method for patterning a film, comprising etching the polycrystalline silicon film and patterning the polycrystalline silicon film and the tungsten silicide film.
(2)請求項(1)記載のガスにおける臭化水素添加量
を、塩素添加量の25%以下としたことを特徴とする膜
のパターニング方法。
(2) A method for patterning a film, characterized in that the amount of hydrogen bromide added to the gas according to claim (1) is 25% or less of the amount of chlorine added.
(3)請求項(1)記載のエッチングを70℃から15
0℃の範囲の温度下で行うことを特徴とする膜のパター
ニング方法。
(3) The etching described in claim (1) is performed at 70°C at 15°C.
A method for patterning a film, characterized in that it is carried out at a temperature in the range of 0°C.
JP21889889A 1989-08-25 1989-08-25 Film patterning method Pending JPH0382120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21889889A JPH0382120A (en) 1989-08-25 1989-08-25 Film patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21889889A JPH0382120A (en) 1989-08-25 1989-08-25 Film patterning method

Publications (1)

Publication Number Publication Date
JPH0382120A true JPH0382120A (en) 1991-04-08

Family

ID=16727039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21889889A Pending JPH0382120A (en) 1989-08-25 1989-08-25 Film patterning method

Country Status (1)

Country Link
JP (1) JPH0382120A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425839A (en) * 1992-05-14 1995-06-20 Texas Instruments Incorporated Method for rapidly etching material on a semiconductor device
EP0836222A1 (en) * 1996-10-08 1998-04-15 Texas Instruments Incorporated Interconnect structure comprising semiconductor material
US5756401A (en) * 1992-03-23 1998-05-26 Fujitsu Limited Process for the etching of polycide film
US6905628B2 (en) 2000-09-20 2005-06-14 Obducat Aktiebolag Method in etching of a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756401A (en) * 1992-03-23 1998-05-26 Fujitsu Limited Process for the etching of polycide film
US5425839A (en) * 1992-05-14 1995-06-20 Texas Instruments Incorporated Method for rapidly etching material on a semiconductor device
EP0836222A1 (en) * 1996-10-08 1998-04-15 Texas Instruments Incorporated Interconnect structure comprising semiconductor material
US6905628B2 (en) 2000-09-20 2005-06-14 Obducat Aktiebolag Method in etching of a substrate

Similar Documents

Publication Publication Date Title
JP4791956B2 (en) Method for etching a polysilicon gate structure in a plasma etch chamber and method for reducing microloading of etch rate between different doped materials of a substrate
KR20020061001A (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
JPH05243188A (en) Etching method
KR20040090931A (en) Method for fabricating a gate structure of a field effect transistor
JP2903884B2 (en) Semiconductor device manufacturing method
JPH1098029A (en) Processing method for etching anti-reflection organic coating from substrate
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
US6069087A (en) Highly selective dry etching process
JPH0382120A (en) Film patterning method
JPH06283477A (en) Method of manufacturing semiconductor device
JPH04298035A (en) Plasma etching method
JPH05304122A (en) Dry etching method and dry etching system
JP2003086568A (en) Method for etching
JP2681058B2 (en) Dry etching method
Sato et al. Control of etching-product-dependent shape and selectivity in gate polysilicon reactive ion etching
JPH03109728A (en) Manufacture of semiconductor device
JPH03155621A (en) Dry etching method
JPH08288257A (en) Etching method for polysilicon film
JPH03127826A (en) Dry etching method
EP0212585B1 (en) Selective and anisotropic dry etching
JP2000156404A (en) Element isolation etching
JPH0661190A (en) Dry etching method
JPS61251138A (en) Dry etching
JPH0629257A (en) Reactive ion etching method
JPH04294533A (en) Manufacture of semiconductor device