JPH02174409A - Optical reception circuit - Google Patents
Optical reception circuitInfo
- Publication number
- JPH02174409A JPH02174409A JP63330871A JP33087188A JPH02174409A JP H02174409 A JPH02174409 A JP H02174409A JP 63330871 A JP63330871 A JP 63330871A JP 33087188 A JP33087188 A JP 33087188A JP H02174409 A JPH02174409 A JP H02174409A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- receiving element
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 32
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 241000600169 Maro Species 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光受信回路に関し、特に受光素子からの出力を
増幅するAGC帰還回路付きの等化増幅回路を有する光
受信回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an optical receiving circuit, and more particularly to an optical receiving circuit having an equalizing amplifier circuit with an AGC feedback circuit for amplifying the output from a light receiving element.
従来、この種の光受信回路は、第3図に一例のブロック
図を示すように、カソードが電圧+■o0の電源端子5
1に接続される受光素子1と、受光素子1の出力信号を
増幅する前置増幅回路2と、前置増幅回路2に並列接続
される帰還抵抗器3と、前置増幅回路2の出力を入力と
する等化増幅回路4.と、等化増幅回路4の出力信号の
レベルを一定に保つためのAGC帰還回路5.とを含ん
で構成されていた。Conventionally, in this type of optical receiving circuit, as shown in an example block diagram in FIG.
1, a preamplifier circuit 2 that amplifies the output signal of the photodetector 1, a feedback resistor 3 that is connected in parallel to the preamplifier circuit 2, and an output signal of the preamplifier circuit 2. Equalization amplifier circuit for input 4. and an AGC feedback circuit 5 for keeping the level of the output signal of the equalization amplifier circuit 4 constant. It was composed of.
第3図において、電源端子51からは電源電圧+VCC
が供給されており、受光素子1の出力は前置増幅回路2
の入力側に接続され、前置増幅回路2の入出力間には帰
還抵抗器3が設けられてトランスインピーダンス型増幅
器が構成されている。In FIG. 3, the power supply voltage +VCC is output from the power supply terminal 51.
is supplied, and the output of the light receiving element 1 is sent to the preamplifier circuit 2.
A feedback resistor 3 is connected to the input side of the preamplifier circuit 2 and is provided between the input and output of the preamplifier circuit 2 to constitute a transimpedance type amplifier.
トランスインピーダンス型増幅器の出力信号は等化増幅
回路4.において等化され出力端子52を介して出力さ
れるとともに、その出力の一部はAGC帰還回路5.を
介して等化増幅回路41に帰還される。AGC帰還回路
5.は等化増幅回路41の出力の変化に対応して等化増
幅回路4.に対する入力電圧の増幅度を制御するように
作用しており、受光素子1に入力する光の強弱に応じて
変動する等化増幅回路41Lの出力が常に一定の振幅に
なるように利得制御が行われている。The output signal of the transimpedance amplifier is sent to an equalizing amplifier circuit 4. is equalized and output via the output terminal 52, and a part of the output is sent to the AGC feedback circuit 5. The signal is fed back to the equalization amplifier circuit 41 via. AGC feedback circuit5. equalizing amplifier circuit 4. corresponds to the change in the output of equalizing amplifier circuit 41. Gain control is performed so that the output of the equalization amplifier circuit 41L, which fluctuates depending on the intensity of light input to the light receiving element 1, always has a constant amplitude. It is being said.
上述した従来の光受信回路は、受光素子に対する光入射
強度が増大すると、受光素子の電流が増加するため前置
増幅回路が飽和状態となり、従って、前置増幅回路の出
力信号の波形に歪が発生する。そして更に、光入射強度
が増大すると前置増幅回路の動作範囲を越えて受信不能
となり、いわゆる光入射量に対するダイナミックレンジ
を拡大することが困難になるという欠点がある。In the conventional optical receiver circuit described above, when the intensity of light incident on the light receiving element increases, the current in the light receiving element increases, so the preamplifier circuit becomes saturated, and therefore the waveform of the output signal of the preamplifier circuit is distorted. Occur. Furthermore, when the intensity of incident light increases, it exceeds the operating range of the preamplifier circuit and reception becomes impossible, making it difficult to expand the so-called dynamic range for the amount of incident light.
本第1の発明の光受信回路は、光信号を電気信号に変換
する受光素子と、該受光素子のアノードからの出力信号
を増幅する前置増幅回路と、該前置増幅回路の出力信号
を等化増幅する等化増幅回路と、該等化増幅回路の出力
信号の出力レベルを一定に保つように前記等化増幅回路
の利得を制御するAGC帰還回路とを備える光受信回路
において、前記AGC帰還回路から出力される第1のA
GC制御電圧を入力し所定の第1の出力電圧を出力する
第1のレベルシフト回路と、前記AGC帰還回路から出
力される第2のAGC制御電圧を入力し所定の第2の出
力電圧を出力する第2のレベルシフト回路と、前記第1
の出力電圧をゲート入力としソースが電源端子に接続さ
れドレインが前記受光素子のアノードに接続される第1
のMOSトランジスタと、前記第2の出力電圧をゲート
入力としソースが接地端子に接続されドレインが前記受
光素子のアノードに接続される第2のMOSトランジス
タとを含んで構成される。The optical receiving circuit of the first invention includes a light receiving element that converts an optical signal into an electrical signal, a preamplifier circuit that amplifies the output signal from the anode of the light receiving element, and an output signal of the preamplifier circuit. An optical receiving circuit comprising an equalization amplifier circuit that performs equalization amplification, and an AGC feedback circuit that controls the gain of the equalization amplifier circuit so as to keep the output level of the output signal of the equalization amplifier circuit constant. The first A output from the feedback circuit
a first level shift circuit that inputs a GC control voltage and outputs a predetermined first output voltage; and a second level shift circuit that inputs a second AGC control voltage output from the AGC feedback circuit and outputs a predetermined second output voltage. a second level shift circuit that
A first circuit whose gate inputs the output voltage of
and a second MOS transistor whose gate inputs the second output voltage, whose source is connected to the ground terminal, and whose drain is connected to the anode of the light receiving element.
本第2の発明の光受信回路は、光信号を電気信号に変換
する受光素子と、該受光素子のアノードからの出力信号
を増幅する前置増幅回路と、該前置増幅回路の出力信号
を等化増幅する等化増幅回路と、該等化増幅回路の出力
信号の出力レベルを一定に保つように前記等化増幅回路
の利得を制御するAGC帰還回路とを備える光受信回路
において、前記受光素子のカソードと電源端子との間に
挿入される前記受光素子を流れる電流を検出し電圧に変
換する電流電圧変換回路と、入力端が前記受光素子のカ
ソードに接続される第1のレベルシフト回路と、入力端
が前記受光素子のカソードに接続される入出力特性が反
転する第2のレベルシフト回路と、ゲートが前記第1の
レベルシフト回路の出力端に接続されソースが前記電源
端子に接続されドレインが前記受光素子のアノードに接
続される第1のMOSトランジスタと、ゲートが前記第
2のレベルシフト回路の出力端に接続されソースが接地
端子に接続されドレンイが前記受光素子のアノードに接
続される第2のMOSトランジスタとを含んで構成され
る。The optical receiving circuit of the second invention includes a light receiving element that converts an optical signal into an electrical signal, a preamplifier circuit that amplifies the output signal from the anode of the light receiving element, and an output signal of the preamplifier circuit. An optical receiving circuit comprising an equalizing amplifier circuit that performs equalization amplification and an AGC feedback circuit that controls the gain of the equalizing amplifier circuit so as to keep the output level of the output signal of the equalizing amplifier circuit constant. a current-voltage conversion circuit that detects the current flowing through the light receiving element and converts it into voltage, which is inserted between the cathode of the element and the power supply terminal; and a first level shift circuit whose input terminal is connected to the cathode of the light receiving element. a second level shift circuit whose input terminal is connected to the cathode of the light receiving element and whose input/output characteristics are inverted; and a gate thereof is connected to the output terminal of the first level shift circuit and whose source is connected to the power supply terminal. a first MOS transistor whose drain is connected to the anode of the light-receiving element, whose gate is connected to the output terminal of the second level shift circuit, whose source is connected to a ground terminal, and whose drain is connected to the anode of the light-receiver. and a second MOS transistor.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は水弟1の発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of Sui's invention.
第1図に示すように、受光素子1のカソードは電源+■
。0が供給される端子51に接続され、受光素子1のア
ノードは前置増幅回路2の入力側に接続されている。受
光素子1に光信号が入射するとその光信号の入射強度に
応じて受光素子1の電流が変化し、前置増幅回路2及び
帰還抵抗器3を含むトランスインピーダンス型増幅器を
介して、光信号の入射強度に対応する出力信号が等化増
幅回路4に入力される1等化増幅回路4において前置増
幅回路2の出力信号が等化され出力端子52を介して出
力されるとともに、その出力の一部はAGC帰還回路5
に入力され、AGC帰還回路5から出力される。As shown in Fig. 1, the cathode of the light receiving element 1 is connected to the power supply +■
. 0 is supplied to the terminal 51 , and the anode of the light receiving element 1 is connected to the input side of the preamplifier circuit 2 . When an optical signal is incident on the light receiving element 1, the current of the light receiving element 1 changes according to the incident intensity of the optical signal, and the optical signal is transmitted through a transimpedance amplifier including a preamplifier circuit 2 and a feedback resistor 3. The output signal of the preamplifier circuit 2 is equalized in the equalization amplifier circuit 4 in which an output signal corresponding to the incident intensity is input to the equalization amplifier circuit 4, and the output signal of the preamplifier circuit 2 is equalized and output via the output terminal 52. Part of the AGC feedback circuit 5
and output from the AGC feedback circuit 5.
AGC制御電圧は等化増幅回路4の出力電圧が増大する
と増大した第2のAGC制御電圧を出力するLoss端
子からの出力と反対に減少した第1のAGC制御電圧を
出力する0AIN端子からの出力とに分離され、等化増
幅回路4に帰還されるとともにGAIN端子からの第1
のAGC制御電圧は第1のレベルシフト回路6を介して
第1の出力電圧としてpチャネル型の第1のMOSトラ
ンジスタ8のゲートに入力され、LO3S端子からの第
2のAGC制御電圧は第2のレベルシフト回路7を介し
て第2の出力電圧としてnチャネル型の第2のMOSト
ランジスタ9のゲートに入力される。When the output voltage of the equalization amplifier circuit 4 increases, the AGC control voltage is outputted from the Loss terminal which outputs the second AGC control voltage which increases.In contrast, the output from the 0AIN terminal outputs the first AGC control voltage which decreased. and is fed back to the equalization amplifier circuit 4, and the first
The AGC control voltage is input as the first output voltage to the gate of the p-channel first MOS transistor 8 via the first level shift circuit 6, and the second AGC control voltage from the LO3S terminal is input as the first output voltage. The voltage is input as a second output voltage to the gate of a second n-channel MOS transistor 9 via a level shift circuit 7 .
MOS)ランジスタ8及び9のドレインは受光素子1の
アノード、即ち前置増幅回路2の入力端に接続されMO
S)ランジスタ8のソースは電源+Vccを供給する電
源端子51に接続され、MOSトランジスタ9のソース
は接地端子に接続されている。The drains of the transistors 8 and 9 are connected to the anode of the light receiving element 1, that is, the input terminal of the preamplifier circuit 2.
S) The source of the transistor 8 is connected to a power supply terminal 51 that supplies power +Vcc, and the source of the MOS transistor 9 is connected to a ground terminal.
かかる構成において、等化増幅回284の出力電圧の増
大にともなって、GAIN端子からの第1のAGC制御
電圧は減少し、Loss端子からの第2のAGC制御電
圧は増大する特性を有しており、前述した第3図の光受
信回路の場合と同様に、等化増幅回路4の出力電圧を一
部レベルに保つよう作用するとともに、その電圧レベル
に応じてMOS)ランジスタ8及びMOSトランジスタ
9の動作状態を制御する。In this configuration, as the output voltage of the equalization amplifier circuit 284 increases, the first AGC control voltage from the GAIN terminal decreases, and the second AGC control voltage from the Loss terminal increases. As in the case of the optical receiver circuit shown in FIG. control the operating state of the
光信号の入射強度が弱いときには、レベルシフト回路6
及び7を介してMOS)ランジスタ8及び9のゲートに
入力されるそれぞれ第1及び第2の出力電圧の電圧は、
MOSトランジスタ8及び9のしきい電圧■↑と比較し
て、式(1)に示す関係となる。ただし、Vaはゲート
・ソース間電圧である。When the incident intensity of the optical signal is weak, the level shift circuit 6
The voltages of the first and second output voltages input to the gates of transistors 8 and 9, respectively (through MOS and 7) are:
Compared with the threshold voltages ↑ of MOS transistors 8 and 9, the relationship shown in equation (1) is obtained. However, Va is the gate-source voltage.
V t < V o・・・(1)
この場合、MOSトランジスタ8及び9はともに非導通
状態となり、第1図に示す光受信回路の動作は第3図で
示した従来例の動作と同様になる。V t <V o (1) In this case, both MOS transistors 8 and 9 become non-conductive, and the operation of the optical receiver circuit shown in FIG. 1 is similar to the operation of the conventional example shown in FIG. 3. Become.
次に、光信号の入射強度が強くなると第1のAGC制御
電圧は低下し、第2のAGC制御電圧は増大し、レベル
シフト回路6を介しMOSトラジスタ8への第1の出力
電圧としてのゲート電圧VGpは減少し、同様に、レベ
ルシフト回路7を介しMOSトランジスタ9への第2の
出力電圧としてのゲート電圧VIINは増大していく。Next, when the incident intensity of the optical signal increases, the first AGC control voltage decreases, the second AGC control voltage increases, and the gate voltage is output to the MOS transistor 8 via the level shift circuit 6 as the first output voltage. Voltage VGp decreases, and similarly, gate voltage VIIN as the second output voltage to MOS transistor 9 via level shift circuit 7 increases.
ここで、MOSトランジスタの特性上、VO−V t
’> V oのときソース・ドレイン間で抵抗性を示す
ことになり、このときの抵抗RONは式(2)のように
示される。ただし、βは利得係数とする。Here, due to the characteristics of the MOS transistor, VO-V t
'>Vo, resistance is exhibited between the source and drain, and the resistance RON at this time is expressed as shown in equation (2). However, β is a gain coefficient.
RoN=+=〔β(Vo Vt))−’・12)式(
2)から、MOSトランジスタ8及び9のゲート・ソー
ス間電圧■。がしきい電圧VTより大きくなると、MO
Sトランジスタ動作状態時のソ−ス・ドレイン間抵抗は
線形的に減少し、ゲート電圧値に応じてMOSトランジ
スタ8及び9のソース・ドレイン間に電流が流れる。た
だし、pチャネル型のMOSトランジスタ8のソース・
ドレイン間抵抗ROMTP)とnチャネル型のMOSト
ランジスタ9のソース・ドレイン間抵抗ROM(a)は
上述した前置増幅回路2の入力バイアス電位にあわせる
ようにゲート縦横比を設定する必要がある。 ゲート縦
横比とソース・ドレイン間抵抗ROMとの関係は式(3
)のように示される。ただし、μ・はモビリティ+CO
はゲート酸化膜容量、W/Lはゲート縦横比である。RoN=+=[β(Vo Vt))−'・12) Formula (
From 2), the gate-source voltage of MOS transistors 8 and 9 ■. When the voltage becomes larger than the threshold voltage VT, the MO
When the S transistor is in operation, the source-drain resistance decreases linearly, and current flows between the sources and drains of MOS transistors 8 and 9 in accordance with the gate voltage value. However, the source of p-channel type MOS transistor 8
The gate aspect ratio of the drain-to-drain resistance ROMTP) and the source-drain resistance ROM(a) of the n-channel MOS transistor 9 must be set to match the input bias potential of the preamplifier circuit 2 described above. The relationship between the gate aspect ratio and the source-drain resistance ROM is expressed by the formula (3
). However, μ・ is mobility + CO
is the gate oxide film capacitance, and W/L is the gate aspect ratio.
β=μCo(W/L)・・・(3)
上述した結果から、光信号の入射強度が強くなると、そ
の強度に応じてMo3)ランジスタ8及び9のソース・
ドレイン間の抵抗が低下し、ソース・ドレイン間に電流
が流れるため、前置増幅回路2の入力インピーダンスが
低下して前置増幅回路2における飽和状態が回避され、
光入射強度に対する光受信回路のダイナミックレンジが
拡大できる。β=μCo(W/L)...(3) From the above results, as the incident intensity of the optical signal increases, the source of Mo3) transistors 8 and 9 increases depending on the intensity.
Since the resistance between the drains is reduced and current flows between the source and drain, the input impedance of the preamplifier circuit 2 is reduced and saturation in the preamplifier circuit 2 is avoided.
The dynamic range of the optical receiving circuit relative to the incident light intensity can be expanded.
第2図は本第2の発明の一実施例のブロック図である。FIG. 2 is a block diagram of an embodiment of the second invention.
第2図に示すように、受光素子1のカソードは電流電圧
変換回路としての抵抗10を介して電源+vccを供給
する電源端子51に接続され、レベルシフト回路6及び
11の入力端はそれぞれ受光素子1のカソードに接続さ
れている。その他の接続は上述した第1図の実施例と同
様である。As shown in FIG. 2, the cathode of the light-receiving element 1 is connected to a power supply terminal 51 that supplies power +vcc via a resistor 10 as a current-voltage conversion circuit, and the input terminals of the level shift circuits 6 and 11 are connected to the light-receiving element, respectively. 1 cathode. Other connections are the same as in the embodiment shown in FIG. 1 described above.
かかる構成において、光信号の入射強度が強くなると受
光素子1に電流が流れ、抵抗10における電圧降下によ
り受光素子1のアノード電圧は低下する。この電圧の変
化にしたがってレベルシフト回路6はpチャネル型のM
OSトランジスタ8のゲート電圧を制御する。又、レベ
ルシフト回路11は入力電圧の低下に応じて出力が増大
するように反転出力になっており、nチャネル型のMO
Sトランジスタ9のゲート電圧を制御する。それ故、上
述した第1図の実施例と同様の動作特性を有する。In such a configuration, when the incident intensity of the optical signal increases, a current flows through the light receiving element 1, and the anode voltage of the light receiving element 1 decreases due to the voltage drop across the resistor 10. According to this change in voltage, the level shift circuit 6 shifts the p-channel type M
Controls the gate voltage of OS transistor 8. In addition, the level shift circuit 11 has an inverted output so that the output increases as the input voltage decreases, and is an n-channel type MO
Controls the gate voltage of S transistor 9. Therefore, it has the same operating characteristics as the embodiment of FIG. 1 described above.
以上説明したように本発明は、光信号の入射強度の強い
ときには、受光素子の出力を増幅する前置増幅回路の入
力インピーダンスを低下させて前置増幅回路が飽和状態
になることを防止することにより、光信号入力に対する
光受信回路のダイナミックレンジを拡大できる効果があ
る。As explained above, the present invention prevents the preamplifier circuit from becoming saturated by lowering the input impedance of the preamplifier circuit that amplifies the output of the light receiving element when the incident intensity of the optical signal is strong. This has the effect of expanding the dynamic range of the optical receiving circuit with respect to optical signal input.
第1図は本第1の発明の一実施例のブロック図、第2図
は本第2の発明の一実施例のブロック図、第3図は従来
の光受信回路の一例のブロック図である。
1・・・受光素子、2・・・前置増幅回路、3・・・帰
還抵抗器、4.4.・・・等化増幅回路、5,5.・・
・AGC帰還回路、6,7.11・・・レベルシフト回
路、8.9・・・Mo3)ランジスタ、10・・・抵抗
。
ff史系干、z前1L噌幅回q卜、 3麿11氏仇著L
4寺イU噌幅回路、5AGCパ一!回2与、6,7レベ
ルシフト回足4.8、’? MO:5 ト5;>’l’
3.5ftJJF+”y、 sz*力m子。FIG. 1 is a block diagram of an embodiment of the first invention, FIG. 2 is a block diagram of an embodiment of the second invention, and FIG. 3 is a block diagram of an example of a conventional optical receiving circuit. . 1... Light receiving element, 2... Preamplifier circuit, 3... Feedback resistor, 4.4. ... Equalization amplifier circuit, 5, 5.・・・
- AGC feedback circuit, 6, 7.11... Level shift circuit, 8.9... Mo3) transistor, 10... Resistor. ff history series, z front 1L width times, 3 Maro 11 Mr. L.
4-temperature U-width circuit, 5 AGC parts! Times 2 given, 6,7 level shift times 4.8,'? MO:5 ト5;>'l'
3.5ftJJF+”y, sz*force m child.
Claims (2)
素子のアノードからの出力信号を増幅する前置増幅回路
と、該前置増幅回路の出力信号を等化増幅する等化増幅
回路と、該等化増幅回路の出力信号の出力レベルを一定
に保つように前記等化増幅回路の利得を制御するAGC
帰還回路とを備える光受信回路において、前記AGC帰
還回路から出力される第1のAGC制御電圧を入力し所
定の第1の出力電圧を出力する第1のレベルシフト回路
と、前記AGC帰還回路から出力される第2のAGC制
御電圧を入力し所定の第2の出力電圧を出力する第2の
レベルシフト回路と、前記第1の出力電圧をゲート入力
としソースが電源端子に接続されドレインが前記受光素
子のアノードに接続される第1のMOSトランジスタと
、前記第2の出力電圧をゲート入力としソースが接地端
子に接続されドレインが前記受光素子のアノードに接続
される第2のMOSトランジスタとを含むことを特徴と
する光受信回路。(1) A photodetector that converts an optical signal into an electrical signal, a preamplifier circuit that amplifies the output signal from the anode of the photodetector, and an equalization amplifier circuit that equalizes and amplifies the output signal of the preamplifier circuit. and an AGC that controls the gain of the equalization amplifier circuit so as to keep the output level of the output signal of the equalization amplifier circuit constant.
a first level shift circuit that receives a first AGC control voltage output from the AGC feedback circuit and outputs a predetermined first output voltage; a second level shift circuit which inputs the second AGC control voltage to be output and outputs a predetermined second output voltage; the gate inputs the first output voltage, the source is connected to the power supply terminal, and the drain is connected to the a first MOS transistor connected to the anode of the light receiving element; and a second MOS transistor having the second output voltage as a gate input, a source connected to a ground terminal, and a drain connected to the anode of the light receiving element. An optical receiving circuit comprising:
素子のアノードからの出力信号を増幅する前置増幅回路
と、該前置増幅回路の出力信号を等化増幅する等化増幅
回路と、該等化増幅回路の出力信号の出力レベルを一定
に保つように前記等化増幅回路の利得を制御するAGC
帰還回路とを備える光受信回路において、前記受光素子
のカソードと電源端子との間に挿入される前記受光素子
を流れる電流を検出し電圧に変換する電流電圧変換回路
と、入力端が前記受光素子のカソードに接続される第1
のレベルシフト回路と、入力端が前記受光素子のカソー
ドに接続される入出力特性が反転する第2のレベルシフ
ト回路と、ゲートが前記第1のレベルシフト回路の出力
端に接続されソースが前記電源端子に接続されドレイン
が前記受光素子のアノードに接続される第1のMOSト
ランジスタと、ゲートが前記第2のレベルシフト回路の
出力端に接続されソースが接地端子に接続されドレンイ
が前記受光素子のアノードに接続される第2のMOSト
ランジスタとを含むことを特徴とする光受信回路。(2) A photodetector that converts an optical signal into an electrical signal, a preamplifier circuit that amplifies the output signal from the anode of the photodetector, and an equalization amplifier circuit that equalizes and amplifies the output signal of the preamplifier circuit. and an AGC that controls the gain of the equalization amplifier circuit so as to keep the output level of the output signal of the equalization amplifier circuit constant.
a current-voltage conversion circuit that detects a current flowing through the light-receiving element and converts it into a voltage, which is inserted between the cathode of the light-receiving element and a power supply terminal; The first connected to the cathode of
a second level shift circuit whose input terminal is connected to the cathode of the light-receiving element and whose input/output characteristics are inverted, and whose gate is connected to the output terminal of the first level shift circuit and whose source is connected to the first level shift circuit; a first MOS transistor connected to a power supply terminal and having a drain connected to the anode of the light receiving element; a first MOS transistor having a gate connected to the output terminal of the second level shift circuit, a source connected to a ground terminal, and a drain connected to the light receiving element; a second MOS transistor connected to the anode of the optical receiver circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63330871A JPH02174409A (en) | 1988-12-27 | 1988-12-27 | Optical reception circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63330871A JPH02174409A (en) | 1988-12-27 | 1988-12-27 | Optical reception circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02174409A true JPH02174409A (en) | 1990-07-05 |
Family
ID=18237447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63330871A Pending JPH02174409A (en) | 1988-12-27 | 1988-12-27 | Optical reception circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02174409A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111092025A (en) * | 2019-12-25 | 2020-05-01 | 上海华力微电子有限公司 | Source-drain resistance testing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274409A (en) * | 1985-05-29 | 1986-12-04 | Nec Corp | Photodetecting circuit |
JPS63178613A (en) * | 1987-01-20 | 1988-07-22 | Mitsubishi Electric Corp | Agc circuit for photodetector |
-
1988
- 1988-12-27 JP JP63330871A patent/JPH02174409A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274409A (en) * | 1985-05-29 | 1986-12-04 | Nec Corp | Photodetecting circuit |
JPS63178613A (en) * | 1987-01-20 | 1988-07-22 | Mitsubishi Electric Corp | Agc circuit for photodetector |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111092025A (en) * | 2019-12-25 | 2020-05-01 | 上海华力微电子有限公司 | Source-drain resistance testing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
US7046077B2 (en) | Current source circuit and amplifier using the same | |
US8149055B2 (en) | Semiconductor integrated circuit device | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
KR100275177B1 (en) | Low-voltage differential amplifier | |
US20050151588A1 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
US6617925B2 (en) | Method and apparatus for gain compensation and control in low voltage differential signaling applications | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
EP1435693B1 (en) | Amplification circuit | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
US6538513B2 (en) | Common mode output current control circuit and method | |
US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
US8008972B2 (en) | Differential signal generator circuit | |
US6903607B2 (en) | Operational amplifier | |
KR100499856B1 (en) | Variable gain amplifier | |
JPH02174409A (en) | Optical reception circuit | |
US6583670B2 (en) | CMOS current amplifier | |
US4333025A (en) | N-Channel MOS comparator | |
JP4867066B2 (en) | Amplifier circuit | |
US7161431B2 (en) | Class B amplifier with process variation independent deadband | |
JP7259625B2 (en) | Transimpedance amplifier circuit | |
US7852157B2 (en) | Differential amplifier | |
US20210328563A1 (en) | Circuit employing mosfets and corresponding method | |
JPH05102756A (en) | Differential amplifier circuit |