JPH02171818A

JPH02171818A - タブレット

Info

Publication number: JPH02171818A
Application number: JP63326738A
Authority: JP
Inventors: Masahiro Ise; 伊勢　雅博
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-12-24
Filing date: 1988-12-24
Publication date: 1990-07-03
Anticipated expiration: 2010-07-31
Also published as: JPH0769763B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、座標人力を行なうタブレットをデイスプレ
ィと一体としたデイスプレィ一体型タブレットに適用し
て好適なタブレットに間する。

［従来の技術］従来、デイスプレィ一体型タブレットは、第９図に示す
ように、デイスプレィ６１とタブレット５２とがそれぞ
れ別個独立に形成され、そして、これらを互いに密着さ
せることにより一体に構成される。ここで、例えばデイ
スプレィ５１としてＥＬ（エレクトロ・ルミネッセンス
）表示素子が用いられ、タブレット５２として静電容量
結合型のものが用いられる。なお、第９図において、６
３は走査パルス検出用のペンである。

〔発明が解決しようとする課Ｍ］ところで、このように構成されるものによれば、タブレ
ット５２のマトリックス状に配置された電極の１本ずつ
に１１１１次走査パルスが供給され、そして、この走査
パルスがベン５３て検出されることで座標検出が行なわ
れるが、ベン５３の検出信号のレベルが小さく、そのた
め走査パルスの検出が容易でなく、良好な座標検出が困
難であった。

そこで、この発明では、走査パルスの検出を容易とし、
良好な座標検出が可能となるようにしたタブレットを提
供することを目的とするものである。

［課題を解決するための手段］この発明は、マトリックスパネルと、行１ｉ極ドライバ
と、列電極ドライバと、行座標検出部と、列座標検出部
と、検出用導体とを備え、行電極トライバよりパネルの
行電極に順次供給される走査パルスが横出用導体で検出
されて行座標検出部に供給されることにより行座標が検
出されると共に、列電極ドライバよりパネルの列電極に
順次供給される走査パルスが検出用導体で検出されて列
座標検出部に供給されることにより列座標が検出される
タブレットであって、パネルの行１を極および列電極は
、それぞれ行ＷＩＦｉＩドライバおよび列電極ドライバ
より、隣り合った複数の電極に同時に走査パルスが供給
された状態で順次走査されるものである。

［作　用］上述構成においては、パネルの行電極ｙ１．　５’２＋
・・・ｔａｎおよび列電極ｒ１．　　！２．　　・・・
ＸＩは、それぞれ行電極ドライバ２および列電極ドライ
バ３より、隣り合った複数の電極に同時に走査パルスＰ
ｙ’、Ｐｘ’が供給された状態で順次走査されるので、
横出用導体６の検出信号のレベルが大きくなり、走査パ
ルスＰｙ’、ＰＫ’の検出が容易となり、座標検出を良
好に行ない得る。

［実　施　例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。

同図において、１は薄！ｌ　Ｅ　Ｌマトリックスパネル
であり、５／１．　　ｙＬ　　・・・・、ｙｎは行電極
、ｘ！、ｘ２．　　Ｉ・・・、ＸＩは列電極である。

また、２は行電極ドライバであり、その複数の出力端子
はそれぞれパネル１の行電極ｙ！、ｙ２゜・・・・ｌｓ
’１１に接続される。また、３は列電極トライバであり
、その複数の出力端子はそれぞれパネル１０列電極ｘ１
．　　ｘ２．　　・・・・、ＸＩに接続される。

これら行を極ドライバ２および列電極ドライバ３の動作
はタイミング発生回路４によって制御される。

第２図に示すように、表示モードでは、行電極ドライバ
２より行電極ｙ１．　　ｙ２．　　・・・・、ｙｎに１
電極単位で順次走査パルスＰｙが供給されると共に、列
１ｔｔｉドライバ３より判型Ｆｊｘ１．　　ｘ２゜・・
・・、ｘｒｎに表示データＳＤに対応した電圧■ＳＯが
ｌ走査線ごとに同時に供給される。

また、行座標くｙ座ＷＡ）の検出モードでは、行電極ド
ライバ２より行電極ｙｌ、ｙ２．　　・・・・ｙｎに順
次走査パルスＰｙ′が供給される。この場合、走査パル
スＰｙ′のパルス幅は広くされ、行電極ｙ１．ｙ２．　
　・・・・＋　　ｙｎのうち隣り合った複数の電極、例
えば２０本の電極に、同時に走査パルスＰｙ′が供給さ
れた状態で順次走査される。

また、列座標（Ｘ座標）の検出モードでは、列電極ドラ
イバ３より列電極ｘｉ、　　ｘ２．　　・・・・ｘｒａ
に順次走査パルスＰｘ’が供給される。この場合、走査
パルスＰｘ’のパルス幅も広くされ、判型ＦＩＩｘｔ、
ｘ２ｔ　　Ｉ　＊　４　＊、ＸＩのうち隣り合った複数
の電極、例えば２０本の電極に、同時に走査パルスＰｘ
’が供給された状態で順次走査される。

そして、表示モードの期間、行座標の検出モードの期間
および列座標の検出モードの期間は各フレームに時分割
的に設けられる。なお、その順序は図示の例に限られる
ものでなく、任意である。

ここで、表示モードのときの走査パルスＰｙの極性は、
ｌフレームごとに反転するようにされる。

また、座標検出モードのときの走査パルスＰｙ′Ｐｘ′
の極性も、それぞれｌフレームごとに反転するようにす
ることが望ましいが、回路の簡単化のため片極性のパル
スとしてもよい。この場合は。

電圧は低い方がよいが、あまり低くするとＳ／Ｎよく走
査パルスＰｙ’、Ｐｘ’を検出することができなくなる
。

例えば、表示モードにおいては、発光閾値電圧が＋２０
０■に対し、行電極ｙｌ＋　　３７２．　　・争・ｙｎ
に走査パルスＰｙとして＋２１６■あるいは一１６５■
、列電極ｘ１．　　ｘ２＋　　・・轡・。

χ鰯に電圧■ＳＤとして＋５０ＶあるいはＯｖが選択的
に供給され、発光画素部には＋２１６■、非発光画素部
には＋１６５■が１フレームごとに交互に極性が反転さ
れて供給される。また１行座標の検出モードにおいては
、行電極ｙ１．ｙ２゜・・・＋３’ｎに走査パルスＰｙ
′として＋２５Ｖが供給され、列座標の検出モードにお
いては、列電極ＸＬ　　Ｘ２＋　　”　”　”　”＋　
　Ｘ■多こ走査パルスＰＸ′として＋２５Ｖが供給され
る。

以上の構成において、表示モードでは、行電極ｙ１．　
　ｙ２．　　・・ｅ・＋　　ｙｎに１電極単位で順次走
査パルスＰｙが供給されると共に、列電極ｘ　１　＋ｘ
２．　　・φ・・、ＸＩに表示データＳＤに対応した電
圧ＶＳＤが１走査線ごとに同時に供給されるため、線順
次走査による表示駆動となり、表示データＳＤに対応し
た画像が表示される。

また、５はペンシル状導体（以下「ペン」という）であ
り、このペン５をパネル１の任意位置に接触させること
で静電容量結合により走査パルスが検出される。

この場合、上述したように座標検出モードにおいては、
隣り合った複数の電極に同時に走査パルスＰｙ’　　Ｐ
ｘ’が供給された状態で順次走査されるので、ひとつの
電極のみに走査パルスＰｙ′Ｐｘ’が供給されるものに
比べて、ペン５の検出信号のレベルは増大する。第３図
を参照して、このことについて詳細に説明する。

同図において、４１はペンシル状導体（以下「ペン」と
いう）、４２は＃ＩＥＩＩＥＬマトリックスパネルのガ
ラス板である。４３はマトリックス電極であり、本来行
電極と列電極の２層からなるが、説明の簡単化のため、
１層のみを示している。４４は走査用の切換スイッチ、
４６は走査パルス用の電源、４６は走査パルス検出用の
アンプ（第１図においてはアンプ６）の人力インピーダ
ンスである。

ペン４１と電極４３との間には、図示のようにコンデン
サが存在し、電極番号■に対応してその容量をＣｉ　と
する、また、電極４３は、Ｊ≦ｉ　−１またはｊ≧１＋
４では接地され、ｉ≦Ｊ≦ｉ＋３では！Ｒ４５に接続さ
れているものとする。なお、電極４３の数はｎで、　ｌ
≦ｊ≦ｎとする。

第４図は、この場合の等価回路を示したものである。こ
こで、ＣＶＳ　＝　Ｃｉ＋　Ｃｉ＋ｌ＋　Ｃｉ＋２＋　Ｃｉ＋
３ＣＧＮＯ＝ＣＩ＋Ｃ２＋−−−＋Ｃ７−］＋Ｃｉ＋４
＋−−−＋Ｃｎであり、ペン４１による検出信号Ｖａは
、ＩＺｉｎＮ＞１／ωＣＧＩＬＤに選べば次式のようになる。　　１Ｚｉｎｌは人力イン
ピーダンス４６の大きさである。

ここで、ｖＳは電源４５の電圧値、Ｃｏはペン４１と電
極４３間で形成される全容量であり、ＣｖＳ＋　ＣＧＮ
Ｏである。

この（１）式から明らかなように、電極４３に１電極ず
つ電源４５を供給する方式では、ｎが数百の場合には、
ＣＶＳ　（Ｃｏとなるため、検出信号ＶＳが小さく、走
査パルスの検出が困難となる。

しかし、本例のように同時に電源４５が供給される電極
４３の数を多くすると、それに応じてＣｖＳが大きくな
って検出信号ＶＳが大きくなり、走査パルスの検出が容
易となる。

この場合、電極４３によって形成されるコンデンサの容
量Ｃｉは、第６図に示すようにペン４１から遠くなる程
小さくなり、例えば電極ピッチ０゜３■、ガラス厚２．
　４１ｍの場合で、左右１０電極付近より遠方ではその
影響は無視できる。したがって、同時に電ｆｉ４５が供
給される電極４３の数は２０もあればよく、それ以上増
やしても検出信号のレベル増大効果は期待できない。

第１図において、このベン５の検出信号はアンプ６に供
給されて増幅され、このアンプ６からの検出信号ＶＳは
コンパレータ７に供給されて基準電圧Ｖ「と比較される
。ペン５の検出信号のアンプ６の出力電圧ＶＳは、第６
図に示すようにベン５とガラス板との距ａｄに略反比例
して減少する。

基準電圧Ｖｒは、距ＩＩＩ　ｄ　ｉｔ　ｄ　ｏとしたと
きの検出信号ＶＳのレベルと等しく設定される。後述す
るように距＠　ｄ　ｏは座標検出動作に入る位置であり
、予め操作性を考慮して決定され、例えばｌａｍとされ
る。ペン５がガラス上（ガラス厚＝　２．　４　ａｒｍ
）、即ちｄ＝２．４ｗｎのとき検出信号ｖｓが３Ｖ、ｄ
＝４−腸のとき検出信号ＶＳは１ｖとなる。したがって
、この場合には、Ｖｒ＝２Ｖとすれば、ｄ。

＝３．４−麿となり、ガラス板表面から１−一の距離に
なる。

このコンパレータ７からは、検出信号ＶＳが基準電圧Ｖ
ｒより大きいときには高レベル“１”の信号が出力され
、−力検出信号ｖｓが基準電圧Ｖｒより小さいときには
低レベル“０″の信号が出力される。そして、このコン
パレータ７の出力信号はアンド回路８に供給される。

また、アンプ６からの検出信号ＶＳは、ピーク時点検出
回路９に供給され、このピーク時点検出回路９からは、
検出信号ｖｓのピーク時点で高レベル“１″の信号が出
力されると共に、その他のときには低レベル“０”の信
号が出力される。そして、このピーク時点検出回路９の
出力信号はアンド回路８に供給される。

アンド回路８からは、検出信号ＶＳが基準電圧Ｖｒより
大きく、かつ検出信号ＶＳのピーク時点で高レベル“１
”の信号が出力されると共に、その他のときには低レベ
ル“ＯＩＩの信号が出力される。このアンド回路８の出
力信号は、行座標検出部ｌＯおよび列座標検出部１１に
供給される。この場合、行座標検出部１０は、例えばカ
ウンタで構成され、タイミング発生回路４より、行座標
の検出モードとなる前にリセット信号が供給されてリセ
ットされると共に、パネルｌの行電極ｙ＋。

３／２．−−・・＋３／ｎに順次走査パルスＰｙ′が供
給されるタイミングでクロックが供給されてカウントさ
れ、そして、アンド回路８の出力信号が高レベル“１”
となるタイミングでカウント動作がストップされる。し
たがって、行座標検出部ｌＯからは、ペン５が接触され
るパネルｌの任意位置に対応したカウント値が行座標出
力として得られる。

また、列座標検出部１１も、例えばカウンタで構成され
、タイミング発生回路４より、列座標の検出モードとな
る前にリセット信号が供給されてリセットされると共に
、パネル１の判型Ｆｉｉｘ　Ｉ　＊ｘ２．　　舎・拳φ
ｌ　　ＸＩに順次走査パルスＰｘ’が供給されるタイミ
ングでクロックが供給されてカウントされ、そして、ア
ンド回路８の出力信号が高レベル“Ｉ　ＩＩとなるタイ
ミングでカウント動作がストップされる。したがって、
列座標検出部１！からは、ベン５が接触されるパネルｌ
の任意位置に対応したカウント値が列座標出力として得
ろれる。

第７図は、実施例の具体構成を示す図である。

第７図において、第１図と対応する部分には同一符号を
付して示している。

同図において、２！はパネルｌの行電極ｙＩ。

Ｓ／２．　　・・・・１　　ｙｎの電極数に対応した段
数を有するシフトレジスタ、２２はその電極数に対応し
たアンド回路２Ａ１〜２　Ａｎ、　　エクスクル−シブ
ノア回路２ＥＩ　〜２Ｅｎ、ＮチャネルＦＥＴ２Ｎ！　
〜２ＮｎおよびＰチャネルＦＥＴ２ＰＩ　〜２Ｐｎ等を
有するドライバ、２３は電源Ｖｗ＋（＋２１５■）、接
地（０■）および電ｔ！Ｊｌ／２　ＶＤ　　（＋２５ｖ
）を切換えるための切換スイッチ、２４は電源Ｖｗ−（
−１６５ｖ）および接地（Ｏｖ）を切換えるための切換
スイッチであり、これらシフトレジスタ２１、ドライバ
２２、切換スイッチ２３゜２４によって行電極ドライバ
２が構成される。

すなわち、シフトレジスタ２１のｎ段の出力端子は、そ
れぞれドライバ２２のアンド回路２Ａ１〜２Ａｎの入力
端に接続され、このアンド回路２Ａ１〜２Ａｎの出力側
はそれぞれエクスクル−シブノア回路２ＥＩ〜２Ｅｎの
入力端に接続され、このエクスクル−シブノア回路２Ｅ
１〜２Ｅｎの出力側はそれぞれＮチャネルＦＥＴ２Ｎ１
〜２Ｎｎのゲートに接続されると共に、ＰチャネルＦＥ
Ｔ２Ｐｌ〜２Ｐ「１のゲートに接続される。

また、ＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのソースはそれ
ぞれ切換スイッチ２３の可動端子に接続され、この切換
スイッチ２３のａｆｉｌｌの固定端子は電源Ｖｖ＋に接
続され、そのｂｌｍの固定端子は接地され、そのＣ側の
固定端子は’Ｉ！ｆｉｌ／２ＶＤに接続される。この切
換スイッチ２３の切換えはタイミング発生回路４によっ
て制御される。

また、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソースはそれ
ぞれ切換スイッチ２４の可動端子に接続される。この切
換スイッチ２４のａ側の固定端子は電ＲＶ−・に接続さ
れ、そのｂ側の固定端子は接地される。この切換スイッ
チ２４の切換えはタイミング発生回路４によって制御さ
れる。

そして、ＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのドレインは
、それぞれＰチャネルＦＥＴ２Ｐｌ〜２Ｐｎのドレイン
に接続され、それぞれの接続点はパネルｌの行電極Ｆｌ
＋　　３／２．−−・・＋Ｖｎに接続される。なお、Ｎ
チャネルＦＥＴ２Ｎ１〜２Ｎｎ、ＰチャネルＦＥＴ２Ｐ
１〜２Ｐｎのそれぞれのドレインおよびソース閏にはダ
イオードが接続される。

この場合、表示モードでは、タイミング発生回路４より
アンド回路２Ａｌ〜２Ａｎにイネーブル信号（第８図Ｃ
，Ｑ！Ｚｙイネーブルとして図示）が供給される。そし
て、あるフレームでは、切換スイッチ２３は＆側に接続
されてＰチャネルＦＥＴ２ＰＩ　〜２Ｐｎのソースに電
ｆｉｌ　Ｖ　ｖ＋が供給され（第８図Ｅに図示）、切換
スイッチ２４はｂ側に接続されてＮチャネルＦＥＴ２Ｎ
１〜２Ｎｎのソースは接地され（第８図Ｆに図示）、エ
クスクル−シブノア回路２Ｅ１〜２Ｅｎに供給される反
転／非反転制御信号（第８図りにｙ反転／非反転として
図示）は低レベル“０”とされる、一方、次のフレーム
では、切換スイッチ２３はｂｍに接続されてＰチャネル
ＦＥＴ２Ｐ１〜２Ｐｎのソースは接地され（第８図Ｅに
図示）、切換スイッチ２４はａｌｌに接続されてＮチャ
ネルＦＥＴ２Ｎ１〜２Ｎｎのソースには、電源Ｖリ−が
接続され（第８図Ｆに図示）、反転／非反転制御信号は
高レベル“１”とされる。

また、タイミング発生回路４よりシフトレジスタ２１に
走査パルスＰｙ用のデータ（第８図Ａにｙデータとして
図示）が供給されると共に、クロック〈第８図Ｂ、　　
Ｎにｙクロックとして図示）が供給される。この走査パ
ルスＰｙ用のデータとしては、行電極ｙ１．ｙ２．　　
・・・、ｙｎを１本ずつ順次走査するため、ｌクロッ９
分だけ高レベル゛″１”が続くようにされる。

したがって、あるフレームでは、ＰチャネルＦＥＴ２Ｐ
１〜２Ｐｎのゲートに順次低レベル“Ｏ１１の信号が供
給されてオンとなり、パネル１の行電極ｙｌ＋　　５Ｆ
２．　　ΦΦ・拳＋３／１１に、走査パルスＰｙとして
１電極単位で順次重ｔａ　Ｖ　ｗ＋が供給される。

次のフレームでは、Ｎｆ＋ネルＦ　ＥＴ　２　Ｎ　１〜
２Ｎｎのゲートに順次高レベル“ｌ″の信号が供給され
てオンとなり、パネルｌの行電極ｙ　１　、　　ｙ　２
＝。

・・・”、ｙｎに、走査パルスＰＶとしてｌ電極単位で
順次重ｆｌ　Ｖ　ｗ−が供給される。

また、行座標の検出モードでは、タイミング発生回路４
よりアンド回路２Ａ１〜２Ａｎにイネーブル信号（第８
図Ｃにｙイネーブルとして図示）が供給される。そして
、切換スイッチ２３はｃ（ＩＩに接続されてＰチャネル
ＦＥＴ２Ｐ１〜２Ｐｎのソースに電源１／２ＶＤが供給
され（第８図Ｅに図示）、切換スイッチ２４はｂ＠に接
続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソースは接
地され（第８図Ｆに図示）、エクスクル−シブノア回路
２ＥＩ〜２Ｅｎに供給される反転／非反転制御信号（第
８図りに反転／非反転として図示）は低レベル“θパと
される。

また、タイミング発生口１ｌａ４よりシフトレジスタ２
１に走査パルスＰｙ’用のデータ（第８図Ａにｙデータ
として図示）が供給されると共に、クロック（第８図Ｂ
にｙクロックとして図示）が供給される。この走査パル
スＰｙ′用のデータは、行電極ｙ１．ｙ２．　　・・・
＋Ｓｆｎのうち隣り合った複数本、例えば２０本の電極
を同時に走査するため、２０クロック分だけ高レベル“
Ｉ　１１が続くようにされる。

したがって、ＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのうち隣
り合った２０個のゲートに同時に低レベル“Ｏ“の信号
が供給されてオンとなり、パネルｌの行電極３／１．　
　ｙ２．　　・・・・Ｉ　　ｙｎのうち隣り合った２０
本の電極に同時に走査パルスＰｙ′として１１！１／２
ＶＤが供給され、この吠趨で順次走査される。

また、列座標の検出モードでは、タイミング発生回路４
よりアンド回路２Ａ１〜２Ａｎに供給されるイネーブル
信号（第８１！ＩｃにＸイネーブルとして図示）は低レ
ベル“Ｏ１゛とされる。そして、切換スイッチ２３はｂ
側に接続されてＰチャネルＦＥＴ２Ｐ１〜２Ｐｎのソー
スは接地され（第８図Ｅに図示）、切換スイッチ２４は
ｂ側に接続されてＮチャネルＦＥＴ２Ｎ１〜２Ｎｎのソ
ースは接地され（第８図Ｆに図示）、反転／非反転制御
信号は低レベル“Ｏ”とされる、したがって、Ｎチャネ
ルＦＥＴ２Ｎ１〜２Ｎ口のゲートには高レベル“’１”
の信号が供給されてオンとなり、パネルｌの打電１ｉ＋
ｙ１．ｙＬ　　・・・”＋　　ｙｎは全て接地される。

また、３１はパネルｌの列電極Ｘｌｌ　　Ｘ２゜・・・
、ＸＩの電極数に対応した段数を有するシフトレジスタ
、３２はその電極数に対応した段数を有するう・ソチ回
路、３３はそのｔ極数に対応したナンド回路３Ａｌ〜３
Ａｍ、ＮチャネルＦＥＴ３Ｎ１〜３ＮｍおよびＰチャネ
ルＦＥＴ３Ｐｌ〜３Ｐ■等を冑するドライバ、３４は可
変電源回路であり、これらシフトレジスタ３１、ラッチ
回路３２、ドライバ３３、可変電源回路３４によって列
電極ドライバ３が構成される。

すなわち、シフトレジスタ３１０ｍ段の出力端子は、そ
れぞれラッチ回路３２を介してドライバ３３のナンド回
路３Ａ１〜３Ａｍの入力端に接続され、このナンド回路
３Ａ１〜３Ａａ＋の出力側はそれぞれＮチャネルＦＥＴ
３Ｎｌ〜３Ｎ層のゲートに接続されると共に、Ｐチャネ
ルＦＥＴ３ＰＩ〜３Ｐｓのゲートに接続される。

また、ＰチャネルＦＥＴ３Ｐ１〜３Ｐｍ　（Ｄソースは
可変電源回路３４の出力側に接続され、この可変電源回
路３４０入力側にはｔｉｌｌｌｌ／２Ｖ［ｌが接続され
る。この可変電源回路３４はタイミング発生回路４によ
って制御され、表示モードにはｖＯが出力され、座標構
出モードにはｌ／２ＶＤが出力される（第８図にζこ図
示）、また、ＮチャネルＦＥＴ３Ｎ１〜３Ｎｍのソース
はそれぞれ接地される。

そして、ＰチャネルＦＥＴ３Ｐｌ〜３Ｐｍのドレインは
、それぞれＮチャネルＦＥＴ３Ｎ１〜３Ｎｓのドレイン
に接続され、それぞれの接続点はパネルｌの列電極ｘｌ
、ｘ２．　　拳・φ・、Ｘ−に接続される。なお、Ｎチ
ャネルＦＥＴ３Ｎ１〜３Ｎｍ、ＰチャネルＦＥＴ３Ｐ１
〜３ＰＩｍのそれぞれのドレインおよびソース間にはダ
イオードが接続される。この場合、表示モードでは、タ
イミング発生回＃Ｉ４よりナンド回路３Ａ１〜３Ａｍに
イネーブル信号（第８図Ｊ、　　ＱにＸイネーブルとし
て図示）が供給される。

また、タイミング発生回路４よりシフトレジスタ３１に
データ（第８図Ｈ，ＯにＸデータとして図示）が供給さ
れると共に、シフトレジスタ３１にクロック（１１８図
１．　　ＰにＸクロックとして図示）が供給される。こ
の場合、行電極ｙ１．ｙ２゜拳争・、ｙｎに走査パルス
Ｐｙとして電源Ｖｗ＋が供給されるあるフレームでは、
表示データＳＤの反転されたデータが供給され、一方走
査バルスＰｙとして電ＩＩ　Ｖ　ｗ−が供給されるン欠
のフレームでは、表示データＳＤがそのまま供給される
。

そして、シフトレジスタ３１にデータが順次供給されて
１走査線分のｍ個のデータがセットされるごとに、タイ
ミング発生回路４よりラッチ回路３２にロード゛信号（
第８図り、　　ＮにＸロードとして図示）が供給されて
１走査線分のｍ個のデータはラッチ回路３２でラッチさ
れ、そして、シフトレジスタ３１にｍ個のデータが順次
供給される次のｌ走査線１間の間深待される。これによ
りＥＬの発光に充分な肋間、例えば４０７ｚｓｅｃ１１
度が確保される。

したがって、打電８ｉ！ｙ１．　　ｙ２．　　・・・＋
ｙｎに走査パルスＰｙとして電ｆｉｌ　Ｖ　ｖ＋が供給
されるあるフレームでは、１走査線ごとにＮチャネルＦ
ＥＴ３Ｎ１〜３Ｎｍのうち表示画素部に対応したものの
ゲートに高レベル“１１“の信号が供給されてオンとさ
れると共に、ＰチャネルＦＥＴ３Ｐ１〜３Ｐａ＋のうち
非表示画素部に対応したもののゲートに低レベル“０”
の信号が供給されてオンとされ、パネル１の列電極ｘｉ
、ｘ２．　４・拳、ｘａのうち表示画素部に対応した電
極は接地されると共に、非表示画素部に対応した電極に
は電圧ＶＤが供給される。

一方、走査パルスＰｙとして電ｉｌｌ’　Ｖ　ｖ−供給
される次のフレームでは、１走査線ごとにＰチャネルＦ
ＥＴ３ＰＩ〜３Ｐ＋ｗのうち表示画素部に対応したもの
のゲートに低レベル“Ｏ”の信号が供給されてオンとさ
れると共に％　Ｎチャネル１？　Ｅ　Ｔ　３　Ｎ！〜３
ＮＩＩ＋のうち非表示画素部に対応したもののゲートに
高レベル“１”の信号が供給されてオンとされ、パネル
１の列電極ｘｉｓ　　ｘ２．　　・・・Ｘｌｌのうち表
示画素部に対応した電極には電圧ＶＤが供給されると共
に、非表示画素部に対応した電極は接地される。

また、行座標の検出モードでは、タイミング発生回路４
よりナンド回路３Ａ１〜３Ａｍに供給されるイネーブル
信号（第８図ＪにＸイネーブルとして図示）はぼレベル
“０”とされる、したがって、ＮチャネルＦＥＴ３Ｎ１
〜３Ｎｍのゲートには高レベル“ｌ”の信号が供給され
てオンとなり、パネル１の列電極は全て接地される。

また、列座標の検出モードでは、タイミング発生回路４
よりナンド回路３Ａ１〜３Ａｎ＋にイネーブル信号（第
８図ＪにＸイネーブルとして図示）が供給される。そし
て、タイミング発生回路４よリシフトレジスタ３１に走
査パルスＰｘ’用のデータ（第８図ＨにＸデータとして
図示）が供給されると共に、クロック（第８図ＩにＸク
ロ・ンクとして図示）が供給される。この走査パルスＰ
ｘ’用のデータは、列電極ｘｌ、ｘ２．・・・、ｘｌＩ
のうち隣り合った複数本、例えば２０本の電極を同時に
走査するため、２０クロック分だけ高レベル“１゛が続
くようにされる。なお、タイミング発生回路４よりラッ
チ回路３２にはロード信号（第８図りにＸロードとして
図示）が供給され続け、このラッチ回路３２はスルーモ
ードとされる。

したがって、ＰチャネルＦＥＴ３Ｐｌ　〜３Ｐｓのうち
隣り合った２０個のゲートに同時に低レベル“０゛１の
１言号が供給されてオンとなり、パネル１０列電極ｘ１
．ｘ２．　　・・・　ＸＩのうち隣り合った２０本の電
極に同時に走査パルスＰｘ’として電圧１／２Ｖｌ）が
供給され、この状態で順次走査される。

このように、表示モードでは、行電極３／１．　　ｙ：
Ｌ・・・　ｙｎに１電極量位で順次走査パルスＰｙが供
給されると共に、列電極ｘ　１　ｅ　　ｘ　２　＋　　
・・・ＸＩに表示データＳＤに対応した電圧が１走査線
ごとに同時に供給され、線順次走置で表示駆動され、表
示データＳＤに対応した画像が表示される。

また、ペン５の検出信号はアンプ６に供給され、このア
ンプ６からの検出信号ＶＳはコンパレータ７およびピー
ク時点検出回路９に供給され、それぞれの出力信号はア
ンド回路８に供給される。そして、このアンド回路８か
らは、検出信号ＶＳが基準電圧Ｖｒより大きく、かつ検
出信号ＶＳのピーク時点で高レベル“１”の信号が出力
されると共に、その他のときには低レベル“Ｏ１１の信
号が出力される。

このアンド回路８の出力信号は、カウンタで構成される
行座標検出部１０および列座標検出部１１にカウントス
ト・ンブ信号として供給される。

そして、行座標検出部１０には、シフトレジスタ２１に
供給されるクロックと同じクロック（第８図Ｂにｙクロ
ックとして図示）がタイミング発生回路４より供給され
ると共に、リセット信号（第８図Ｇにｙカウンタリセッ
トとして図示）が供給されて行座標の検出モードとなる
前にリセットされる、したがって、行座標の検出モード
となるとクロックのカウント動作が始まると共に、検出
信号ｖｓが基準電圧■「より大きく、かつ検出信号ＶＳ
のピーク時点でカウント動作が終わり、行座標検出部１
０からは、ベン５が接触されるパネル１の任意位置に対
応したカウント値が行座標出力として得られる。

また、列座標検出部１１には、　シフトレジスタ３１に
供給されるクロックと同じクロック（第８図■にＸクロ
ックとして図示）がタイミング発生回路４より供給され
ると共に、リセット信号（第８図ＭにＸカウンタリセッ
トとして図示）が供給されて列座標の検出モードとなる
前にリセットされる。したがって、列座標の検出モード
となるとクロックのカウント動作が始まると共に、検出
信号ｖｓが基準電圧Ｖｒより大きく、かつ検出信号ＶＳ
のピーク時点てカウント動作が終わり、列座標検出部８
からは、ベン５が接触されるパネル１の任意位置に対応
したカウント値が列座探出力として得られる。

なお、第７図において、４ａは表示データＳＤが書き込
まれているＲＡＭである。

このように本例によれば、座標検出モードでは、隣り合
った複数本、例えば２０本の電極に同時に走査パルスＰ
ｙ’、Ｐｘ’が供給された状態で順次走査されるので、
ベン５の検出信号のレベルが大きくなり、走査パルスＰ
ｙ’、Ｐｘ’の検出が容易となり、座標検出を良好に行
なうことができる。

また、パネル１が表示および座標検出の双方に使用され
るので、デイスプレィの表示面とタブレットの人力面と
が１表示画素の精度で全面に亘って確実に一致するため
、容易に製造することができる。

また、パネル！が表示モードおよび座標検出モードの双
方に使用され、行を極ドライバ２、列電極ドライバ３が
共通に使用されるので、無駄な回路を省くことができ、
安価に構成できると共に、スペース的にも有利とできる
。

また、表示モードの期間と座標検出モードの期間とが時
分割的に交互に段けられるので、座標検出モートの期間
には、表示駆動に必要な種々の信号による妨害信号の影
響なく走査パルスＰｙ′Ｐｘ’を検出できるようになり
、座標検出を良好に行なうことができろ。

また、ベン（ペンシル状導体）５をパネル１のガラス面
に近づけるとき、コンパレータ７の出力信号が高レベル
“Ｉ　ＩＩとなってアンド回路８より行座標検出部１０
、列座標検出部１１にカウントストップ信号が供給され
て自動的に座標検出動作に入るので、従来のようにペン
先をデイスプレィに押し付けることでベンに内蔵した機
械的スイ・ンチをオンとして座標検出動作に入るものに
比べて、操作の煩わしさがなく、また部品数を少なく安
価に構成でき、さらに可動部分がなくなるのでベン５の
故障の心配もなくなる。

なお、上述実施例とは異なり、第９図に示すように、デ
イスプレィ５１とタブレット５２とがそれぞれ別個独立
に形成され、これらを互いに密着させることにより一体
に構成されろもののタブレット５２にも、この発明を同
様に適用できることは勿論である。

［発明の効果］以上説明したようＬこ、この発明によれば、パネルの行
電極および列電極は、それぞれ行電極ドライバおよび列
電極トライバより、隣り合った複数の電極に同時に走査
パルスが供給された状態で順次走査されるので、横出用
導体の検出信号のレベルが大きくなり、走査パルスの検
出が容易となり、座標検出を良好に行なうことができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図〜第
６図はその動作説明のための図、第７図は第１図例の具
体構成図、第８図はその動作説明のための図、第９図は
従来例の構成図である。ｌ・・・薄膜ＥＬマトリックスパネル２・・・行電極ドライバ３・・・列電極ドライバ４　・５争Ｉ８番９・１１舎・タイミング発生回路・ペンシル状導体昏コンパレータ・アンド回路・ピーク時点検出回路・行座標検出部・列座標検出部

Claims

【特許請求の範囲】

（１）マトリックスパネルと、行電極ドライバと、列電
極ドライバと、行座標検出部と、列座標検出部と、検出
用導体とを備え、上記行電極ドライバより上記パネルの行電極に順次供給
される走査パルスが上記検出用導体で検出されて上記行
座標検出部に供給されることにより行座標が検出される
と共に、上記列電極ドライバより上記パネルの列電極に
順次供給される走査パルスが上記検出用導体で検出され
て上記列座標検出部に供給されることにより列座標が検
出されるタブレットにおいて、上記パネルの行電極および列電極は、それぞれ上記行電
極ドライバおよび上記列電極ドライバより、隣り合った
複数の電極に同時に上記走査パルスが供給された状態で
順次走査されることを特徴とするタブレット。