JPH02170212A - Stabilizing dc power circuit - Google Patents

Stabilizing dc power circuit

Info

Publication number
JPH02170212A
JPH02170212A JP32500688A JP32500688A JPH02170212A JP H02170212 A JPH02170212 A JP H02170212A JP 32500688 A JP32500688 A JP 32500688A JP 32500688 A JP32500688 A JP 32500688A JP H02170212 A JPH02170212 A JP H02170212A
Authority
JP
Japan
Prior art keywords
transistor
base
current
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32500688A
Other languages
Japanese (ja)
Inventor
Kinji Kudo
工藤 欣二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP32500688A priority Critical patent/JPH02170212A/en
Publication of JPH02170212A publication Critical patent/JPH02170212A/en
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE:To prevent the destruction of a 1st transistor TR by so securing a constitution that the output voltage drops when a short circuit state is pro duced between a DC output terminal and a common terminal and at the same time the current of the 1st TR is reduced. CONSTITUTION:In an overcurrent state, the base current of a 1st TR Q1 increases and a 2nd resistance R2 has its increased voltage drop together with a 5-th TR Q5 turned on respectively. Thus the base current of a 2nd TR Q2 is limited and a load current is also limited. When the output voltage is dropped for limit of the load current, a 4th TR Q4 is turned on and the base currents of the TR Q2 and a 3rd TR Q3 are reduced. At the same time, the base current and the collector current (load current) of the TR Q1 is also reduced. Thus it is possible to protect the drop and draw-in type overcurrents without detecting directly the load current.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ナ下及び電流引き込み型の電流制限回路を備
えたトランジスタ安定化直流電源回路に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transistor stabilized DC power supply circuit equipped with a current limiting circuit of the bottom and current drawing type.

し従来の技術〕 シリーズ型レギュレータと呼ばれているトランジスタ安
定化直流電源回路における負荷短絡時の過電流制限方法
として、垂下特性又はフの字特性によって負荷電流を抑
える方法がある。
BACKGROUND ART As a method for limiting overcurrent when a load is short-circuited in a transistor-stabilized DC power supply circuit called a series regulator, there is a method of suppressing the load current using drooping characteristics or fold-back characteristics.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、負荷電流通路に直列に接続された電流検出抵抗
によつ℃過電流が検出された時に垂下又はフの字動作が
生じるように構成されているので、電力損失が大きくな
るばかシでなく、回路構成が複雑になった。
However, since the current detection resistor connected in series with the load current path is configured to cause drooping or fold-back operation when an overcurrent is detected, this does not result in large power loss. , the circuit configuration became complicated.

そこで、本発明の目的は、垂下及び引き込み型の過電流
保護を負荷電流の直接検出を伴なわないで行うことがで
きる安定化直流電源回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a stabilized DC power supply circuit that can perform drooping and pull-in type overcurrent protection without directly detecting the load current.

〔課題を解決するための手段〕 上記目的を達成するための本発明は、エミッタが直流入
力端子に接続され、コレクタが直流出力端子に接続され
た第1のトランジスタと、前記出力端子と共通端子との
間の電圧を検出する電圧検出回路と、基準電圧源と、前
記電圧検出回路力)ら得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する電圧を出力する誤差増幅
器と、ベースが前記誤差増幅器の出力端子に接続され、
コレクタが前記入力端子に接続された第2のトランジス
タト、前記第2のトランジスタのエミッタと前記共通端
子との間に接続された第1の抵抗と、ベースが前記第2
のトランジスタのエミッタに接続され、コレクタが前記
第1のトランジスタのベースに接続された第3のトラン
ジスタと、前記第3のトランジスタのエミッタと前記共
通端子との間に接続された第2の抵抗と、コレクタ又は
エミッタが前記第2のトランジスタのベースに接続され
、ベースが前記第2のトランジスタのエミッタに接続さ
れた第4のトランジスタと、M 記第4 ノトランジス
タのエミツタヌはコレクタと前記直流出力端子との間に
接続された第3の抵抗と、コレクタが前記第2のトラン
ジスタのベースに接続すれ、エミッタが前記共通端子に
接続され、ベースが前記第3のトランジスタのエミッタ
に接続された第5のトランジスタとから成シ、前記直流
出力端子と前記共通端子との間が短路状態になった時に
出力電圧が垂下し、且つ前記第1のトランジスタの電流
が減少するように形成されていることを特徴とする安定
化直流電源回路に係わるものである。
[Means for Solving the Problems] To achieve the above object, the present invention includes a first transistor whose emitter is connected to a DC input terminal and whose collector is connected to a DC output terminal, and a terminal common to the output terminal. a voltage detection circuit that detects a voltage between the reference voltage source and the reference voltage source; a reference voltage source; , a base connected to the output terminal of the error amplifier,
a second transistor having a collector connected to the input terminal; a first resistor connected between the emitter of the second transistor and the common terminal; and a first resistor having a base connected to the second transistor.
a third transistor connected to the emitter of the transistor and having a collector connected to the base of the first transistor; a second resistor connected between the emitter of the third transistor and the common terminal; , a fourth transistor whose collector or emitter is connected to the base of the second transistor, and whose base is connected to the emitter of the second transistor, and the emitter of the fourth transistor is connected to the collector and the DC output terminal. a fifth resistor, the collector of which is connected to the base of the second transistor, the emitter of which is connected to the common terminal, and the base of which is connected to the emitter of the third transistor; The first transistor is configured such that when a short circuit occurs between the DC output terminal and the common terminal, the output voltage drops and the current of the first transistor decreases. This is related to a stabilized DC power supply circuit featuring characteristics.

〔作 用〕[For production]

本発明の安定化直流電源回路において、過電流状態にな
ると、第1のトランジスタのベースNaが増大し、第2
の抵抗の電圧降下が増大し、第5のトランジスタがオン
駆動される。これにより、第2のトランジスタのベース
電流が制限され、負荷電流も制限される。負荷電流を制
限するために出力電圧を垂下させると、第4のトランジ
スタがオン駆動され、第2及び第3のトランジスタのベ
ース電流が減少し、第1のトランジスタのベース電流及
びコレクタ電流(負荷電流)も減少する。
In the stabilized DC power supply circuit of the present invention, when an overcurrent condition occurs, the base Na of the first transistor increases and the second
The voltage drop across the resistor increases, and the fifth transistor is driven on. This limits the base current of the second transistor and also limits the load current. When the output voltage is drooped to limit the load current, the fourth transistor is driven on, the base currents of the second and third transistors decrease, and the base current and collector current of the first transistor (load current ) will also decrease.

〔実施例〕〔Example〕

第1図〜第3図を参照して本発明の実施例に係わるトラ
ンジスタ安定化直流電源回路を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A transistor stabilized DC power supply circuit according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3.

直流電源1は電源入力端子2と入力側共通端子(グラン
ド端子)3との間に接続され、負荷4は直流出力端子5
と出力側共通端子(グランド端子)6との間に接続され
ている。主制御用の第1のトランジスタQ+は入力端子
2と出力端子5との間の電源ライン7に直列に接続され
ている。なお、第1のトランジスタQ1はpnp型であ
シ、このエミッタが入力端子2に接続されている。
A DC power supply 1 is connected between a power supply input terminal 2 and an input side common terminal (ground terminal) 3, and a load 4 is connected to a DC output terminal 5.
and the output side common terminal (ground terminal) 6. The first transistor Q+ for main control is connected in series to the power supply line 7 between the input terminal 2 and the output terminal 5. Note that the first transistor Q1 is of a pnp type, and its emitter is connected to the input terminal 2.

出力端子5と共通端子6との間に接続されf?:、電圧
検出用抵抗8.9の分圧点IC1i”l:誤差増幅器1
1の一方の入力端子に接続されている。誤差増幅器11
の他方の入力端子は、入力端子2と共通端子6との間に
定電流源り2を介して接続された基準電圧源用のツェナ
ーダイオード130カソードに接続されている。誤差増
幅器11の出力端子はnpnffilの第2のトランジ
スタQ2のベースに接続されている。第2のトランジス
タQ2のコレクタは電源ライン7に接続され、エミッタ
は第1の抵抗R1を介してグランドライン14に接続さ
れていると共に、npn型の第3のトランジスタQ3の
ベースに接続されている。第3のトランジスタQ、のコ
レクタは第1の、トランジスタQ1のベースに接続され
、エミッタは第2の抵抗R2を介してグランドライン1
4に接続されている。
f? is connected between the output terminal 5 and the common terminal 6. :, voltage division point IC1i"l of voltage detection resistor 8.9: error amplifier 1
It is connected to one input terminal of 1. error amplifier 11
The other input terminal of is connected to the cathode of a Zener diode 130 for a reference voltage source connected between the input terminal 2 and the common terminal 6 via the constant current source 2. The output terminal of the error amplifier 11 is connected to the base of the second transistor Q2 of npnffil. The collector of the second transistor Q2 is connected to the power supply line 7, and the emitter is connected to the ground line 14 via the first resistor R1, as well as to the base of the third npn transistor Q3. . The collector of the third transistor Q is connected to the base of the first transistor Q1, and the emitter is connected to the ground line 1 through a second resistor R2.
Connected to 4.

npn型の第4のトランジスタQ4のペースハ第3のト
ランジスタQsのベースに接続され、コレクタは第2の
トランジスタQ!のベースに接続され、エミッタは第3
の抵抗R3を介して出力端子5に接続されている。電源
ライン7と第2のトランジスタQ2のベースとの間には
定電流源15が接続されている。npn型の第5のトラ
ンジスタQ5のベースは第3のトランジスタQ3のエミ
ッタに接続され、コレクタは第2のトランジスタ(hの
ベースに接続サレ、エミッタはグランドライン16に接
続されている。
The base of a fourth transistor Q4 of npn type is connected to the base of the third transistor Qs, and the collector is connected to the base of the second transistor Q! The emitter is connected to the base of the third
It is connected to the output terminal 5 via the resistor R3. A constant current source 15 is connected between the power supply line 7 and the base of the second transistor Q2. The base of the fifth npn transistor Q5 is connected to the emitter of the third transistor Q3, the collector is connected to the base of the second transistor (h), and the emitter is connected to the ground line 16.

〔勤 作〕[Made by Kin]

第1図の回路において負荷4が正常の場合には、第4及
び第5のトランジスタQ4、Q5//′iオフ状態にあ
る。誤差増幅器11は出力電圧検出抵抗8.9で検出し
た電圧とツェナーダイオード13に基づいて与えられる
電圧とを比較し、差に対応した電圧を出力する。定電流
源15の電流lは誤差増幅器11と第2のトランジスタ
Q2のベースとに流れ込む。出力電圧が低下したために
誤差増幅器11の出力電圧が高くなった時には、第2の
トランジスタQ2のベース電流及びコレクタ電流も大き
くなシ、第3のトランジスタQ3のベース電R及びコレ
クタ電流も大きくなる。この結果、第1のトランジスタ
Q10ベース電流lBも大きくなシ、出力電圧が止弁す
る。出力電圧が所定値よシも高くなった場合には、低く
なった場合の逆の動作になる。
In the circuit of FIG. 1, when the load 4 is normal, the fourth and fifth transistors Q4 and Q5//'i are in an off state. The error amplifier 11 compares the voltage detected by the output voltage detection resistor 8.9 with the voltage applied based on the Zener diode 13, and outputs a voltage corresponding to the difference. The current l of the constant current source 15 flows into the error amplifier 11 and the base of the second transistor Q2. When the output voltage of the error amplifier 11 increases due to a decrease in the output voltage, the base current and collector current of the second transistor Q2 also increase, and the base current R and collector current of the third transistor Q3 also increase. As a result, the base current IB of the first transistor Q10 also becomes large and the output voltage is stopped. When the output voltage becomes higher than the predetermined value, the operation is opposite to that when the output voltage becomes lower.

負荷4が短絡すると、出力電圧は低下し、誤差増幅器1
1の出力は大ぎぐなる。このため、第1のトランジスタ
Q1のペース電流へが増大し、第2の抵抗R2の電圧降
下が大きくなシ、第5のトランジスタQ5がオンになる
。これによシ、第2及び第3のトランジスタQ2、Q3
のベース電流が制限される。この時の第1のトランジス
タQlのベース電流ヲIB t −IX 5のトランジ
スタQsのベース・エミッタ間電圧をvBKsとすれば
、次式が成立する。
When load 4 is short-circuited, the output voltage decreases and error amplifier 1
The output of 1 is loud. Therefore, the pace current of the first transistor Q1 increases and the voltage drop across the second resistor R2 becomes large, turning on the fifth transistor Q5. Accordingly, the second and third transistors Q2, Q3
base current is limited. If the base current of the first transistor Ql at this time is IB t -IX and the base-emitter voltage of the transistor Qs of 5 is vBKs, then the following equation holds true.

IB1=VBES/r2 なお、第1のトランジスタQ1のコレクタ電流ハペース
電流賜に電流増幅率hFKを乗算した値になる。出力電
圧が第3図のVlまで低下すると、第4のトランジスタ
Q4がオンになシ、第5のトランジスタQ5がオフにな
る。この電圧v1は、第3及び第4のトランジスタQ3
、Q4のベース・エミッタ間電圧をVゆ1、vBE4と
すれば、次式で示すことができる。
IB1=VBES/r2 Note that the value is obtained by multiplying the collector current of the first transistor Q1 by the current amplification factor hFK. When the output voltage drops to Vl in FIG. 3, the fourth transistor Q4 turns on and the fifth transistor Q5 turns off. This voltage v1 is applied to the third and fourth transistors Q3.
, Q4's base-emitter voltages are VY1 and vBE4, it can be expressed by the following equation.

■I = vBEj +”B15−VBE4負荷短絡で
第4のトランジスタQ4がオンになると、第2図に示す
等価回路が成立する。この結果、第2のトランジスタQ
2のベース電流が第4のトランジスタQ4にバイパスし
、結果として第3のトランジスタQ3で供給する第1の
トランジスタQ10ペース電流稲が減少し、第3図の区
間Bに示す引き込み動作が生じる。第3図の引き込み動
作後のベース電流’B2は次式で示すことができる。
■I = vBEj +"B15-VBE4 When the fourth transistor Q4 is turned on due to a load short circuit, the equivalent circuit shown in Fig. 2 is established. As a result, the second transistor Q
The second base current bypasses the fourth transistor Q4, resulting in a decrease in the first transistor Q10 pace current supplied by the third transistor Q3, resulting in the pull-in operation shown in section B of FIG. The base current 'B2 after the pull-in operation in FIG. 3 can be expressed by the following equation.

vBEj +”X R3”” ”BI3 +”B2R2
”B2 = ”B14− vBza ” ’XR3)/
 ”2以上のように、第1図の回路によれば、負荷電流
を検出する代りに第1のトランジスタQ+のベース電流
■3を検出して過電流保護を達成することができる。こ
の時、垂下のみでなく、負荷電流を低減させるので、第
1のトランジスタQ1の破壊を確実に防ぐことが可能に
なる。
vBEj +”X R3”” “BI3 +”B2R2
"B2 = "B14- vBza"'XR3)/
``As described above, according to the circuit of FIG. 1, overcurrent protection can be achieved by detecting the base current 3 of the first transistor Q+ instead of detecting the load current.At this time, Since not only the droop but also the load current is reduced, destruction of the first transistor Q1 can be reliably prevented.

〔変形例〕[Modified example]

本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、第4のトランジスタQ4の
エミッタを第2のトランジスタQ2のベースに接続し、
コレクタを抵抗R3に接続してもよい。この様にすれば
、第4のトランジスタQ4のコレクタ・ベース間が出力
端子5.6間に対して並列に配置されるので、第4のト
ランジスタQ4の耐圧が等価的に同士したことになり、
高い出力電圧を得ることが可能になる。
The present invention is not limited to the embodiments described above, but may be modified. For example, connecting the emitter of the fourth transistor Q4 to the base of the second transistor Q2,
The collector may be connected to resistor R3. In this way, since the collector and base of the fourth transistor Q4 are arranged in parallel with the output terminals 5 and 6, the withstand voltages of the fourth transistor Q4 are equivalently equalized.
It becomes possible to obtain a high output voltage.

また、抵抗8の一部又は全部を第3の抵抗R3の代りに
使用してもよい。
Further, part or all of the resistor 8 may be used in place of the third resistor R3.

また、定電流源15を設けない方式にも本発明を適用す
ることができる。
Further, the present invention can also be applied to a system in which the constant current source 15 is not provided.

また、基準電圧源をツェナーダイオード13のみで構成
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
Further, the reference voltage source does not need to be composed only of the Zener diode 13, and a voltage regulating circuit may be further added to obtain the reference voltage.

〔発明の効果〕〔Effect of the invention〕

±述のように本発明によれば、比較的簡単な回路構成に
よって短絡時の電流を大幅に低減し、第1のトランジス
タの破壊を防止することができる。
As described above, according to the present invention, the current at the time of short circuit can be significantly reduced with a relatively simple circuit configuration, and destruction of the first transistor can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1脂は本発明の実施例に係わるトランジスタ安定化直
流電源回路を示す回路図、 第2内は第1図の負荷が短絡した時の等価回路図、 第3図は第1図の゛回路の負荷短絡時のベース電流と出
力電圧との関係を示す特性図である。 2.6・・・入力端子、4・・・負荷、5 、6 ・・
・出力端子、17・・・誤差増幅器、15・・・定II
I流源、Ql−Q:t+ Ql + Q4 + Qs・
・・トランジスタ。 代  理  人   高  野 一−I B
The first part is a circuit diagram showing a transistor stabilized DC power supply circuit according to an embodiment of the present invention, the second part is an equivalent circuit diagram when the load in Fig. 1 is short-circuited, and the third part is the circuit diagram in Fig. 1. FIG. 3 is a characteristic diagram showing the relationship between the base current and the output voltage when the load is short-circuited. 2.6...Input terminal, 4...Load, 5, 6...
・Output terminal, 17...Error amplifier, 15...Constant II
I flow source, Ql - Q: t + Ql + Q4 + Qs・
...Transistor. Agent Hajime Takano-I B

Claims (1)

【特許請求の範囲】 〔1〕エミッタが直流入力端子に接続され、コレクタが
直流出力端子に接続された第1のトランジスタと、 前記出力端子と共通端子との間の電圧を検出する電圧検
出回路と、 基準電圧源と、 前記電圧検出回路から得られる検出電圧と前記基準電圧
源の基準電圧との差に対応する電圧を出力する誤差増幅
器と、 ベースが前記誤差増幅器の出力端子に接続され、コレク
タが前記入力端子に接続された第2のトランジスタと、 前記第2のトランジスタのエミッタと前記共通端子との
間に接続された第1の抵抗と、 ベースが前記第2のトランジスタのエミッタに接続され
、コレクタが前記第1のトランジスタのベースに接続さ
れた第3のトランジスタと、前記第3のトランジスタの
エミッタと前記共通端子との間に接続された第2の抵抗
と、 コレクタ又はエミッタが前記第2のトランジスタのベー
スに接続され、ベースが前記第2のトランジスタのエミ
ッタに接続された第4のトランジスタと、 前記第4のトランジスタのエミッタ又はコレクタと前記
直流出力端子との間に接続された第3の抵抗と、 コレクタが前記第2のトランジスタのベースに接続され
、エミッタが前記共通端子に接続され、ベースが前記第
3のトランジスタのエミッタに接続された第5のトラン
ジスタと、 から成り、前記直流出力端子と前記共通端子との間が短
絡状態になつた時に出力電圧が垂下し、且つ前記第1の
トランジスタの電流が減少するように形成されているこ
とを特徴とする安定化直流電源回路。
[Scope of Claims] [1] A first transistor whose emitter is connected to a DC input terminal and whose collector is connected to a DC output terminal, and a voltage detection circuit that detects a voltage between the output terminal and a common terminal. a reference voltage source; an error amplifier that outputs a voltage corresponding to the difference between the detected voltage obtained from the voltage detection circuit and the reference voltage of the reference voltage source; a base connected to the output terminal of the error amplifier; a second transistor having a collector connected to the input terminal; a first resistor connected between the emitter of the second transistor and the common terminal; and a base connected to the emitter of the second transistor. a third transistor having a collector connected to the base of the first transistor; a second resistor connected between the emitter of the third transistor and the common terminal; a fourth transistor connected to the base of the second transistor, the base of which is connected to the emitter of the second transistor; and a fourth transistor connected between the emitter or collector of the fourth transistor and the DC output terminal. a fifth transistor, the collector of which is connected to the base of the second transistor, the emitter of which is connected to the common terminal, and the base of which is connected to the emitter of the third transistor; A stabilized DC power supply characterized in that the output voltage drops and the current of the first transistor decreases when a short circuit occurs between the DC output terminal and the common terminal. circuit.
JP32500688A 1988-12-22 1988-12-22 Stabilizing dc power circuit Pending JPH02170212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32500688A JPH02170212A (en) 1988-12-22 1988-12-22 Stabilizing dc power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32500688A JPH02170212A (en) 1988-12-22 1988-12-22 Stabilizing dc power circuit

Publications (1)

Publication Number Publication Date
JPH02170212A true JPH02170212A (en) 1990-07-02

Family

ID=18172084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32500688A Pending JPH02170212A (en) 1988-12-22 1988-12-22 Stabilizing dc power circuit

Country Status (1)

Country Link
JP (1) JPH02170212A (en)

Similar Documents

Publication Publication Date Title
JP3065605B2 (en) DC stabilized power supply
US3990020A (en) DC linear power amplifier
JPH0991048A (en) Direct current regulated power supply circuit
JPH02220114A (en) Voltage stabilizer
US4593338A (en) Constant-voltage power supply circuit
US5550462A (en) Regulated power supply circuit and an emitter follower output current limiting circuit
US3636464A (en) Dc amplifier power-limited output stage
US4156837A (en) DC static switch circuit with power saving feature
JPS61110218A (en) Voltage stabilizer
US4743833A (en) Voltage regulator
JP3263418B2 (en) Power circuit
JPH0546571B2 (en)
US4599578A (en) Protection circuit
US5157347A (en) Switching bridge amplifier
JPH02170212A (en) Stabilizing dc power circuit
JPH0158684B2 (en)
JP3659741B2 (en) Output transistor protection circuit
GB1537484A (en) Transistor amplifier with over-current prevention circuitry
US5627890A (en) Telephone line interface circuit
JPH04295222A (en) Stabilized power supply circuit
JPH02170213A (en) Stabilizing dc power circuit
KR100264892B1 (en) Circuit for limitting current
JP2905671B2 (en) Stabilized power supply circuit
JPH0749541Y2 (en) Transistor switch circuit
JPH02281309A (en) Dropper type constant voltage circuit