JPH0216647A - Information processor - Google Patents

Information processor

Info

Publication number
JPH0216647A
JPH0216647A JP63167930A JP16793088A JPH0216647A JP H0216647 A JPH0216647 A JP H0216647A JP 63167930 A JP63167930 A JP 63167930A JP 16793088 A JP16793088 A JP 16793088A JP H0216647 A JPH0216647 A JP H0216647A
Authority
JP
Japan
Prior art keywords
reset
dump
cpu
monitoring
operation panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63167930A
Other languages
Japanese (ja)
Inventor
Mitsuo Sakurai
櫻井 三男
Shigenori Koyata
小谷田 重則
Nobuyoshi Sato
信義 佐藤
Masahiro Ikeda
昌弘 池田
Ichiro Nakano
中野 伊智郎
Yoshiro Hirai
平井 義郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63167930A priority Critical patent/JPH0216647A/en
Publication of JPH0216647A publication Critical patent/JPH0216647A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform dump sampling from a memory, etc., when a program is abnormal by reading a request flag indicating a reset or dump request provided on an operation panel side by means of a CPU at the time of a reset request and executing a dump program without resetting the memory at the time of turning on. CONSTITUTION:Monitoring interruption of a CPU 2 is performed on the side of the operation panel 4 of an information processor and whether or not CPU monitoring is made is checked on the CPU 2 side. When a monitoring interrup tion is made, the CPU outputs a monitoring answer and whether or not the monitoring answer of the CPU 2 is outputted is checked on the panel 4 side. When the answer is not outputted, whether or not a time-out occurs in the time monitoring is checked on the panel 4 side. When a time-out occurs, a reset/dump flag is turned on and whether the reset is automatic reset or manual reset by an operator is checked. When the reset is manually made by an opera tor, the CPU 2 side checks the turning on of the reset/dump flag automatically or in accordance with the instruction of the operator.

Description

【発明の詳細な説明】 [概要] マイクロプログラム制御方式をとる情報処理装置に関し
、 マイクロプログラム異常時においてもメインメモリ等の
ダンプ採取が行えるようにすることを目的とし、 マイクロプログラム制御方式をとり、CPUに対してリ
セット指示及びダンプ採取指示を行うオペレーションパ
ネルを具備する情報処理装置において、前記オペレーシ
ョンパネル内にリセット指示及びダンプ採取指示を記憶
するリセット・ダンプ要求フラグを設け、これらの指示
が行われた場合、システムをリセット状態にすると共に
、ROMによるリセット処理を開始し、そのリセット処
理の中で前記リセット・ダンプ要求フラグをチェックし
、これら指示が行われていた場合には、リセット処理の
中でメモリイニシャライズ等の通常処理を回避し、外部
記憶装置内に格納されているダンププログラムをローデ
ィングし、該ダンププログラムによりシステム情報を外
部記憶装置のダンプ格納域に対しダンプ出力を可能とす
ることにより、メモリ内容等のダンプ採取を確実に行う
ように構成する。
[Detailed Description of the Invention] [Summary] This invention relates to an information processing device that uses a microprogram control method, with the aim of making it possible to collect a dump of main memory, etc. even in the event of a microprogram error. In an information processing device equipped with an operation panel that issues a reset instruction and a dump collection instruction to a CPU, a reset/dump request flag for storing a reset instruction and a dump collection instruction is provided in the operation panel, and these instructions are issued. In this case, the system is reset, the ROM reset process is started, and the reset/dump request flag is checked during the reset process, and if these instructions are given, the reset process is started. By avoiding normal processing such as memory initialization, loading a dump program stored in an external storage device, and allowing the dump program to dump system information to the dump storage area of the external storage device. , configure to ensure dump collection of memory contents, etc.

[産業上の利用分野] 本発明はマイクロプログラム制胛方式をとる情報処理装
置に関する。
[Industrial Field of Application] The present invention relates to an information processing device using a microprogram control method.

[従来の技術〕 第4図は従来の情報処理装置のシステム構成及びデータ
の流れを示す図、第5図はシステムの立ち上げからダン
ス採取までの処理の流れを示すフローチャートである。
[Prior Art] FIG. 4 is a diagram showing the system configuration and data flow of a conventional information processing device, and FIG. 5 is a flowchart showing the process flow from system startup to dance recording.

先ず、第4図のシステム構成について説明する。システ
ムストレージ(88)1はシステムのメインメモリであ
り、通常O8又はアプリケーションプログラム等がロー
ディングされ、動作するメモリである。CPU2はシス
テムの中心に位置し、システム内のデータの流れ及び処
理の流れ等システム全体を制御している。CPU2の内
部には、SS1とは別にROM2a及びコントロールス
トレージ(O8)2b等のローカルなメモリを内蔵して
いる。ROM2aはシステム立ち上げ時に最初に動作す
る部分であり、通常CPLI2本体の初期診断、メイン
メモリ(88)1の初期設定及びマイクロプログラムを
ローディングするためのローダ3aを外部記憶装置3か
ら読込み、制御を渡す等の処理を行っている。外部記憶
装置3としては、例えばDASDが用いられる。
First, the system configuration shown in FIG. 4 will be explained. The system storage (88) 1 is the main memory of the system, and is the memory in which O8 or application programs are normally loaded and operated. The CPU 2 is located at the center of the system and controls the entire system, including the flow of data and processing within the system. The CPU 2 includes local memories such as a ROM 2a and a control storage (O8) 2b in addition to the SS1. The ROM 2a is the first part to operate when the system is started up, and normally performs initial diagnosis of the CPLI 2 main unit, initial settings of the main memory (88) 1, and loads the loader 3a for loading microprograms from the external storage device 3, and performs control. Processing such as passing is performed. As the external storage device 3, for example, a DASD is used.

コントロールストレージ2bは、ローダ3aにより外部
記憶装置3からマイクロプログラム3bが読込まれるロ
ーカルメモリであり、以降該cs2b上でマイクロプロ
グラム3bが動作することにより、CPtJ2を制御す
る。オペレーションパネル4は、オペレータがシステム
に対しである処理を要求するためのものであり、例えば
ダンプ要求又はシステムリセット要求等の機能がある。
The control storage 2b is a local memory into which the microprogram 3b is loaded from the external storage device 3 by the loader 3a, and thereafter the microprogram 3b operates on the cs2b to control the CPtJ2. The operation panel 4 is used by an operator to request certain processing from the system, and has functions such as a dump request or a system reset request.

また、その内部にはRAM(図示せず)が内蔵されてお
り、CPU2とのインタフェースに利用されている。
Further, a RAM (not shown) is built inside, and is used for an interface with the CPU 2.

外部記憶装置3は、システムの外部記憶装置としてロー
ダ3a、マイクロプログラム3b及びO8(オペレーテ
ィングシステム>3c等のプログラムが格納されており
、ダンプ出力媒体として利用される。従って、その内部
にはダンプ格納域3dが設けられている。フロッピーデ
ィスク5は、−時的な外部記憶装置として利用される。
The external storage device 3 stores programs such as a loader 3a, microprogram 3b, and O8 (operating system > 3c) as an external storage device for the system, and is used as a dump output medium. The floppy disk 5 is used as a temporary external storage device.

これらのシステムにおいて1、システム立ち上げからダ
ンプ採取までを第5図を用いて説明する。
In these systems, 1. The steps from system startup to dump collection will be explained using FIG.

先ず、システムの電源投入直後又はオペレーションパネ
ル4からのリセット指示によりシステムはリセット状態
になる。次にROM2aに制御が移り、CPU2の初期
診断及びsslのイニシャライズを行い(ステップ1)
、R後に外部記憶装置3からマイクロプログラム3bを
ローディングするためのローダ3aeSS1に読込み(
ステップ2゜処理■)、ローダ3aに制御を移す。ロー
ダ3aは、マイクロプログラム3bを外部記憶装置3か
らC82bに読込み(ステップ3゜処理■)、マイクロ
プログラム3bに制御を移す。以降、マイクロプログラ
ム3bはS81上に083cを外部記憶装置3から読込
み(ステップ4゜処理■)、通常運転に入る(ステップ
5)。
First, the system enters a reset state immediately after the system is powered on or by a reset instruction from the operation panel 4. Next, control is transferred to ROM2a, and initial diagnosis of CPU2 and SSL initialization are performed (step 1).
, R, the microprogram 3b is loaded from the external storage device 3 into the loader 3aeSS1 (
In step 2° process (■), control is transferred to the loader 3a. The loader 3a loads the microprogram 3b from the external storage device 3 into the C82b (step 3° process 2), and transfers control to the microprogram 3b. Thereafter, the microprogram 3b reads 083c from the external storage device 3 in S81 (step 4° process ■), and enters normal operation (step 5).

この状態で、何らかの原因(プログラム、ハード異常又
はオペレーションパネル4からの要求等)によりダンプ
要求が発生した場合(ステップ6)、マイクロプログラ
ム3bの制御によりSS1の内容及びC82bの内容を
外部記憶装置3のダンプ格納[3dに出力することによ
りダンプ採取が終了する(ステップ7゜処理■)。
In this state, if a dump request occurs due to some reason (program, hardware error, request from the operation panel 4, etc.) (step 6), the contents of SS1 and C82b are transferred to the external storage device 3 under the control of the microprogram 3b. Dump collection is completed by outputting the dump to storage [3d (Step 7゜Process ■).

[発明が解決しようとする課題] しかしながら、前記したようなダンプ制御が可能となる
ためには、C82b内のマイクロプログラム3bが正常
に動作していることが前提条件である。若し、マイクロ
プログラム異常(例えばマイクロループ又はマイクロ停
止等)があった場合には、ダンプが採取できなくなると
いう問題がある。また、マイクロプログラム異常からシ
ステムを回避するためには、リセット指示をオペレーシ
ョンパネル4から入力することにより可能であるが、リ
セットすると再びROM2aに制御が移り、メモリ等を
イニシャライズしてしまうため、情報が採取できないと
いう不具合が生じる。
[Problems to be Solved by the Invention] However, in order to enable the dump control as described above, it is a prerequisite that the microprogram 3b in the C82b is operating normally. If there is a microprogram abnormality (for example, microloop or microstop), there is a problem that a dump cannot be collected. In addition, in order to avoid the system from microprogram abnormalities, it is possible to input a reset instruction from the operation panel 4, but when reset, control is transferred to the ROM 2a again and the memory etc. are initialized, so information cannot be lost. A problem arises in that it cannot be collected.

本発明はこのような課題に鑑みてなされたものであって
、マイクロプログラムに異常が生じてもダンプ採取がで
きる情報処理装置を提供することを目的としている。
The present invention has been made in view of these problems, and an object of the present invention is to provide an information processing device that can collect a dump even if an abnormality occurs in a microprogram.

[課題を解決するための手段] 第1図は本発明の原理構成図である。第4図と同一のも
のは、同一の符号を付して示す。図において、4aはリ
セット及びダンプ要求があったことを記憶するリセット
・ダンプ要求フラグ、3eはマイクロプログラム3bの
代わりにメモリ等のダンス処理を行うダンププログラム
である。リセッ1〜・ダンプ要求フラグ4aはオペレー
ションパネル4内に設けられ、ダンププログラム3eは
外部記憶装置3内に設けられている。リセット・ダンプ
要求フラグ4aはROM2aにより読出すことができる
ようになっている。そして、ダンププログラム3eはシ
ステムストレージ1内に読込まれるようになっている。
[Means for Solving the Problems] FIG. 1 is a diagram showing the principle configuration of the present invention. Components that are the same as those in FIG. 4 are designated by the same reference numerals. In the figure, 4a is a reset/dump request flag that stores the fact that a reset and dump request has been made, and 3e is a dump program that performs dance processing of the memory etc. in place of the microprogram 3b. The reset 1 to dump request flags 4a are provided in the operation panel 4, and the dump program 3e is provided in the external storage device 3. The reset dump request flag 4a can be read by the ROM 2a. The dump program 3e is then read into the system storage 1.

[作用] オペレーションパネル4からダンプ要求又はリセット要
求が出された場合、リセット・ダンプ要求フラグ4aを
オンにする。そして、通常のリセットと同じ要求をCP
tJ2に出す。これによりCPU2はリセット状態にな
るが、ROM2aの制御において、メモリイニシャライ
ズを行う前に、オペレーションパネル4内のダンプ要求
フラグをチェックすることにより、当該フラグがオンの
場合はメモリイニシャライズを行わず、更に外部記憶装
置3内のローダをローディングするのでなく、ダンププ
ログラム3eeSS1に読込む。このダンププログラム
3eによりSS1及び082bを外部記憶装置3内のダ
ンプ格納域3dに格納することができる。
[Operation] When a dump request or a reset request is issued from the operation panel 4, the reset/dump request flag 4a is turned on. Then, send the same request as a normal reset to the CP
Submit on tJ2. This puts the CPU 2 into a reset state, but in controlling the ROM 2a, before performing memory initialization, the dump request flag in the operation panel 4 is checked, so that if the flag is on, memory initialization is not performed, and The loader in the external storage device 3 is not loaded, but is read into the dump program 3eeSS1. This dump program 3e allows SS1 and 082b to be stored in the dump storage area 3d in the external storage device 3.

[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第2図は本発明の動作を示すフローチャートである。先
ず、システムの電源投入直後又はオペレーションパネル
4からのリセット指示によりシステムはリセット状態に
なる。次にダンプ要求があるかどうかチェック・する(
ステップ1)。ダンプ要求があるかどうかはリセット・
ダンプ要求フラグがオンになっているかどうかで判断す
る。リセット・ダンプ要求フラグがオフの場合には、第
5図に示すフローと同様の処理を行う。即ち、次にRO
M2aに制御が移り、CPU2の初期診所及びSS1の
イニシャライズを行い(ステップ2)、最優に外部記憶
装置3からマイクロプログラム3bをローディングする
ためのローダ3aをSS1に読込み(ステップ3゜処理
■)、ローダ3aに制御を移す。
FIG. 2 is a flowchart showing the operation of the present invention. First, the system enters a reset state immediately after the system is powered on or by a reset instruction from the operation panel 4. Next, check if there is a dump request (
Step 1). Reset/reset whether there is a dump request.
Determine whether the dump request flag is on. If the reset/dump request flag is off, processing similar to the flow shown in FIG. 5 is performed. That is, then R.O.
Control is transferred to M2a, initializing the CPU 2 and SS1 (step 2), and loading the loader 3a for loading the microprogram 3b from the external storage device 3 into SS1 (step 3゜processing). , transfers control to the loader 3a.

ローダ3aは、マイクロプログラム3bを外部記憶装置
3から082bに読込み(ステップ4゜処理■)、マイ
クロプログラム3bに制御を移す。
The loader 3a loads the microprogram 3b from the external storage device 3 into the microprogram 082b (step 4° process 2), and transfers control to the microprogram 3b.

以降、マイクロプログラム3bはS81上に0830を
外部記憶装置3から読込み(ステップ5゜処理■)、通
常運転に入る(ステップ6)。通常運転中にマイクロプ
ログラム3bに異常が発生するとくステップ7)、リセ
ット状態に戻る。
Thereafter, the microprogram 3b reads 0830 from the external storage device 3 in S81 (step 5° process ■), and enters normal operation (step 6). If an abnormality occurs in the microprogram 3b during normal operation, the process returns to the reset state in step 7).

ステップ1で、ダンプ要求フラグがオンになっていたら
、CPU2は各メモリをリセットすることをせずダンプ
プログラム3eをSS1に読込み(ステップ8゜処理■
)、C82bの内容、S81の内容を外部記憶装置3又
はフロッピーディスク5に格納する。このようにしてマ
イクロプログラム異常時においてもダンプ採取を行うこ
とができる。
If the dump request flag is on in step 1, the CPU 2 reads the dump program 3e into the SS1 without resetting each memory (step 8゜processing).
), the contents of C82b, and the contents of S81 are stored in the external storage device 3 or floppy disk 5. In this way, dump collection can be performed even when the microprogram is abnormal.

第3図はシステム全体の動作を示すフローチャートで、
CPU側とオペレーションパネル(監視装置)側の動作
を示している。先ず、オペレーションパネル側では、c
puへの監視割込みを行う(ステップ1)。一方、cp
u側ではCPtJ監視があるかどうかをチェックしてお
り(ステップ11 ) 、CPLJ監視割込みがあった
場合にはCPLI監視応答を出力する(ステップ12)
。オペレーションパネル側では、CPU監視応答がある
かどうかをチェックしくステップ2)、応答がない場合
には、時間監視タイムアウトが発生したかどうかをチェ
ックする(ステップ3)。
Figure 3 is a flowchart showing the operation of the entire system.
It shows the operations on the CPU side and the operation panel (monitoring device) side. First, on the operation panel side, c
A monitoring interrupt is made to pu (step 1). On the other hand, cp
The u side checks whether there is CPtJ monitoring (step 11), and if there is a CPLJ monitoring interrupt, outputs a CPLI monitoring response (step 12).
. The operation panel side checks whether there is a CPU monitoring response (step 2), and if there is no response, checks whether a time monitoring timeout has occurred (step 3).

タイムアウトが発生した場合には、リセット・ダンプフ
ラグをオンにする(ステップ4)。しかる後、自動リセ
ットかオペレータによるリセットかをチェックしくステ
ップ5)、オペレータによるリセットの場合にはオペレ
ータの指示があるかどうかチェックする(ステップ6)
。自動的に又はオペレータの指示によるCPUリセット
指示があったら(ステップ7) 、CPtJ側ではリセ
ット・ダンプフラグがオンかどうかチェックしくステッ
プ21)、オンの場合には前述したようなダンプ処理を
行い(ステップ22)、そうでない場合には通常のリセ
ット処理を行う(ステップ23)。
If a timeout occurs, the reset dump flag is turned on (step 4). After that, check whether it is an automatic reset or a reset by an operator (Step 5), and if it is a reset by an operator, check whether there is an instruction from the operator (Step 6).
. When there is a CPU reset instruction automatically or by an operator's instruction (step 7), the CPtJ side checks whether the reset/dump flag is on (step 21), and if it is on, performs the dump processing as described above (step 21). Step 22), otherwise normal reset processing is performed (Step 23).

[発明の効果] 以上詳細に説明したように、本発明によればオペレーシ
ョンパネル側にリセット又はダンプ依頼があったことを
示すリセット・ダンプ要求フラグを設けておき、リセッ
ト要求の際にCPUでは、先ずこのフラグを読みに行き
、オンの場合にはメモリをリセットすることなくダンプ
プログラムを実行させることにより、マイクロプログラ
ム異常時においてもメインメモリ等のダンプ採取が行え
るようにすることができる情報処理装置を提供すること
ができる。
[Effects of the Invention] As described in detail above, according to the present invention, a reset/dump request flag is provided on the operation panel side to indicate that a reset or dump request has been made, and when a reset request is made, the CPU: An information processing device that first reads this flag and executes a dump program without resetting the memory if it is on, thereby making it possible to collect a dump of the main memory, etc. even in the event of a microprogram error. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成図、 第2図は本発明の動作を示すフローチャート、第3図は
システム全体の動作を示すフローチャート、 第4図は従来装置のシステム構成及びデータの流れを示
す図、 第5図はシステムの立上げからダンプ採取までの処理の
流れを示すフローチャートである。 第1図において、。 1はシステムストレージ、 2はCPU。 2aはROM。 2bはC81 3は外部記憶装置、 3aはローダ、 3bはマイクロプログラム、 3CはO8゜ 3dはダンプ領域、 3eはダンププログラム、 4はオペレーションパネル、 4aはリセット・ダンプ要求フラグ、 5はフロッピーディスクである。
Fig. 1 is a diagram showing the principle configuration of the present invention, Fig. 2 is a flowchart showing the operation of the present invention, Fig. 3 is a flowchart showing the operation of the entire system, and Fig. 4 shows the system configuration and data flow of the conventional device. Figure 5 is a flowchart showing the flow of processing from system startup to dump collection. In FIG. 1 is system storage, 2 is CPU. 2a is ROM. 2b is C81, 3 is external storage device, 3a is loader, 3b is microprogram, 3C is O8, 3d is dump area, 3e is dump program, 4 is operation panel, 4a is reset/dump request flag, 5 is floppy disk. be.

Claims (1)

【特許請求の範囲】 マイクロプログラム制御方式をとり、CPU(2)に対
してリセット指示及びダンプ採取指示を行うオペレーシ
ョンパネル(4)を具備する情報処理装置において、 前記オペレーションパネル(4)内にリセット指示及び
ダンプ採取指示を記憶するリセット・ダンプ要求フラグ
(4a)を設け、 これらの指示が行われた場合、システムをリセット状態
にすると共に、ROM(2a)によるリセット処理を開
始し、 そのリセット処理の中で前記リセット・ダンプ要求フラ
グ(4a)をチェックし、これら指示が行われていた場
合には、リセット処理の中でメモリイニシャライズ等の
通常処理を回避し、 外部記憶装置(3)内に格納されているダンププログラ
ム(3e)をローディングし、 該ダンププログラム(3e)によりシステム情報を外部
記憶装置(3)のダンプ格納域(3d)に対しダンプ出
力を可能とすることにより、メモリ内容等のダンプ採取
を確実に行うように構成したことを特徴とする情報処理
装置。
[Scope of Claims] An information processing device that uses a microprogram control method and includes an operation panel (4) that issues a reset instruction and a dump collection instruction to a CPU (2), comprising: a reset function in the operation panel (4); A reset/dump request flag (4a) is provided to store instructions and dump collection instructions, and when these instructions are given, the system is put into a reset state, and reset processing by the ROM (2a) is started, and the reset processing is performed. , the reset/dump request flag (4a) is checked, and if these instructions have been given, normal processing such as memory initialization is avoided during the reset processing, and the data is stored in the external storage device (3). By loading the stored dump program (3e) and allowing the dump program (3e) to dump system information to the dump storage area (3d) of the external storage device (3), memory contents, etc. An information processing device configured to reliably collect dumps of data.
JP63167930A 1988-07-05 1988-07-05 Information processor Pending JPH0216647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167930A JPH0216647A (en) 1988-07-05 1988-07-05 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167930A JPH0216647A (en) 1988-07-05 1988-07-05 Information processor

Publications (1)

Publication Number Publication Date
JPH0216647A true JPH0216647A (en) 1990-01-19

Family

ID=15858694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167930A Pending JPH0216647A (en) 1988-07-05 1988-07-05 Information processor

Country Status (1)

Country Link
JP (1) JPH0216647A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581089A (en) * 1991-09-19 1993-04-02 Tokyo Electric Co Ltd Electronic equipment
US6031563A (en) * 1997-12-26 2000-02-29 Nec Corporation Video telephone system having function of repelling mischievous call
JP2007172242A (en) * 2005-12-21 2007-07-05 Nec Corp Communication terminal equipment, debug control method and debug control program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249242A (en) * 1986-04-23 1987-10-30 Hitachi Ltd Memory dump system for computer
JPS63109550A (en) * 1986-10-28 1988-05-14 Nec Corp Starting system for memory damp program of information processing unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249242A (en) * 1986-04-23 1987-10-30 Hitachi Ltd Memory dump system for computer
JPS63109550A (en) * 1986-10-28 1988-05-14 Nec Corp Starting system for memory damp program of information processing unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581089A (en) * 1991-09-19 1993-04-02 Tokyo Electric Co Ltd Electronic equipment
US6031563A (en) * 1997-12-26 2000-02-29 Nec Corporation Video telephone system having function of repelling mischievous call
JP2007172242A (en) * 2005-12-21 2007-07-05 Nec Corp Communication terminal equipment, debug control method and debug control program

Similar Documents

Publication Publication Date Title
EP1638000B1 (en) Method, apparatus and program for performing panic memory dump
JP5609242B2 (en) Information processing apparatus and memory dump collection method
JPH0216647A (en) Information processor
US20160321131A1 (en) Method for diagnosing information processing device, recording medium, and information processing device
JPS6029984B2 (en) Main memory dump method
JP3317361B2 (en) Battery backup control method for memory
KR19990053043A (en) Computer with Diagnostic Memory and Diagnostic Method
JPS621040A (en) Analyzing device for trouble of computer
JPH0664569B2 (en) Micro program loading method
JPH0648453B2 (en) Peripheral device initialization control method
JPS6074063A (en) System disk loading system
JPH0244436A (en) Information processing monitoring system
JP2574938B2 (en) System startup method
JP2849780B2 (en) Computer system
JPS58191054A (en) Memory dump control system
JPS6013494B2 (en) Self-diagnosis method
JPS581249A (en) Error interrrupting system
JPS62249242A (en) Memory dump system for computer
JPH05120088A (en) Memory dump sampling device
JPS6346457B2 (en)
JPH01309157A (en) Cmp control system
JPH02101557A (en) Collected data saving system for channel adapter
JPS63138438A (en) Memory dump system
JPH04107649A (en) Dump processing system
JPS6373439A (en) Bootstrap system