JPH0216598A - Color display system - Google Patents

Color display system

Info

Publication number
JPH0216598A
JPH0216598A JP63167437A JP16743788A JPH0216598A JP H0216598 A JPH0216598 A JP H0216598A JP 63167437 A JP63167437 A JP 63167437A JP 16743788 A JP16743788 A JP 16743788A JP H0216598 A JPH0216598 A JP H0216598A
Authority
JP
Japan
Prior art keywords
cursor
display
color
display control
color look
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63167437A
Other languages
Japanese (ja)
Other versions
JPH0748150B2 (en
Inventor
Masami Sato
正美 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP63167437A priority Critical patent/JPH0748150B2/en
Publication of JPH0216598A publication Critical patent/JPH0216598A/en
Publication of JPH0748150B2 publication Critical patent/JPH0748150B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To reduce the load on a host process and to reduce an increase of hardware for the color display of a cursor by providing a specific display control part. CONSTITUTION:A display control part 3 writes cursor patterns 104 and 106 in cursor pattern latches 6-0 and 6-1 in, for example, a horizontal blanking period. The display control part 3 reads memory planes 2-0-2-3 at the time corresponding to a raster scan on a display 8 and reads the contents of the cursor pattern latches 6-0 and 6-1 corresponding to a cursor display position. Further, the display control part 3 controls a color look-up table 4 and a color look-up table 7 for cursor display into enabled states respectively corresponding to read pieces of binary information 106 and 107. Consequently, the load on the host processor is reduced and the hardware quantity of the cursor pattern latches, etc., is reducible.

Description

【発明の詳細な説明】 (概要〕 複数枚のメモリ・プレーンンと、当1亥メモリ・プレー
ンから読出された情報にもとづいてアクセスされるカラ
ー・ルック・アップ・テーブルとを有してカラー表示を
行い、必要に応じてカーソルの色表示を行うカラー表示
システムに関し。
[Detailed Description of the Invention] (Summary) A color display is performed using a plurality of memory planes and a color look-up table that is accessed based on information read from the current memory plane. Concerning a color display system that displays the cursor in color as necessary.

カーソルを色表示するに当ってのホスト・プロセッサの
負荷を軽減し、かつカーソルを色表示するためのハード
ウェアの増大を軽減することを目的とし。
The purpose of this invention is to reduce the load on a host processor when displaying a cursor in color, and to reduce the increase in hardware required to display a cursor in color.

上記複数枚のメモリ・プレーンよりも少ない枚数分用量
されたカーソル・パターン・ラッチを表示制御部による
リード/ライト制御可能にもうけると共に、カーソル・
パターン・ラッチから読出された情報にもとづいてアク
セスされるカーソル表示用カラー・ルック・アップ・テ
ーブルをもうけた構成としている。
In addition to providing cursor pattern latches that are smaller in number than the plurality of memory planes mentioned above to enable read/write control by the display control unit, the cursor pattern latches are
The configuration includes a color look-up table for cursor display that is accessed based on information read from the pattern latch.

〔産業上の利用分野〕[Industrial application field]

本発明は、複数枚のメモリ・プレーンと、当該メモリ・
プレーンから読出された情報にもとづいてアクセスされ
るカラー・ルック・アップ・テーブルとを存してカラー
表示を行い、必要に応してカーソルの色表示を行うカラ
ー表示システムに関する。
The present invention includes a plurality of memory planes and the memory planes.
The present invention relates to a color display system that includes a color look-up table that is accessed based on information read from a plane, performs color display, and displays a cursor in color as necessary.

カラー表示を行い得るディスプレイ上に、ボインティン
グ・デバイスの動きに追従する形で、ビット位置を指示
するカーソルを色表示することが望まれている。
It is desired to display a cursor indicating a bit position in color on a display capable of displaying in color in a manner that follows the movement of a pointing device.

〔従来の技術〕[Conventional technology]

カラー・ビット・マツプ・ディスプレイ上でカーソルを
色表示するに当っては1次の如き対策がとられていた。
The following measures have been taken to display the cursor in color on a color bit map display.

第3図および第4図は夫々従来例を示す。図中の符号1
はホスト・プロセッサ、2はメモリ・プレーン、3は表
示制御部、4はカラー・ルック・アップ・テーブル、5
はデジタル・アナログ変換器、6はカーソル・パターン
・ラッチ、9はマルチプレクサを表わしている。
3 and 4 show conventional examples, respectively. Code 1 in the diagram
is a host processor, 2 is a memory plane, 3 is a display control unit, 4 is a color look-up table, 5
6 represents a digital-to-analog converter, 6 represents a cursor pattern latch, and 9 represents a multiplexer.

図示のメモリ・プレーン2は、1画面上で同時に発色可
能な色の数に対応した枚数分用量されている。例えばメ
モリ・プレーン2が図示の如く4枚用意されているとす
ると、1画面上で同時に発色できる色の数は16通りと
なる。
The number of memory planes 2 shown corresponds to the number of colors that can be simultaneously produced on one screen. For example, if four memory planes 2 are prepared as shown in the figure, the number of colors that can be simultaneously produced on one screen is 16.

ホスト・プロセッサlは、夫々のメモリ・プレーン’l
−を上に、ディスプレイによって表示される画像に対応
したビット・イメージで情報を書込みかつリフレッシュ
してゆく。表示制御部3は。
The host processors have their respective memory planes 'l
- on top, information is written and refreshed with a bit image corresponding to the image displayed by the display. The display control section 3.

ディスプレイ上でラスタ・スキャンにしたがって画像が
表示されてゆくのに対応して1図示の場合には4枚のメ
モリ・プレーンの内容を一斉に読出し、4ビツトの情報
として出力する。
As images are displayed on the display according to raster scanning, the contents of four memory planes are read out all at once in the case shown in one figure, and output as 4-bit information.

第3図図示の場合には1色表示を行うカーソルの画像を
盛り込んだ表示画像を、ホスト・プロセッサ1が生成し
ては、メモリ・プレーン2−0ないし2−3に書込む0
表示制御部3は、夫々のメモリ・プレーンの内容を読出
して94ビツトの情報としてカラー・ルック・アップ・
テーブル4に供給する。カラー・ルック・アップ・テー
ブル4においては、当該4ビツトの情報をアドレスとし
て、24個の格納位置をもつRAMをアクセスする。当
該RAMの内容は各格納位置毎に例えば24ビツトの情
報を用意されている。メモリ・プレーン2−1からの4
ビツトの情報が読出されることに対応して、当該4ビツ
トの情報に1対1に対応づけられた24ビツトの情報が
上記RAMから読出され、デジタル・アナログ変換器5
に供給される。上記24ビツトの情報は2例えばR,G
In the case shown in FIG. 3, the host processor 1 generates a display image including a cursor image that is displayed in one color, and writes it into the memory planes 2-0 to 2-3.
The display control unit 3 reads the contents of each memory plane and performs a color look-up as 94-bit information.
Supply to table 4. In the color look-up table 4, the 4-bit information is used as an address to access the RAM having 24 storage locations. The contents of the RAM include, for example, 24 bits of information for each storage location. 4 from memory plane 2-1
In response to the readout of the bit information, 24-bit information in one-to-one correspondence with the 4-bit information is read out from the RAM and sent to the digital-to-analog converter 5.
is supplied to The above 24-bit information is 2, for example, R, G.
.

Bの夫々に対応して8ビツト分を用意されたものである
。このためにRに対応して256通りの色を指定してお
き、Gに対応して同じく256通りの色を指定しておき
、Bに対応して同じく256通りの色を指定しておくこ
とができる。
Eight bits are prepared corresponding to each of B. To do this, specify 256 colors for R, 256 colors for G, and 256 colors for B. I can do it.

したがって、1画面上で同時に発色できる色の数は、メ
モリ・プレーン2が4枚の場合には16通りのものに限
られるが、当該16通りの各色については、224通り
の色の中から予め指定しておくことができる。
Therefore, the number of colors that can be produced simultaneously on one screen is limited to 16 when there are four memory planes 2, but each of the 16 colors can be preset from among 224 colors. It can be specified.

第4図図示の場合には1表示制御部3がリード/ライト
制御できる形で、カーソル・パターン・ラッチ6−0な
いし6−3を用意しておくようにしている。そして、ホ
スト・プロセッサ1がメモリ・プレーン2−i上に書込
んだカーソル・パターンについて1表示制御部3が例え
ば表示帰線期間に上記カーソル・パターンを上記カーソ
ル・パターン・ラッチ6−0ないし6−3上にランチす
る。この状態で、ディスプレイ上でのラスタ・スキャン
に対応して、メモリ・プレーン2−iから情報が読出さ
れてゆくが1表示制御部3は、カーソルを表示すべきラ
スタ・スキャン位置に達したときカーソル・パターン・
ラッチ6−0ないし6−3の内容を読出して、マルチプ
レクサ9を制御する。即ち、メモリ・プレーン2−0な
いし2−3からの情報と、カーソル・パターン・ラッチ
60ないし6−3からの情報と選択させる。マルチプレ
クサ9からの出力は、カラー・ルック・アップ・テーブ
ル4に導びかれる。
In the case shown in FIG. 4, cursor pattern latches 6-0 to 6-3 are prepared so that one display control section 3 can perform read/write control. Then, regarding the cursor pattern written by the host processor 1 on the memory plane 2-i, the 1 display control unit 3 transfers the cursor pattern to the cursor pattern latches 6-0 to 6 during the display retrace period, for example. -3 Lunch on top. In this state, information is read out from the memory plane 2-i in response to raster scanning on the display, but when the display control unit 3 reaches the raster scanning position where the cursor should be displayed, cursor pattern
The contents of latches 6-0 to 6-3 are read to control multiplexer 9. That is, information from memory planes 2-0 to 2-3 and information from cursor pattern latches 60 to 6-3 are selected. The output from multiplexer 9 is directed to a color look up table 4.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記第3図図示の場合には、ホスト・プロセッサ1の負
荷が大となる。特にメモリ・プレーン2iの枚数が大と
なりかつカーソルの色表示の種類数(1画面上での種類
数)が大となるにつれて。
In the case shown in FIG. 3 above, the load on the host processor 1 becomes large. Especially as the number of memory planes 2i increases and the number of types of cursor color display (the number of types on one screen) increases.

またカーソルの移動速度が大となるにつれて、ホスト・
プロセッサlの負荷がきわめて大となる。
Also, as the cursor movement speed increases, the host
The load on processor l becomes extremely large.

上記第4図図示の場合には、ホスト・プロセッサ1の負
荷は第3図図示の場合にくらべて軽減されるが、メモリ
・プレーン2−iの枚数と等しい枚数のカーソル・パタ
ーン・ラッチ6−iを必要とする。またマルチプレクサ
9においても2メモリ・プレーン2−0からの情報とカ
ーソル・パターン・ラッチ6−0からの情報とを選択し
、メモリ・プレーン2−1からの情報とカーソル・バタ
ン・ラッチ6−1からの情報とを選択し、・・・・・・
メモリ・プレーン2−3からの情報とカーソル・パター
ン・ラッチ6−3からの情報とを選択する必要があり、
メモリ・プレーン2−1の枚数が大となるにつれて、ハ
ードウェア量が大となる。
In the case shown in FIG. 4, the load on the host processor 1 is reduced compared to the case shown in FIG. Requires i. The multiplexer 9 also selects the information from the two memory planes 2-0 and the cursor pattern latch 6-0, and selects the information from the memory plane 2-1 and the cursor pattern latch 6-1. Select the information from...
It is necessary to select information from memory plane 2-3 and information from cursor pattern latch 6-3;
As the number of memory planes 2-1 increases, the amount of hardware increases.

本発明は、カーソルを色表示するに当ってのホスト・プ
ロセッサの負荷を軽減し、かつカーソルを色表示するた
めのハードウェアの増大を軽減することを目的としてい
る。
An object of the present invention is to reduce the load on a host processor when displaying a cursor in color, and to reduce the increase in hardware for displaying a cursor in color.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理図を示し、第1図(A)は構成図
、第1図(B)は説明図である。
FIG. 1 shows a principle diagram of the present invention, FIG. 1(A) is a configuration diagram, and FIG. 1(B) is an explanatory diagram.

図中の符号1はホスト・プロセッサ、2−1はメモリ・
プレーン、3は表示制御部、4はカラー・ルック・アッ
プ・テーブル、5はデジタル・アナログ変換器、6−0
.6−1は夫々カーソル・パターン・ラッチ、7はカー
ソル表示用カラー・ルック・アップ・テーブル、8はデ
ィスプレイを表わしている。また第1図(B)において
、1゜Oはディスプレイ上の表示を表わし、1o1は他
ノ色で縁どりされて色表示されたカーソル、102はカ
ーソル以外の表示部分、1o3はカーソル表示を除いた
画像データ、104は第1の色でのカーソル・パターン
、iosは第2の色でのカーソル・パターン、106は
カーソル・パターン104をラスタ・スキャンに対応し
て読出した際の2値情報、107はカーソル・パターン
105t−ラスタ・スキャンに対応して読出した際の2
値情報を表わしている。
In the figure, 1 is the host processor, 2-1 is the memory
3 is a display control unit, 4 is a color look-up table, 5 is a digital-to-analog converter, 6-0
.. Reference numeral 6-1 represents a cursor pattern latch, 7 a color look-up table for cursor display, and 8 a display. Furthermore, in Fig. 1 (B), 1°O represents the display on the display, 1o1 is the cursor displayed in a different color, 102 is the display area other than the cursor, and 1o3 is the cursor excluding the cursor display. Image data, 104 is a cursor pattern in the first color, ios is a cursor pattern in the second color, 106 is binary information when the cursor pattern 104 is read in correspondence with raster scanning, 107 is 2 when read out corresponding to cursor pattern 105t-raster scan.
Represents value information.

第1図図示の場合には、カーソル・パターン・ラッチ6
−jとして、メモリ・プレーン2−iの枚数よりも少な
い枚数分用意するようにしている。
In the case shown in FIG. 1, the cursor pattern latch 6
-j, the number of memory planes smaller than the number of memory planes 2-i is prepared.

これは、一般に1画面上で同時に表示するカーソル表示
用の色のMIDが比較的少ないもので足りるからである
。第1図(B)図示の如く、縁どりさR色表示されたカ
ーソル101を表示すれば足りる場合には、2通りの色
を表示できればよく、カーソル・パターン・ラッチ6は
2枚で足りる。
This is because, in general, it is sufficient to have a relatively small number of MIDs for cursor display colors that are displayed simultaneously on one screen. As shown in FIG. 1(B), if it is sufficient to display a cursor 101 with an R color border, it is sufficient to display two colors, and two cursor pattern latches 6 are sufficient.

カーソル表示用カラー・ルック・アップ・テーブル7は
2図示の場合には4個分の格納位置をもつ形の例えば4
×24ビツトのRAMで構成される。図示のカラー・ル
ック・アップ・テーブル4は1図示の場合には16X2
4ビツトのRAMで構成される。
The color look-up table 7 for displaying the cursor has, for example, four storage positions in the case of the two figures shown.
It is composed of ×24 bit RAM. The color lookup table 4 shown is 16X2 in the case shown.
It consists of 4-bit RAM.

〔作用〕[Effect]

表示制御部3は例えば水平帰線期間に、カーソル・パタ
ーン104と105とを、カーソル・パターン・ラッチ
6−0と6−1とに書込む。そして1表示制御部3は、
ディスプレイ8上のラスタ・スキャンに対応して1メモ
リ・プレーン(画像データ103が書込まれている)2
−〇ないし23を一斉に読出し、かつカーソル表示位置
に対応してカーソル・パターン・ラッチ6−0.61の
内容を読出す。
The display control unit 3 writes cursor patterns 104 and 105 into cursor pattern latches 6-0 and 6-1, for example, during the horizontal retrace period. 1 display control section 3,
1 memory plane (in which image data 103 is written) 2 corresponding to the raster scan on the display 8
- Read out ○ to 23 all at once, and read out the contents of cursor pattern latch 6-0.61 corresponding to the cursor display position.

カーソル・パターン・ラフチロ−0,6−,1から続出
される2値情報106,107に対応して。
Corresponding to the binary information 106, 107 successively output from the cursor pattern RAF-0, 6-, 1.

表示制御部3は1次の如くカラー・ルック・アップ・テ
ーブル4とカーソル表示用カラー・ルック・アップ・テ
ーブル7とを夫々イネーブル状態に制御する。即ち、(
i)2値情tl106と107とがパターンro、OJ
であればカラー・ルック・アップ・テーブル4側をイネ
ーブル状態とし。
The display control unit 3 controls the color look-up table 4 and the cursor display color look-up table 7 to enable states, respectively. That is, (
i) Binary information tl106 and 107 are patterns ro and OJ
If so, the color lookup table 4 side is enabled.

(ii)2値情報106と107とがパターン「1゜0
」であればカーソル表示用カラー・ルック・アップ・テ
ーブル7側をイネーブル状態とした上で。
(ii) The binary information 106 and 107 have the pattern “1°0
”, the color lookup table 7 side for cursor display is enabled.

カーソル・パターン104側を採用し、  (iii)
  2値情報106と107とがパターンrl、IJで
あればカーソル表示用カラー・ルック・アップ・テーブ
ル7側をイネーブル状態とした上で、カーソル・パター
ン105側を採用するようにする。
Adopting the cursor pattern 104 side, (iii)
If the binary information 106 and 107 are patterns rl and IJ, the cursor display color look-up table 7 side is enabled, and then the cursor pattern 105 side is adopted.

〔実施例〕〔Example〕

第2図は本発明の実施例構成を示す。図中の符号1ない
し7は第1図に対応し、1o−oないし10−7は夫々
パラレル・シリサル変換用シック11.12は夫々論理
ゲートを表わしている。
FIG. 2 shows the configuration of an embodiment of the present invention. Reference numerals 1 to 7 in the figure correspond to those in FIG. 1, and 1o-o to 10-7 represent parallel-to-serial conversion chics 11 and 12, respectively, to logic gates.

図示の場合には8枚のメモリ・プレーン2が用意されて
おり、1画面上で同時に256通りの色を表示すること
ができる。またテーブル4および7においては、夫々の
格納位置に対応して24ビ・ノドの情報が格納され、R
について256通り。
In the illustrated case, eight memory planes 2 are prepared, and 256 colors can be displayed simultaneously on one screen. In addition, in tables 4 and 7, 24-bit information is stored corresponding to each storage position, and R
256 ways about.

Gについて256通り、Bについて256通りの色が用
意されている。
There are 256 colors available for G and 256 colors for B.

シフタ10−0ないし10−7は夫々、メモリ・プレー
ン2−0ないし2−7からの情報をシリャル・データに
変換して、カラー・ルック・アップ・テーブル4に供給
する。
Shifters 10-0 through 10-7 convert information from memory planes 2-0 through 2-7, respectively, into serial data and provide it to color look-up table 4.

表示制御部3は、カーソル・パターン・ラッチ6−〇と
6−1との内容がパターンro、OJの場合に、論理ゲ
ート11の出力にもとづいて、カラー・ルック・アップ
・テーブル4の側をイネーブルにする。また上記ro、
OJ以外の場合に。
When the contents of the cursor pattern latches 6-0 and 6-1 are patterns ro and OJ, the display control unit 3 changes the side of the color look-up table 4 based on the output of the logic gate 11. Enable. Also, the above ro,
In cases other than O.J.

論理ゲート12の出力にもとづいて、カーソル表示用カ
ラー・ルック・アップ・テーブル7の側をイネーブルに
する。そして、第1図(B)を参照して説明した如く、
パターンrl、OJや「1゜1」の場合に夫々対応した
出力を発するように制御する。なお、カラー・ルック・
アップ・テーブル4の出力とカーソル表示用カラー・ル
ック・アップ・テーブル7の出力とは、ビット対応にド
ツト・オア論理がとられている。
Based on the output of logic gate 12, the side of color look up table 7 for cursor display is enabled. Then, as explained with reference to FIG. 1(B),
Control is performed so that outputs corresponding to patterns rl, OJ, and "1°1" are generated. In addition, the color, look,
The output of the lookup table 4 and the output of the color lookup table 7 for cursor display are subjected to dot-OR logic corresponding to bits.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く3本発明によれば、ホスト・プロセッ
サの負荷を軽減し、かつカーソル・パターン・ラッチな
どのハードウェア量を軽減することができる。特にカー
ソル・パターン・ラッチには、水平帰線期間を利用して
書込むことができるために、カーソル・パターンのラス
タ・スキャンに対応するlラインについての例えば2色
分を保持できれば足りる。またカーソル表示用カラー・
ルック・アップ・テーブル7は例えば4×24ビツトの
RAMを用意するだけで足りる。
As described above, according to the third aspect of the present invention, it is possible to reduce the load on the host processor and reduce the amount of hardware such as cursor patterns and latches. In particular, since writing can be performed in the cursor pattern latch using the horizontal retrace period, it is sufficient to hold, for example, two colors of l-line corresponding to the raster scan of the cursor pattern. In addition, the color for cursor display
For the look-up table 7, it is sufficient to prepare a 4×24 bit RAM, for example.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、第2図は本発明の実施例構成
、第3図および第4図は夫々従来例を示す。 図中、lはホスト・プロセッサ、2はメモリ・プレーン
53は表示制御部、4はカラー・ルック・アップ・テー
ブル、5はデジタル・アナログ変換器、6はカーソル・
パターン・ラッチ、7はカーソル表示用カラー・ルック
・アップ・テーブル8はディスプレイを表わす。 特許出願人株式会社ビーエフニー
FIG. 1 shows the principle of the present invention, FIG. 2 shows an embodiment of the present invention, and FIGS. 3 and 4 show conventional examples. In the figure, l is a host processor, 2 is a memory plane 53, a display control unit, 4 is a color look-up table, 5 is a digital-to-analog converter, and 6 is a cursor.
7 represents a pattern latch, 7 represents a color look up table for cursor display, and 8 represents a display. Patent applicant: BFN Co., Ltd.

Claims (1)

【特許請求の範囲】 1画面上で同時に発色できる色数に対応して用意される
複数枚のメモリ・プレーン(2−i)と、該複数枚のメ
モリ・プレーン(2−i)の夫々から読出された情報に
もとづいてアクセスされるカラー・ルック・アップ・テ
ーブル(4)と、該カラー・ルック・アップ・テーブル
(4)からの出力にもとづいてアナログ色信号を発生す
るデジタル・アナログ変換器(5)と、上記メモリ・プ
レーン(2−i)およびカラー・ルック・アップ・テー
ブル(4)を制御する表示制御部(3)と、上記メモリ
・プレーン(2−i)に対して表示データを書込むホス
ト・プロセッサ(1)と、上記デジタル・アナログ変換
器(5)の出力によってカラー表示を行うディスプレイ
(8)とを有するカラー表示システムにおいて、 上記複数枚のメモリ・プレーン(2−i)の数よりも少
ない枚数分用意されるカーソル・パターン・ラッチ(6
−j)を上記表示制御部(3)によるリード/ライト制
御可能にもうけると共に、上記カーソル・パターン・ラ
ッチ(6−j)から読出された情報にもとづいてアクセ
スされるカーソル表示用カラー・ルック・アップ・テー
ブル(7)をもうけ、上記表示制御部(3)がカーソル
の表示態様に対応して、上記カラー・ルック・アップ・
テーブル(4)と上記カーソル表示用カラー・ルック・
アップ・テーブル(7)とを選択的に制御して、上記デ
ジタル・アナログ変換器(5)に信号を供給するように
した ことを特徴とするカラー表示システム。
[Claims] A plurality of memory planes (2-i) prepared corresponding to the number of colors that can be simultaneously produced on one screen, and a plurality of memory planes (2-i) prepared from each of the plurality of memory planes (2-i). a color look-up table (4) that is accessed based on the read information; and a digital-to-analog converter that generates an analog color signal based on the output from the color look-up table (4). (5), a display control unit (3) that controls the memory plane (2-i) and the color look-up table (4), and a display control unit (3) that controls the memory plane (2-i) to display display data; A color display system having a host processor (1) in which the memory planes (2-i ) cursor pattern latches (6
-j) can be read/written by the display control unit (3), and a color look for cursor display accessed based on information read from the cursor pattern latch (6-j). The display control section (3) generates a color look-up table (7) in accordance with the display mode of the cursor.
Table (4) and the color look for the cursor display above.
A color display system characterized in that the up table (7) is selectively controlled to supply a signal to the digital-to-analog converter (5).
JP63167437A 1988-07-05 1988-07-05 Color display system Expired - Lifetime JPH0748150B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167437A JPH0748150B2 (en) 1988-07-05 1988-07-05 Color display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167437A JPH0748150B2 (en) 1988-07-05 1988-07-05 Color display system

Publications (2)

Publication Number Publication Date
JPH0216598A true JPH0216598A (en) 1990-01-19
JPH0748150B2 JPH0748150B2 (en) 1995-05-24

Family

ID=15849692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167437A Expired - Lifetime JPH0748150B2 (en) 1988-07-05 1988-07-05 Color display system

Country Status (1)

Country Link
JP (1) JPH0748150B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287991A (en) * 1987-05-21 1988-11-25 松下電器産業株式会社 Cursor controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287991A (en) * 1987-05-21 1988-11-25 松下電器産業株式会社 Cursor controller

Also Published As

Publication number Publication date
JPH0748150B2 (en) 1995-05-24

Similar Documents

Publication Publication Date Title
US6765581B2 (en) Display apparatus and method capable of rotating an image by 180 degrees
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
KR900000742B1 (en) Graphics display apparatus
EP0279229B1 (en) A graphics display system
EP0201210B1 (en) Video display system
EP0175340B1 (en) A computer display system for producing color text and graphics
JPS63201792A (en) Video display adaptor
JPS6025794B2 (en) color graphic display device
US4554538A (en) Multi-level raster scan display system
JPH0429069B2 (en)
JPS61148488A (en) Display controller
JPS5937512B2 (en) raster display device
CA1220293A (en) Raster scan digital display system
US4837563A (en) Graphics display system function circuit
EP0043703B1 (en) Raster display generating system
JPH0682394B2 (en) Video adapter
US4614941A (en) Raster-scan/calligraphic combined display system for high speed processing of flight simulation data
JPH0216598A (en) Color display system
US5097256A (en) Method of generating a cursor
KR950009769B1 (en) Graphic system having multiple layered screen buffer and control levels
JPH0443594B2 (en)
JPH0570833B2 (en)
JPH06301374A (en) Image forming device
JPS63178294A (en) Graphic display device
JPH02110495A (en) Color code converting memory