JPH02161813A - Rs232c line driver ic - Google Patents

Rs232c line driver ic

Info

Publication number
JPH02161813A
JPH02161813A JP31696288A JP31696288A JPH02161813A JP H02161813 A JPH02161813 A JP H02161813A JP 31696288 A JP31696288 A JP 31696288A JP 31696288 A JP31696288 A JP 31696288A JP H02161813 A JPH02161813 A JP H02161813A
Authority
JP
Japan
Prior art keywords
terminal
output
turned
driver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31696288A
Other languages
Japanese (ja)
Inventor
Yoichi Matsumoto
洋一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31696288A priority Critical patent/JPH02161813A/en
Publication of JPH02161813A publication Critical patent/JPH02161813A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent the malfunctions by keeping forcibly the output of an RS232C line driver IC at a prescribed level after detecting a fact that the power voltage is kept at a low level less than a prescribed level. CONSTITUTION:The power voltage rises up to a prescribed level (about 5V) at a V<+> terminal 101. Thus the voltage of a transistor TR Q103 is equal to 0.7V according to the dividing ratio between an R104 and an R105. Then a TR Q103 is turned on and both TR Q104 and Q105 are turned off. At the same time, a line driver IC starts its operation with the voltage applied to an input terminal 102. When the power voltage of the terminal 101 drops less than a prescribed level, the TR Q103 is turned off and both TR Q104 and Q105 are turned on with the output set at the OFF (low) side. As a result, the output is always controlled to the OFF (low) side when the voltage is kept at a low level at the rise and the fall of a power supply. Then no malfunction is caused.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気ケーブルでディジタルデータ伝送を(j′
なうブラ式のうち、RS232C規格に準拠するライン
ドライバICの制御回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides digital data transmission (j′
This invention relates to a control circuit for a line driver IC that complies with the RS232C standard among the Naubra type.

〔従来の技術〕[Conventional technology]

従来、この種のRS 232 C規格に準拠でるライン
ドライバICとしては第3図に示す回路方式のラインド
ライバICが最も一般的である。
Conventionally, as a line driver IC conforming to this type of RS 232 C standard, the most common line driver IC has the circuit system shown in FIG.

本ドライバICは端子301に印加される圧電圧V+と
端子304に印加される負電圧■−との間で動作し、ベ
ース接地PNPI−ランジスタQ301、フェーズスプ
リッタQ303、トーテムポール接続のNPNトランジ
スタQ304およびQ305、ダイオードD301〜D
308、抵抗R301〜R308、入力端子302、出
力端子305により構成されている。
This driver IC operates between the piezo voltage V+ applied to the terminal 301 and the negative voltage ■- applied to the terminal 304, and includes a common base PNPI transistor Q301, a phase splitter Q303, a totem pole connected NPN transistor Q304, Q305, diode D301~D
308, resistors R301 to R308, an input terminal 302, and an output terminal 305.

このICは、入力端子302に印加される電圧が1.2
Vにす低いとPNPトランジ1夕Q301゜フェーズス
プリッタQ303、NPNトランジスタQ305がA−
ノし、出力端子305はハイレベルとなり、逆に1,2
■より高いトランジスタQ301、Q303.Q305
がオンし、出力端T305はローレベルとなる。
In this IC, the voltage applied to the input terminal 302 is 1.2
When the voltage is low to V, the PNP transistor Q301° phase splitter Q303 and the NPN transistor Q305
Then, the output terminal 305 becomes high level, and conversely, 1 and 2
■Higher transistors Q301, Q303. Q305
is turned on, and the output terminal T305 becomes low level.

第5図は第3図のICを利用した、ホストコンピュータ
からモデムを介して端末装置の電源をリモートオンする
システムの溝成図、第6図はそのタイムチャートである
FIG. 5 is a schematic diagram of a system for remotely turning on the power of a terminal device from a host computer via a modem using the IC shown in FIG. 3, and FIG. 6 is a time chart thereof.

このシステムは、ホストコンピュータ501と、ホスト
側モデム504と、端末側モデム508と、端末装置5
11とを有し、これらの間で信号の伝達を行うものであ
る。ホストコンピュータ501の出力部に設けられた送
信要求出力端子ラインドライバ502の出力がハイレベ
ルとなると(第6図(a))、この信号は電気ケーブル
503を介してホスト側モデム504内の送信要求入力
端子ラインレシーバ505に入力され、このラインレシ
ーバ505は、第6図(b)のような反転出力を送出す
る。周波数変調・復調回路506は第6図(C)に示さ
れるアナ[1グギヤリアを発生し、このアナログキャリ
アは、アナログ回線507を介して端末側モデム508
に送信される。端末側モデム508内に設けられた周波
数変調・復調回路509はアナログキャリアを受信する
とキャリア検出出力端子ラインドライバ510の出力を
オン(ハイレベル)とする(第6図(d))。端末装置
511内のキャリア検出入力端子ラインドライバ512
は電気ケーブル16を介してこれを検出し、第6図(e
)に示される出力信号を送出し、トリがフリップフロッ
プ513の出力が反転(第6図(r) ) b、この反
転出力はバッファ514を介して電気スイッチ515を
オンさせる。この送信要求による端末装置511のリモ
ート電源オンシステムではエツジトリガ方式が採用され
、また、度オンした端末装置511の電源をオフする場
合は、上述の場合と同様に、ホストコンピュータ501
から送信コマンドを送出することにより行う。
This system includes a host computer 501, a host modem 504, a terminal modem 508, and a terminal device 5.
11, and signals are transmitted between them. When the output of the transmission request output terminal line driver 502 provided at the output section of the host computer 501 becomes high level (FIG. 6(a)), this signal is sent as a transmission request in the host modem 504 via the electric cable 503. The signal is input to the input terminal line receiver 505, and the line receiver 505 sends out an inverted output as shown in FIG. 6(b). The frequency modulation/demodulation circuit 506 generates an analog signal shown in FIG.
sent to. When the frequency modulation/demodulation circuit 509 provided in the terminal side modem 508 receives the analog carrier, it turns on (high level) the output of the carrier detection output terminal line driver 510 (FIG. 6(d)). Carrier detection input terminal line driver 512 in terminal device 511
detects this via the electric cable 16, and as shown in FIG.
), the output of the flip-flop 513 is inverted (FIG. 6(r))b, and this inverted output turns on the electric switch 515 via the buffer 514. The edge trigger method is adopted in the remote power-on system of the terminal device 511 based on this transmission request, and when turning off the power of the terminal device 511 that has been turned on, the host computer 501
This is done by sending a send command from .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のRS232C規格にQ拠したラインドラ
イバICは、電源電圧の立上りおよび立下り時の低電圧
時において、入力信号のレベルに関係なく、出力信号の
レベルがハイレベルとなってしまい、誤動作が生じると
いう欠点がある。これは、例えば、入力端子302に人
力する信号のレベルをハイレベルとして出力がローレベ
ルとなるように設定しても、内部バイアスが正常でなく
、トランジスタQ301.Q303.Q305がオンせ
ず、■ミッタフォロワQ304の出力により、出力信号
のレベルがハイレベル側に上界するものである。この関
係を図示すると第4図のようになり、正、角肉電源の立
上り時において、出力電圧は正電源電圧の立上りにほぼ
追従して上昇してしまう。
The above-mentioned line driver IC based on the conventional RS232C standard Q will malfunction because the output signal level will be high regardless of the input signal level at low voltages when the power supply voltage rises and falls. The disadvantage is that this occurs. This is because, for example, even if the level of the signal input to the input terminal 302 is set to high level and the output is set to low level, the internal bias is not normal and the transistor Q301. Q303. Q305 is not turned on, and the level of the output signal rises to the high level side due to the output of the mitter follower Q304. This relationship is illustrated in FIG. 4, and when the positive power supply voltage rises, the output voltage rises almost following the rise of the positive power supply voltage.

このような電源投入直後における出力電圧の上昇が生じ
ると、前述した端末装置の電源をリモートオンするシス
テムでは、ホストコンピュータ501の電源を立上げた
場合、そのハイレベル出力をホスト側モデム504のラ
インレシーバ5゜5が検出し、アナ[1グキヤリアを送
出してしまうため、ホストコンピュータに接続されてい
る複数の端末装置511がすべて無条件にオンしてしま
うという重大な問題が生じ、この場合、通信を行なわな
い端末装置の電源を逐次オフコマンドを送出して切断し
なければならない。また、ホスト側の電源を立下げる場
合にも同様な現象が生じ、オフコマンドによって一度切
断した複数の端末装置511の電源が一斉にオンしてし
まう。このような誤動作を防止する方法としては、ライ
ンドライバICの出力にメカニカルリレーを接続し、こ
のリレーの制御によりIC出力の伝達を制御する方法が
あるが、この場合、基板面積および消費電力が増大し、
効率が悪くなるという問題がある。
If such a rise in output voltage occurs immediately after power is turned on, in the system that remotely turns on the power of the terminal device described above, when the power of the host computer 501 is turned on, the high level output is sent to the line of the modem 504 on the host side. Since the receiver 5.5 detects this and sends out the analog carrier, a serious problem arises in that all the terminal devices 511 connected to the host computer are turned on unconditionally. It is necessary to sequentially send an OFF command to turn off the power of terminal devices that are not communicating. Further, a similar phenomenon occurs when powering down the host side, and the power of a plurality of terminal devices 511 that have been previously disconnected by an off command is turned on all at once. One way to prevent such malfunctions is to connect a mechanical relay to the output of the line driver IC and control the transmission of the IC output by controlling this relay, but in this case, the board area and power consumption increase. death,
There is a problem that efficiency deteriorates.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のRS232Cラインドライバ1cは、電源電圧
が所定値以下の低電圧である場合、これを検出して前記
RS232CラインドライバICの出力を強制的に所定
レベルに保持する手段を有することを特徴とする。
The RS232C line driver 1c of the present invention is characterized in that, when the power supply voltage is a low voltage below a predetermined value, it has means for detecting this and forcibly holding the output of the RS232C line driver IC at a predetermined level. do.

〔作用〕[Effect]

したがって、電源の立上りおよび立下り時の低電圧領域
においても、ICの出力電圧は例えば、ローレベルに保
持され、上述したシステムの誤動作が生じない。
Therefore, even in the low voltage region when the power supply rises and falls, the output voltage of the IC is maintained at a low level, for example, and the above-mentioned system malfunction does not occur.

〔実施例〕〔Example〕

次に、本発明の実施例ついて図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のRS232CラインドライバICの一
実施例の回路図である。
FIG. 1 is a circuit diagram of an embodiment of the RS232C line driver IC of the present invention.

本実施例は第3図の従来例に出力制御回路200をイ4
加したものであり、他の構成は同様である。
In this embodiment, an output control circuit 200 is added to the conventional example shown in FIG.
The other configurations are the same.

但し、各1−ランジスタ、ダイオード、抵抗の参照番号
は、本願発明の実施例であることを明確化η−るため1
00番代の番号としている。出力制御回路200は、N
PNI−ランジスタQ103.Q104、PNPトラン
ジスタQ105、抵抗R104、R106,R112で
構成されている。
However, the reference numbers for each transistor, diode, and resistor are 1 to clarify that they are embodiments of the present invention.
The numbers are in the 00s. The output control circuit 200 has N
PNI-transistor Q103. Q104, PNP transistor Q105, and resistors R104, R106, and R112.

次に、動作を説明する。Next, the operation will be explained.

■+端子101の電源電圧がO67■より高くbるど、
トランジスタQ104.Q105がオンしトランジスタ
Q106にベース電流を供給し、出力端子105はオフ
(ロー)側となる。次に、■+端子101の電源電圧が
高くなり規定電圧(約5Vlに達するとR104とR1
05の分割比によりQ103のベース電圧が0.7vと
なり、1〜ランジスタQ103がオンし、1−ランジス
タQ104、Q105がオフとなり、ラインドライバI
Cは入力端子102に印加された電圧により動作を行な
う。■+端子101の電源電圧が低くなり規定電圧以下
になへとQ103がオフし、トランジスタQ104.Q
105がオンとなり、出力はオフくロー)側となる。し
たがって、電源立上りおよび立下りの低電圧時には、出
力は必ずオフ(ロー)側に制御される。
■If the power supply voltage of + terminal 101 is higher than O67■,
Transistor Q104. Q105 turns on, supplies base current to transistor Q106, and output terminal 105 becomes off (low). Next, ■ When the power supply voltage of the + terminal 101 increases and reaches the specified voltage (approximately 5Vl), R104 and R1
Due to the division ratio of 05, the base voltage of Q103 becomes 0.7V, 1~ transistor Q103 is turned on, 1~ transistor Q104 and Q105 are turned off, and line driver I
C operates based on the voltage applied to the input terminal 102. ■When the power supply voltage of the + terminal 101 becomes lower than the specified voltage, Q103 is turned off, and transistor Q104. Q
105 is turned on, and the output is turned off (low) side. Therefore, the output is always controlled to the off (low) side when the power supply rises and falls at low voltage.

第2図は本発明のRS232CドライバICの他の実施
例の回路図である。
FIG. 2 is a circuit diagram of another embodiment of the RS232C driver IC of the present invention.

本発明のラインドライバは、チャージポンプ方式のD 
C−D Cmlインバータ、ドライバ回路と、パワーオ
ンリセラ1−回路とからなり、DC−DCコンバータは
電源を供給し、パワーオンリセフ+−回路は、電源電圧
の立上り時において、ドライバ回路のドライバ出力端子
214のレベルをローレベルに固定する働きをする。
The line driver of the present invention employs a charge pump type D
It consists of a C-D Cml inverter, a driver circuit, and a power-on reseller 1- circuit, the DC-DC converter supplies power, and the power-on reseller 1- circuit supplies the driver output of the driver circuit when the power supply voltage rises. It functions to fix the level of the terminal 214 to a low level.

ドライバ回路は、ドライバ入力コンパレータ206と、
ドライバ出力制御入力」ンパレータ211と、インバー
タ212,209と、アンドゲート207.ノアゲート
208と、MOSトランジスタQ201〜Q204から
なる第1のラッチと、MOSトランジスタ0205〜0
20Bからなる第2のラッチと、非反転のドライバ出力
バッファ213と、ドライバ入力端子205と、ドライ
バ出力制御tlE子210と、ドライバ出力端子214
とで構成されている。
The driver circuit includes a driver input comparator 206;
driver output control input" comparator 211, inverters 212, 209, and gate 207. A NOR gate 208, a first latch consisting of MOS transistors Q201 to Q204, and MOS transistors 0205 to 0
a second latch consisting of 20B, a non-inverting driver output buffer 213, a driver input terminal 205, a driver output control tlE terminal 210, and a driver output terminal 214.
It is made up of.

また、パワーオンリセット回路は、MOS l−ランジ
スタQ209ヘーQ213と、MOS t=ランジスタ
Q214〜Q220.抵抗R201,R202からなる
コンパレータと、M OS トランジスタQ 221−
0224 、インバータ215−217からなる出力バ
ッファとから構成されている。
The power-on reset circuit also includes MOS l-transistors Q209, Q213, and MOS t-transistors Q214 to Q220. A comparator consisting of resistors R201 and R202, and a MOS transistor Q221-
0224, and an output buffer consisting of inverters 215-217.

また、チャージポンプ方式のD C−D C:1ンバー
タ202は、Vce端子201に+5Vを印加するどV
DDE了204には−tlOV、Vss端子203には
一10Vが発生する。DC−DC二】ンバータのVoo
、Vss電圧は]ンデン()の充放電によって発生する
のでVceの電圧のオン、オフに対して芹れが生ずる。
In addition, the charge pump type DC-DC:1 inverter 202 has a Vce terminal 201 with +5V applied to it.
-tlOV is generated at the DDE termination 204, and -10V is generated at the Vss terminal 203. DC-DC2] Converter Voo
, Vss voltages are generated by charging and discharging the terminal ( ), so that a swell occurs when the voltage of Vce is turned on and off.

すなわち、Vce端子201に」5■を投入り、てから
Vpo端子204とVss端子203に炭定の電圧が発
生するまで数百m secのIれが生じ、逆にVce端
子201の電源を切った場合には、Vce端子201が
OVとなってもVD[)端子204とV ss 端子2
03のMHがOVとなるまで数百m secの遅れが生
ずる。
That is, after inputting 5■ to the Vce terminal 201, an I voltage of several hundred milliseconds occurs until a constant voltage is generated at the Vpo terminal 204 and the Vss terminal 203, and conversely, the power to the Vce terminal 201 is turned off. In this case, even if the Vce terminal 201 becomes OV, the VD[) terminal 204 and the V ss terminal 2
There is a delay of several hundred msec until the MH of 03 becomes OV.

次に、動作を説明する。Next, the operation will be explained.

まず、Vce端子201に」5■が印加され、かつVs
s端子203が規定の電圧く約−4,5V ’)まで達
していない電源立上り時においては、パワーオンリセッ
ト回路において13点の電位がA点の電位より高いため
、トランジスタQ214がオン、0216がオン、02
18がオフ、Q220がオンし、インバータ215の出
力がハイ、インバータ216の出力がローどなり、イン
バータ217の出力がハイ、ノアゲート208の出力が
ローインバータ209の出力がハイとなる。これにより
、トランジスタQ203がオン、Q204がオフ、Q2
02がオン、Q201がオフQ206がオン、Q205
がオフ、Q207がオン、0208がオフとなり、ドラ
イバ出力端子214はロー(Vss電位)側に制御され
る。一方、V ss g子203が規定の電圧く約−4
,5V)より低くなると、8点の電位がA点の電位より
低くなるため、前述と逆の動作となり、インバータ21
7の出力がローとなり、従ってドライバ出力端子214
はナントゲート207の出力によって制御される。
First, ``5■'' is applied to the Vce terminal 201, and Vs
When the power is turned on, when the s terminal 203 has not reached the specified voltage (approximately -4.5 V'), the potential at point 13 is higher than the potential at point A in the power-on reset circuit, so transistor Q214 is turned on and 0216 is turned on. On, 02
18 is off, Q220 is turned on, the output of inverter 215 is high, the output of inverter 216 is low, the output of inverter 217 is high, the output of NOR gate 208 is low, and the output of inverter 209 is high. As a result, transistor Q203 is turned on, Q204 is turned off, and Q203 is turned on.
02 is on, Q201 is off, Q206 is on, Q205
is off, Q207 is on, and 0208 is off, and the driver output terminal 214 is controlled to the low (Vss potential) side. On the other hand, the Vss g terminal 203 is at the specified voltage of about -4
, 5V), the potential at point 8 becomes lower than the potential at point A, resulting in the opposite operation as described above, and
7 becomes low, so the driver output terminal 214
is controlled by the output of the Nant gate 207.

また、端子210はドライバ出力制御端子であり、本端
子をローにすると、コンパレータ211の出力はハイと
なり、インバータ212の出力がローとなるので、ドラ
イバ入力端子205に入力される信号のハイ、ローにか
かわらず、ナントゲート207の出力がハイとなり、従
ってドライバ出力端子214はロー側に制御される。ま
た、ドライバ出力制御O端子210をハイにするとイン
バータ212の出力はハイとなり、従って、ナントゲー
ト207はドライバ入力コンパレータ206の出力によ
って制御され、ラインドライバICは入力端子205に
印加された電圧により動作を行なう。
Further, the terminal 210 is a driver output control terminal, and when this terminal is set to low, the output of the comparator 211 becomes high and the output of the inverter 212 becomes low, so the signal input to the driver input terminal 205 is high or low. Regardless, the output of the Nant gate 207 becomes high, and therefore the driver output terminal 214 is controlled to the low side. Furthermore, when the driver output control O terminal 210 is set high, the output of the inverter 212 becomes high, so the Nant gate 207 is controlled by the output of the driver input comparator 206, and the line driver IC is operated by the voltage applied to the input terminal 205. Do this.

すなわち、パワーオンリセットが解除され、インバータ
217の出力がロー、かつドライバ出力側t11端子2
10がハイの時に、ドライバ入力端子205にハイレベ
ル信号が入力されると、ドライバ出力端子214はロー
となり、また、ドライバ入力端子205にローが人力さ
れるとドライバ出力端子214はハイとなる。
That is, the power-on reset is released, the output of the inverter 217 is low, and the driver output side t11 terminal 2
10 is high, if a high level signal is input to the driver input terminal 205, the driver output terminal 214 becomes low, and if a low signal is input to the driver input terminal 205, the driver output terminal 214 becomes high.

次に、電源を切った場合であるが、Vcc立下り時には
、VccI!B子201に接続されているゲートが動作
しているうちは、ドライバ入力端子205をハイまたは
ドライバ出力制御端子210をローにしておけば、ドラ
イバ出力214はロー側制御される。また、V cc 
if圧が完全に落ちて、Vss端子203および■DD
端子204に電圧が残っている場合には、インバータ・
209の入力および出力はローとなる1、従ってトラン
ジスタQ203.Q204はオフ、トランジスタQ20
1のドレイン(0点)、およびQ202のドレイン(D
点)はハイレベル(VD()−0201またはQ202
のスレッショルド電圧)となり、トランジスタQ205
、Q206はオフし、トランジスタQ207のドレイン
(E点)およびトランジスタ0208のドレイン(1点
)はロー(Vss−1−0201またはQ202のスレ
ッショルド電圧)となり、ドライバ出力端子214はロ
ー側に制御される。
Next, when the power is turned off, when Vcc falls, VccI! While the gate connected to the B element 201 is operating, if the driver input terminal 205 is set high or the driver output control terminal 210 is set low, the driver output 214 is controlled to the low side. Also, Vcc
If the pressure has completely dropped, Vss terminal 203 and ■DD
If voltage remains at terminal 204, the inverter
The input and output of transistor Q203. Q204 is off, transistor Q20
1 drain (0 points), and Q202 drain (D
point) is high level (VD()-0201 or Q202
(threshold voltage of transistor Q205).
, Q206 is turned off, the drain of transistor Q207 (point E) and the drain of transistor 0208 (point 1) become low (Vss-1-0201 or the threshold voltage of Q202), and the driver output terminal 214 is controlled to the low side. .

以上説明したように、実施例2においても、電源立上り
、立下りの低電圧時には出力は必ずオフ(ロー側)に制
御される。
As described above, in the second embodiment as well, the output is always controlled to be off (low side) at low voltages when the power supply rises and falls.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のRS232Cラインドライ
バICは、電源立ち上りおよび立ち下りの低電圧時にお
いて、ドライバ出力をオフ(ロー)側に制御するので、
ホストコンピュータからモデムを介して端末装置の電源
をリモートオンするシステムにおいて誤動作を防止でき
る効果がある。
As explained above, the RS232C line driver IC of the present invention controls the driver output to the off (low) side at low voltages when the power supply rises and falls.
This has the effect of preventing malfunctions in a system in which the power of a terminal device is remotely turned on from a host computer via a modem.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のRS232CラインドライバICの一
実施例の回路図、第2図は本発明のRS232Cライン
ドライバtCの他の実施例の回路図、第3図は従来のR
S232CラインドライバICの回路図、第4図は従来
のRS232CラインドライバICにおける電源立上り
および立下り時の出力電圧特性、第5図はホストコンピ
ュータからモデムを介して端末装置の電源をリモートオ
ンするシステム、第6図(a)〜(f)は第5図のシス
テムにおける各部の出力波形を示す図である。 101・・・V子端子、  102・・・入力端子、1
03・・・グランド端子、 104・・・V″″″端子 105川出力端子、200
・・・出力制御回路、 Q101〜Q108・・・バイポーラトランジスタ、D
101〜D108・・・ダイオード、R101〜R11
2・・・抵抗、 201・Vcc(+5V電源)端子、 202・・・ヂャージボンブ方式D C−D Cコンバ
ータ、 203− V ss端子(−10V)、204 ・−V
oo端子(+10 V )、205・・・ドライバ入力
端子、 206・・・ドライバ入力コンパレータ、207・・・
ナントゲート、208・・・ノアゲート、209・・・
インバータ、 210・・・ドライバ出力制御端子、 211・・・ドライバ出力制御入力コンパレータ、21
2・・・インバータ、 213・・・ドライバ出力バッファ(非反転)、214
・・・ドライバ出力軸“1:子、215〜217・・・
インバータ、 Q201へ・Q224・・・〜10Sトランジスタ、R
201〜R202・・・抵抗、 301・・・子端子、  302・・・入力端子、30
3・・・グランド端子、304・・・■一端子、305
・・・出力端子、 Q301〜Q305・・・バイポーラ1〜ランジスタ、
D301〜0308・・・ダイオード、R301〜R3
08・・・11(抗、 501・・・ボス1〜:1ンビユータ、502・・・送
信要求出力端子ラインドライバ、503・・・電気ケー
ブル、 504・・・ポスト側モデム、 505・・・送信及求人ノコ端子ラインレシーバ、50
6・・−周波数変調・復調回路、 507・・・アナログ回線、 508・・・端末側モデム、 509・・・周波数変調・復調回路、 510・・・ギヤリア検出出ツノ端子ラインドライバ、
511・・・端末装置、 512・・・キャリア検出入力端子ラインレシーバ、5
13・・・トリガフリップフロップ、514・・・バッ
ファ、 515・・・端末装置電源オン/オフスイッチ、16・
・・電気ケーブル。
FIG. 1 is a circuit diagram of one embodiment of the RS232C line driver IC of the present invention, FIG. 2 is a circuit diagram of another embodiment of the RS232C line driver tC of the present invention, and FIG. 3 is a circuit diagram of a conventional RS232C line driver IC.
A circuit diagram of the S232C line driver IC. Figure 4 shows the output voltage characteristics of a conventional RS232C line driver IC at power up and power down. Figure 5 shows a system for remotely turning on the power of a terminal device from a host computer via a modem. , FIGS. 6(a) to 6(f) are diagrams showing output waveforms of each part in the system of FIG. 5. 101...V terminal, 102...Input terminal, 1
03...Ground terminal, 104...V'''''' terminal 105 River output terminal, 200
... Output control circuit, Q101 to Q108... Bipolar transistor, D
101~D108...Diode, R101~R11
2...Resistor, 201.Vcc (+5V power supply) terminal, 202...Charge bomb type DC-DC converter, 203-V ss terminal (-10V), 204.-V
oo terminal (+10 V), 205... Driver input terminal, 206... Driver input comparator, 207...
Nantes Gate, 208... Noah Gate, 209...
Inverter, 210... Driver output control terminal, 211... Driver output control input comparator, 21
2... Inverter, 213... Driver output buffer (non-inverting), 214
...Driver output shaft "1: Child, 215-217...
Inverter, to Q201/Q224...~10S transistor, R
201-R202...Resistor, 301...Sub terminal, 302...Input terminal, 30
3...Ground terminal, 304...■One terminal, 305
...output terminal, Q301 to Q305...bipolar 1 to transistor,
D301-0308...Diode, R301-R3
08...11 (resistance, 501...Boss 1~:1 viewer, 502...Transmission request output terminal line driver, 503...Electric cable, 504...Post side modem, 505...Transmission Saw terminal line receiver, 50
6...-Frequency modulation/demodulation circuit, 507... Analog line, 508... Terminal side modem, 509... Frequency modulation/demodulation circuit, 510... Gear rear detection output horn terminal line driver,
511...Terminal device, 512...Carrier detection input terminal line receiver, 5
13...Trigger flip-flop, 514...Buffer, 515...Terminal device power on/off switch, 16.
...Electric cable.

Claims (1)

【特許請求の範囲】[Claims] RS232CラインドライバICにおいて、電源電圧が
所定値以下の低電圧である場合、これを検出して前記R
S232CのラインドライバICの出力を強制的に所定
レベルに保持する手段を有することを特徴とするRS2
32CラインドライバIC。
In the RS232C line driver IC, when the power supply voltage is a low voltage below a predetermined value, this is detected and the R
RS2 characterized by having means for forcibly holding the output of the S232C line driver IC at a predetermined level.
32C line driver IC.
JP31696288A 1988-12-14 1988-12-14 Rs232c line driver ic Pending JPH02161813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31696288A JPH02161813A (en) 1988-12-14 1988-12-14 Rs232c line driver ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31696288A JPH02161813A (en) 1988-12-14 1988-12-14 Rs232c line driver ic

Publications (1)

Publication Number Publication Date
JPH02161813A true JPH02161813A (en) 1990-06-21

Family

ID=18082879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31696288A Pending JPH02161813A (en) 1988-12-14 1988-12-14 Rs232c line driver ic

Country Status (1)

Country Link
JP (1) JPH02161813A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106228A (en) * 1980-12-24 1982-07-02 Fujitsu Ltd Semiconductor circuit
JPS57196623A (en) * 1981-05-28 1982-12-02 Toshiba Corp Output controlling circuit
JPS59188230A (en) * 1983-04-11 1984-10-25 Hitachi Ltd Mos integrated circuit device
JPS6119225A (en) * 1984-07-05 1986-01-28 Ricoh Co Ltd Malfunction preventing circuit
JPS61151725A (en) * 1984-12-26 1986-07-10 Nec Corp Electronic circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106228A (en) * 1980-12-24 1982-07-02 Fujitsu Ltd Semiconductor circuit
JPS57196623A (en) * 1981-05-28 1982-12-02 Toshiba Corp Output controlling circuit
JPS59188230A (en) * 1983-04-11 1984-10-25 Hitachi Ltd Mos integrated circuit device
JPS6119225A (en) * 1984-07-05 1986-01-28 Ricoh Co Ltd Malfunction preventing circuit
JPS61151725A (en) * 1984-12-26 1986-07-10 Nec Corp Electronic circuit

Similar Documents

Publication Publication Date Title
KR920003446B1 (en) Output circuit for producing positive and negative pulse at a single output terminal
EP0182971B1 (en) Power on/off reset generator
US4866301A (en) Controlled slew peak detector
JPS63500317A (en) Solenoid drive circuit for fuel injection
US4441031A (en) Power source voltage change discrimination circuit
US3801837A (en) Photocoupling line isolation
EP0009862A1 (en) Programmable mode of operation select by reset and data processor using this select
US4450571A (en) Two-way signal transmission and one-way DC power supply using a single line pair
US4367423A (en) Reset signal generator
US5502682A (en) Semiconductor integrated circuit for controlling power source
JPH0659027B2 (en) Driver circuit
US20050063710A1 (en) Optical transmitter
US4397281A (en) Electronic control device for an automobile
JPH02161813A (en) Rs232c line driver ic
US3495217A (en) Digital data transmission apparatus
US4386281A (en) Circuit for detecting loss of supply voltage
EP0081800B1 (en) Clock circuit
US5532629A (en) Bipolar track and hold circuit
US6275088B1 (en) Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
JPH03278744A (en) Rs-232c line receiver ic
US4803383A (en) Transistor-transistor logic circuit
US5936389A (en) Terminating resistance circuit
US6018549A (en) Selectable multi-protocol cable termination
US5408136A (en) Circuit for providing fast logic transitions
US5187391A (en) Modified non-threshold logic circuit