JPH02156660A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02156660A JPH02156660A JP31161188A JP31161188A JPH02156660A JP H02156660 A JPH02156660 A JP H02156660A JP 31161188 A JP31161188 A JP 31161188A JP 31161188 A JP31161188 A JP 31161188A JP H02156660 A JPH02156660 A JP H02156660A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- leads
- lead frame
- lead
- connecting piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 239000009719 polyimide resin Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の目的〕
（産業上の利用分野）
木光明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION (Objective of the Invention) (Industrial Field of Application) Kikomei relates to a method for manufacturing lead frames, and particularly to a method for manufacturing lead frames for high-density integrated circuits having a large number of leads.
（従来の技術）
例えば通常のＩＣは、第２図に示すように、す−ドフレ
ーム１のダイパッド２に、半導体素子３を固着し、この
半導体素子３のポンディングパッドとリードフレームの
インナーリード４とを金線あるいはアルミ線のボンディ
ングワイヤ５によって結線し、更にこれらを樹脂６で封
止することにより製造されている。(Prior Art) For example, in a normal IC, as shown in FIG. 2, a semiconductor element 3 is fixed to a die pad 2 of a board frame 1, and a bonding pad of this semiconductor element 3 and an inner lead of a lead frame are connected to each other. 4 with a bonding wire 5 made of a gold wire or an aluminum wire, and further sealed with a resin 6.
ここで用いられるリードフレームは、第３図に１例を示
す如く、半導体素子を搭載するためのダイパッド２と、
先端が該ダイパッドをとり囲むように延在ゼしめられた
多数ののインナーリード４と、該インナーリードとほぼ
直交する方向に延びこれらインナーリードを一体的に支
持するタイバー７と、践タイバーの外側に前記各インナ
ーリードに接続するように配設せしめられたアウターリ
ード８とダイパッド２を支持するザボートバ−９とから
構成されている。The lead frame used here includes a die pad 2 for mounting a semiconductor element, as shown in an example in FIG.
A large number of inner leads 4 whose tips extend to surround the die pad, a tie bar 7 extending in a direction substantially perpendicular to the inner leads and integrally supporting these inner leads, and a tie bar 7 extending from the outside of the tie bar. It is comprised of an outer lead 8 which is disposed so as to be connected to each of the inner leads, and a support bar 9 which supports the die pad 2.
ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。Incidentally, as semiconductor devices become more dense and highly integrated, the number of lead pins increases, but packages tend to remain the same or become smaller.
同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。As the number of inner leads increases within the same area, the width of the inner leads and the distance between adjacent inner leads naturally become narrower. Therefore, deformation of the inner leads due to a decrease in strength and short circuits between the inner leads due to the deformation may occur.
更に、半導体素子のポンディングパッドとインナーリー
ドとをホンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイ臂を長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイＡＩ同志または
ワイヤとリードとの短絡事故を生じるおそれがある等、
多くの問題があった。Furthermore, in wire bonding in which bonding pads and inner leads of a semiconductor element are connected by bonding wires, the bonding area becomes narrow due to the small lead width, making it easy for bonding mistakes to occur. Furthermore, since there are a large number of leads, the ends of the leads cannot be extended very close to the die pad, and the arm of the bonding wire must be made longer. Not only is this a waste of bonding wire, but even after wire bonding has been performed smoothly, there is a risk of short-circuiting between wires and leads, etc.
There were many problems.
このような問題を解決するため、第４図に要部拡大図を
示す如く、ダイパッド２の周囲に伸長するインナーリー
ド４の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ１０により連結固定するいわゆ
るテーピング法が提案されている。In order to solve this problem, as shown in an enlarged view of the main part in FIG. A so-called taping method for connecting and fixing has been proposed.
しかしながら、リードフレームがスタンピングにより成
型されている場合、低域的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。However, when the lead frame is formed by stamping, there is a problem in that the residual stress received during low-range processing is large and the leads are connected and fixed in a deformed state.
そこで本出願人は、特願昭５９−２４７３９０号（特開
昭６１−１２５１６１３公報）において、インナーリー
ド先端を連結片で繋いだ状態でテピングを行い、インナ
ーリード間の間隔を所定寸法に保持した状態で連結片を
取り除く方法を提案している。Therefore, in Japanese Patent Application No. 59-247390 (Japanese Unexamined Patent Publication No. 61-1251613), the present applicant performed taping with the tips of the inner leads connected with a connecting piece to maintain the interval between the inner leads at a predetermined dimension. We are proposing a method to remove the connecting pieces in this state.
しかしながら、実装工程等の後続工程で、熱履歴により
テープが伸縮し、インナーリードが変形することがあっ
た。However, in subsequent processes such as the mounting process, the tape sometimes expands and contracts due to thermal history, causing deformation of the inner leads.
（発明が解決しようとする課題）
このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。(Problems to be Solved by the Invention) As described above, as semiconductor devices become more highly integrated, the lead spacing continues to become smaller, and misalignment of the tips of inner leads becomes a cause of reduced reliability of semiconductor devices. Ta.
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to prevent displacement of the tip of an inner lead and improve reliability of a semiconductor device.
〈課題を解決するための手段）
そこで本発明では、インナーリードのボンディングエリ
アを除くパッケージエリア内に当該リードを一体的に連
結固定する連結片を有するリードフレームを形成し、半
導体チップを固着し、ボンディングを行った後、該連結
片を除去するようにしている。<Means for Solving the Problems> Accordingly, in the present invention, a lead frame having a connecting piece for integrally connecting and fixing the leads is formed in the package area excluding the bonding area of the inner leads, and a semiconductor chip is fixed thereto. After bonding, the connecting piece is removed.
また、本発明では、該連結片の除去に先立ち、半導体チ
ップおよびインナーリードのボンディングエリアおよび
ボンディングワイヤのまわりを絶縁性物質でコーティン
グするようにしている。Furthermore, in the present invention, prior to removing the connection piece, the semiconductor chip, the bonding area of the inner lead, and the area around the bonding wire are coated with an insulating material.
（作用）
本発明の方法によれば、インナーリードのボンディング
エリアを除くパッケージエリア内に当該リードを一体的
に連結固定する連結片で繋いだ状態でボンディングを行
うようにしているため、インナーリードのリード幅が狭
く、十分な強度が得られないようなリードフレームにお
いても、互いの位置関係を保持することができ、ボンデ
ィングミスを大幅に低減することができる。(Function) According to the method of the present invention, bonding is performed in a state where the leads are connected with a connecting piece that integrally connects and fixes them in the package area excluding the bonding area of the inner leads. Even in a lead frame where the lead width is narrow and sufficient strength cannot be obtained, the mutual positional relationship can be maintained, and bonding errors can be significantly reduced.
また、半導体チップおよびインナーリードのボンディン
グエリアおよびボンディングワイヤのまわりを絶縁性物
質で被覆した状態で、連結片を取り除くようにしている
ため、インナーリードのリード幅が狭く、十分な強度が
得られないようなリードフレームにおいても、互いの位
置関係を保持することができ、リード同志の短絡が防止
されるのみならず、ボンディングワイヤとの短絡も防止
される。In addition, since the connecting pieces are removed while the bonding area of the semiconductor chip and inner leads and around the bonding wires are covered with an insulating material, the lead width of the inner leads is narrow and sufficient strength cannot be obtained. Even in such a lead frame, the mutual positional relationship can be maintained, and short circuits between the leads are not only prevented, but also short circuits with the bonding wires are also prevented.
このように、ボンディングエリアを除くパッケージエリ
ア内に当該リードを一体的に連結固定する連結片を具備
形成しているため、インナーリードの強度が高められ、
ボンディングに際してもインナーリードが変形を生じる
ことなく、ボンディングエリアが正しい位置間隔で配列
されているため、ボンディング精度が高められる上、ボ
ンディング時の衝撃による変形も防止され、半導体装置
の信頼性を高めることができる。In this way, since the connecting piece that integrally connects and fixes the lead is formed within the package area excluding the bonding area, the strength of the inner lead is increased.
The inner leads do not deform during bonding, and the bonding areas are arranged at the correct spacing, which increases bonding accuracy and prevents deformation due to impact during bonding, increasing the reliability of semiconductor devices. Can be done.
（実施例）
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。(Example) Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
第１図（ａ）乃至第１図（ｅ）は、木ｎ明実施例のリー
ドフレームの製造工程を示す図である。FIG. 1(a) to FIG. 1(e) are diagrams showing the manufacturing process of the lead frame of the Kimiyo embodiment.
まず、第１図（ａ）に示すＪこうに、スタンピング法に
より、帯状材料を加工し、ボンディングエリアの外縁と
タイバー７との間でインナーリード４を、隣接するイン
ナーリード４と一体的に接続する連結片１１を残した状
態で成型したのち、コイニング処理を行い、インナーリ
ード先端部の平ま口幅を確保したのち、先端部にめっき
を行うめつぎ工程を経て、リードフレームを形成する。First, a strip material is processed by the stamping method as shown in FIG. After molding with the connecting piece 11 remaining, a coining process is performed to ensure a flat opening width at the tip of the inner lead, and a lead frame is formed through a plating process in which the tip is plated.
次いで、第１図（ｂ）に示すように、ダイパッド上に半
導体チップ３を載置し、固着したのち、インナーリード
先端部のボンディングエリアと半導体デツプ３のポンデ
ィングパッドとの間をワイヤボンディング法によりボン
ディングする。Next, as shown in FIG. 1(b), after placing the semiconductor chip 3 on the die pad and fixing it, wire bonding is performed between the bonding area at the tip of the inner lead and the bonding pad of the semiconductor depth 3. Bonding is performed by
こののち、第１図（Ｃ）に示すように、半導体チップ３
およびインナーリード４のボンディングエリアおよびボ
ンディングワイヤ５のまわりをポリイミド樹脂１２で被
覆する。After this, as shown in FIG. 1(C), the semiconductor chip 3
Then, the bonding area of the inner lead 4 and around the bonding wire 5 are coated with polyimide resin 12.
そして、第１図（ｄ）に示ずように、連結片を打ち抜き
、パッケージエリア内のインナーリードを個々に分離す
る。このとき、タイバー７はそのまま残っている。Then, as shown in FIG. 1(d), the connecting pieces are punched out and the inner leads in the package area are individually separated. At this time, the tie bar 7 remains as it is.
最後に、第１図（ｅ）に示ずように、樹脂封止工程を経
てタイバー７を切除し、所望の形状にアウターリードを
成型し、半導体装置が完成される。Finally, as shown in FIG. 1(e), the tie bars 7 are removed through a resin sealing process, and the outer leads are molded into a desired shape to complete the semiconductor device.
このようにして形成された半導体装置は、ワイヤボンデ
ィング工程終了まで連結片によって互いの位置関係を保
持されているため、リードフレームのメツキ工程や搬送
工程における機械的衝撃に対しても正しい位置関係を維
持覆ることができ、ボンディング精度の低下を招くこと
なく、信頼性の高いものとなる。Semiconductor devices formed in this way maintain their positional relationship with each other by the connecting piece until the end of the wire bonding process, so they can maintain the correct positional relationship even against mechanical shocks during the lead frame plating process and the transport process. The bonding accuracy can be maintained and covered, resulting in high reliability without deteriorating bonding accuracy.
また、この連結片の除去時には、半導体チップ３および
インナーリード４のボンディングエリアおよびボンディ
ングワイヤ５のまわりは、熱腹歴によって変形を生じる
ことのない熱硬化性樹脂であるポリイミド樹脂１２によ
り補強され、さらに互いの位置関係を保持することがで
きるため、リード同志の短絡が防止されるのみならず、
ボンディングワイヤ５との短絡も防止され、極めて信頼
４の高いものとなる。Further, when removing this connecting piece, the bonding area of the semiconductor chip 3 and the inner lead 4 and the area around the bonding wire 5 are reinforced with polyimide resin 12, which is a thermosetting resin that does not deform due to thermal history. Furthermore, since the mutual positional relationship can be maintained, short circuits between the leads are not only prevented, but also
Short circuit with the bonding wire 5 is also prevented, resulting in extremely high reliability.
このように、この方法によれば、連結パによってインナ
ーリード４が互いの位置間隔を保持した状態で、ワイヤ
ボンディング後の半導体デツプ３およびボンディングワ
イヤ５周辺が熱硬化性樹脂で固定され、熱層歴による歪
みもなく正しい位置間隔を維持することができ、固定俊
連結片除去がなされるため、位置ずれ等も低減され、信
頼性の高い半導体装置を得ることができる。As described above, according to this method, while the inner leads 4 are kept spaced apart from each other by the connecting pad, the semiconductor depth 3 after wire bonding and the vicinity of the bonding wire 5 are fixed with the thermosetting resin, and the heat layer is fixed. Correct positional spacing can be maintained without distortion due to history, and since the fixed connection pieces are removed, positional deviations and the like are reduced, and a highly reliable semiconductor device can be obtained.
なお、前記実施例では、連結片除去をプレス加工によっ
て行ったが、半導体チップ３およびインナーリード４の
ボンディングエリアおよびボンディングワイヤ５のまわ
りを樹脂により被覆してぃるため、エツチング加工によ
ってもよい。In the embodiment described above, the connection piece was removed by pressing, but since the bonding area of the semiconductor chip 3 and inner leads 4 and the area around the bonding wire 5 are coated with resin, etching may also be used.
また、連結片除去に際して、半導体チップ３およびイン
ナーリード４のボンディングエリアおよびボンディング
ワイヤ５のまわりを樹脂によって被覆するようにしたが
、そのままの状態で除去するようにしても良い。Further, when removing the connecting piece, the bonding areas of the semiconductor chip 3 and the inner leads 4 and the surroundings of the bonding wires 5 are coated with resin, but they may be removed as they are.
（発明の効果）
以上説明してきたように、本発明の方法によれば、イン
ナーリードのボンディングエリアを除くパッケージエリ
ア内に当該リードを一体的に連結固定する連結片で繋い
だ状態でボンディングを行うようにしているため、イン
ナーリード間の間隔を所定寸法に保持した状態でボンデ
ィングがなされ、信頼性の高い半導体装置を得ることが
できる。(Effects of the Invention) As explained above, according to the method of the present invention, bonding is performed in the package area excluding the bonding area of the inner lead while the lead is connected with a connecting piece that integrally connects and fixes the inner lead. Therefore, bonding is performed while maintaining the interval between the inner leads at a predetermined dimension, and a highly reliable semiconductor device can be obtained.
第１図（ａ）乃至第１図（ｅ）は、本光明実浦例のリー
ドフレームの製造工程を示す図、第２図は従来の半導体
装置を示す図、第３図は同半導体装置のリードフレーム
を示す図、第４図は、リードフレームの改良例を示す図
である。
１・・・リードフレーム、２・・・ダイパッド、３・・
・半導体素子、４・・・インナーリード、５・・・ボン
ディングワイヤ、６・・・樹脂、７・・・タイバー、８
・・・アウターリード、９・・・サポートパー １０・
・・絶縁性テープ、１１・・・連結片、１２・・・ポリ
イミド樹脂。
第
図（ｅ）
第
■
図（ｄ ）
第２
図
第３囚FIGS. 1(a) to 1(e) are diagrams showing the manufacturing process of the lead frame of this example, FIG. 2 is a diagram showing a conventional semiconductor device, and FIG. 3 is a diagram of the same semiconductor device. FIG. 4, a diagram showing a lead frame, is a diagram showing an improved example of the lead frame. 1...Lead frame, 2...Die pad, 3...
- Semiconductor element, 4... Inner lead, 5... Bonding wire, 6... Resin, 7... Tie bar, 8
...Outer lead, 9...Support par 10.
...Insulating tape, 11...Connecting piece, 12...Polyimide resin. Figure (e) Figure ■ (d) Figure 2 Prisoner 3
Claims (2)
おいて、 インナーリードのボンディングエリアを除くパッケージ
エリア内に当該インナーリードを一体的に連結固定する
連結片を有するリードフレームを形成するリードフレー
ム形成工程と、 このリードフレーム上に半導体チップを固着し、ボンデ
ィングを行う半導体チップ搭載工程と、該連結片を除去
する連結片除去工程と 樹脂封止工程と を具備したことを特徴とする半導体装置の製造方法。(1) A method for manufacturing a semiconductor device using a lead frame includes a lead frame forming step of forming a lead frame having a connecting piece that integrally connects and fixes the inner lead within the package area excluding the bonding area of the inner lead. A method for manufacturing a semiconductor device, comprising: a semiconductor chip mounting step of fixing and bonding a semiconductor chip on the lead frame; a connecting piece removing step of removing the connecting piece; and a resin sealing step. .
おいて、 インナーリードのボンディングエリアを除く的に連結固
定する連結片を有するリードフレームを形成するリード
フレーム形成工程と、 このリードフレーム上に半導体チップを固着し、ボンデ
ィングを行う半導体チップ搭載工程と、前記半導体チッ
プおよびインナーリードのボンディングエリアおよびボ
ンディングワイヤのまわりを絶縁性物質で被覆する被覆
工程と、 該連結片を除去する連結片除去工程と 樹脂封止工程と を具備したことを特徴とする半導体装置の製造方法。(2) A method for manufacturing a semiconductor device using a lead frame, including a lead frame forming step of forming a lead frame having a connecting piece that connects and fixes the inner leads except for the bonding area; and a semiconductor chip is placed on the lead frame. A semiconductor chip mounting step for fixing and bonding; a covering step for covering the semiconductor chip and the bonding area of the inner lead and around the bonding wire with an insulating material; a connecting piece removal step for removing the connecting piece; and a resin sealing process. 1. A method of manufacturing a semiconductor device, comprising a step of stopping.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161188A JPH02156660A (en) | 1988-12-09 | 1988-12-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161188A JPH02156660A (en) | 1988-12-09 | 1988-12-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156660A true JPH02156660A (en) | 1990-06-15 |
Family
ID=18019336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31161188A Pending JPH02156660A (en) | 1988-12-09 | 1988-12-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156660A (en) |
-
1988
- 1988-12-09 JP JP31161188A patent/JPH02156660A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994411A (en) | Process of producing semiconductor device | |
| US7019388B2 (en) | Semiconductor device | |
| JP2005142554A (en) | Lead frame and method for manufacturing semiconductor package using it | |
| JPH09129808A (en) | Plastic molded semiconductor device and its manufacture | |
| JPH02156660A (en) | Manufacture of semiconductor device | |
| JPH0294552A (en) | Manufacture of lead frame and semiconductor device | |
| WO2008083146A1 (en) | Stress-resistant leadframe and method | |
| JPH03102859A (en) | Manufacturing method of semiconductor device | |
| JP2528192B2 (en) | Semiconductor device | |
| JPH0338056A (en) | Manufacture of leadframe | |
| JPH046859A (en) | Resin-sealed semiconductor device | |
| JPH0738036A (en) | Manufacture of semiconductor device | |
| JPH02281750A (en) | Manufacture of lead frame | |
| JPH03124055A (en) | Manufacture of lead frame and semiconductor device using same | |
| JP3626831B2 (en) | Lead frame | |
| JPH06350009A (en) | Manufacture of semiconductor device and lead frame | |
| JP2515882B2 (en) | Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP2004200719A (en) | Semiconductor device | |
| JPH03152965A (en) | Manufacture of lead frame and semiconductor device | |
| JP2504860B2 (en) | Manufacturing method of lead frame | |
| JPH04211142A (en) | Manufacture of semiconductor device | |
| JPH03284868A (en) | Lead frame and semiconductor device using the same | |
| JPH08116013A (en) | Lead frame and assembled semiconductor device using the lead frame | |
| JPH01144661A (en) | Manufacture of lead frame | |
| JPH05326801A (en) | Semiconductor device and its lead frame |