JPH02149095A - Multiprocessor type accumulation program controlling exchange system - Google Patents

Multiprocessor type accumulation program controlling exchange system

Info

Publication number
JPH02149095A
JPH02149095A JP30103488A JP30103488A JPH02149095A JP H02149095 A JPH02149095 A JP H02149095A JP 30103488 A JP30103488 A JP 30103488A JP 30103488 A JP30103488 A JP 30103488A JP H02149095 A JPH02149095 A JP H02149095A
Authority
JP
Japan
Prior art keywords
processor
rate
subscriber
call
usage rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30103488A
Other languages
Japanese (ja)
Inventor
Jiro Inoue
二郎 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30103488A priority Critical patent/JPH02149095A/en
Publication of JPH02149095A publication Critical patent/JPH02149095A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the application of load only to a specific processor by providing the system with a processor using rate control means for detecting the using rate of a processor, and at the time of starting a call, selecting a processor with a low using rate from the detecting result of said control means and executing calling processing. CONSTITUTION:A processor 2 is provided with an execution processor number control memory corresponding to a subscriber's storage number and a processor using rate control memory. When a subscriber 3-1 generates a call, the processor 2 decides whether the using rate (x% > k%) of the self-processor is more than a regulated value (overload k%) or not by referring the processor using rate (occupation rate) control memory, and when the using rate is more than the regulated value, searches the processor using rate control memory to select a processor 2-n with the lowest using rate. Then, the selected execution processor number is set up in an execution processor number control memory and the call is reproted to the processor concerned together with a subscriber's storage position (stored processor information).

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、マルチプロセッサー型蓄積プログラム制御式
交換システムに関し、特に、呼処理プログラムの実行時
に特定のプロセッサーが過負荷状態となることを防止す
る負荷分散処理機能を備えたマルチプロセッサー型蓄積
プログラム制御式交換システムに間する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multiprocessor storage program controlled switching system, and in particular, to a system for preventing a specific processor from being overloaded when a call processing program is executed. A multiprocessor-type storage program-controlled exchange system equipped with a load distribution processing function is installed.

[従来の技術] 従来のマルチプロセッサー型蓄積プログラム制御式交換
システムでは、呼処理プログラムの実行を発信加入者あ
るいは人トランクが収容されているプロセッサーにおい
て行なっている。このため、特定のプロセッサーに収容
されている加入者による異常発呼や大トランクによる異
常起動が発生してふくそうすると、他のプロセッサーが
正常負荷の状態であっても、そのプロセッサーだけが過
負荷状態となっていた。
BACKGROUND OF THE INVENTION In conventional multiprocessor storage program controlled switching systems, call processing programs are executed in a processor that accommodates an originating subscriber or trunk. Therefore, if congestion occurs due to abnormal calls made by subscribers accommodated in a particular processor or abnormal startups caused by large trunks, only that processor will become overloaded, even if other processors are normally loaded. It became.

[解決すべき課題] 上述した従来のマルチプロセッサー型蓄積プログラム制
御式交換システムは、他のプロセッサーが正常負荷であ
るにもかかわらず、特定のプロセッサーにおいては処理
遅延や発呼規制が発生してしまうという課題があった。
[Problems to be solved] In the conventional multiprocessor storage program-controlled switching system described above, processing delays and calling restrictions occur in a specific processor even though other processors are under normal load. There was a problem.

本発明は、上記課題にかんがみてなされたもので、呼処
理プログラムの実行プロセッサーを加入者あるいはトラ
ンクを収容しているプロセッサーとは無関係に任意に選
択することにより、特定プロセッサーだけが過負荷状態
となる確率を低減せしめることが可能なマルチプロセッ
サー型蓄積プログラム制御式交換システムの提供を目的
とする。
The present invention has been made in view of the above problems, and by arbitrarily selecting a processor for executing a call processing program regardless of the subscriber or the processor accommodating the trunk, only a specific processor can be prevented from being overloaded. The purpose of the present invention is to provide a multiprocessor-type storage program-controlled exchange system that can reduce the probability that this occurs.

[課題の解決手段] 上記目的を達成するため、本発明のマルチプロセッサー
型蓄積プログラム制御式交換システムは、プロセッサー
が、各プロセッサーの使用率を検出するプロセッサー使
用率管理手段と、上記加入者制御回路からの発呼起動時
に、上記プロセッサー使用率管理手段による検出結果か
ら使用率の低いプロセッサーを選択し、当該プロセッサ
ーに対して発呼処理を実行せしめる負荷分散手段とを備
えた構成としである。
[Means for Solving the Problems] In order to achieve the above object, the multiprocessor storage program controlled switching system of the present invention includes a processor that includes a processor usage rate management means for detecting the usage rate of each processor, and the subscriber control circuit described above. and load distribution means for selecting a processor with a low usage rate based on the detection result by the processor usage rate management means when a call is started from a processor, and causing the selected processor to execute call processing.

かかる構成とすることにより、加入者または大トランク
の発呼・起動時、使用率(負荷)の低いプロセッサーを
任意に選択して呼処理プログラムを実行せしめることが
でき、異常過負荷状態などで特定のプロセッサーにだけ
負荷がかかることを防止することが可能となる。
With this configuration, when a subscriber or a large trunk makes a call or activates a call, it is possible to arbitrarily select a processor with a low usage rate (load) to execute the call processing program. This makes it possible to prevent the load from being applied only to the processor.

[実施例] 以下、図面にもとづいて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail based on the drawings.

第1図は、本発明の一実施例に係るマルチプロセッサー
型蓄積プログラム制御式交換システムのブロック図であ
る。
FIG. 1 is a block diagram of a multiprocessor storage program controlled exchange system according to an embodiment of the present invention.

同図において、1−1〜1−nは加入者制御回路、2−
1〜2− nはプロセッサー(CPi)、3−1〜3−
nは加入者である。なお、各プロセッサー2には、加入
者収容番号に対応する実行プロセッサ番号管理メモリと
、プロセッサ使用率管理メモリを備えている。
In the figure, 1-1 to 1-n are subscriber control circuits, 2-
1 to 2-n is a processor (CPi), 3-1 to 3-
n is a subscriber. Note that each processor 2 is provided with an execution processor number management memory corresponding to the subscriber accommodation number and a processor usage rate management memory.

ところで、従来のマルチプロセッサーシステムでは、発
信加入者(または大トランク)と着信加入者(または出
トランク)がそれぞれ異なったプロセッサーに収容され
ていると、呼処理プログラムの実行は発信側のプロセッ
サーによって実行され、着信側の加入者制御あるいは着
信加入者側からの状態変化報告はプロセッサー間通信バ
スを経由して行なわれている。
By the way, in conventional multiprocessor systems, if the originating subscriber (or large trunk) and the terminating subscriber (or outgoing trunk) are housed in different processors, the call processing program is executed by the processor on the originating side. The subscriber control on the called side or status change reporting from the called subscriber side is performed via the inter-processor communication bus.

そこで、本発明では、この着信側の制御論理を発信側に
も適用させることにより、プロセッサーの負荷分散を図
っている。
Therefore, in the present invention, the load on the processors is distributed by applying the control logic on the receiving side to the calling side.

上記構成において、通常は、加入者3−1が発呼すると
加入者制御回路2−1がプロセッサー2−1に対して発
呼報告を行なう。すると、プロセッサー2−1では呼処
理用リソース(CL M n )を捕捉し、続いてプロ
セッサー2−1において呼処理プログラムを実行する。
In the above configuration, normally when the subscriber 3-1 makes a call, the subscriber control circuit 2-1 reports the call to the processor 2-1. Then, the processor 2-1 acquires the call processing resource (CL M n ), and then the processor 2-1 executes the call processing program.

しかし、ここでは加入者3−1が発呼したときに、プロ
セッサー使用率(占有率)管理メモリを参照し、自プロ
セッサーが規定値以上(過負荷l(%)の使用率(X%
〉k%)であるか否か判断する。そして、規定値以上で
あるならば、次の処理を行なう。
However, here, when subscriber 3-1 makes a call, the processor usage rate (occupancy rate) management memory is referred to, and the own processor is over the specified value (overload l (%) usage rate (X%)).
〉k%). If the value is greater than or equal to the specified value, the next process is performed.

まず、プロセッサー使用率管理メモリをサーチし、一番
使用率の低いプロセッサー2−nを選択する。但し、こ
の場合、他のプロセッサー2も1(%以上である場合(
X%>k%)は、自プロセッサー2−1を選択する。
First, the processor usage rate management memory is searched and the processor 2-n with the lowest usage rate is selected. However, in this case, if the other processor 2 is also 1 (% or more)
X%>k%), the own processor 2-1 is selected.

次に、加入者対応に設けられた実行プロセッサ一番号管
理メモリに選択された実行プロセッサー番号を設定し、
該当プロセッサーに対して加入者収容位置(収容プロセ
ッサー情報)とともに発呼報告を行なう。
Next, the selected execution processor number is set in the execution processor number management memory provided for the subscriber,
A call report is sent to the corresponding processor along with the subscriber accommodation location (accommodation processor information).

これに対し、実行プロセッサー側では、呼処理用リソー
スnを捕捉し、加入者収容プロセッサー情報を呼処理用
リソースnに設定後、呼処理を実行する。
On the other hand, on the execution processor side, the call processing resource n is captured, subscriber accommodating processor information is set in the call processing resource n, and then call processing is executed.

なお、呼処理実行プロセッサー2−nから加入者3−1
の制御を行なうには、呼処理用リソースnに設定されて
いる加入者収容プロセッサー情報をもとにプロセッサー
間通信バスを経由して行なわれる。
Note that from the call processing execution processor 2-n to the subscriber 3-1
This control is performed via an inter-processor communication bus based on the subscriber accommodating processor information set in the call processing resource n.

このように本実施例では、まず、発信加入者または入ト
ランクからの発呼情報が人力されると、発信加入者や入
トランクの収容プロセッサーにおける呼処理プログラム
に制御を渡す前にマルチプロセッサーの各プロセッサー
の使用率(占有率)の判定を行なう。そして、使用率の
低いプロセッサーに対して呼処理プログラムの起動を行
なう。
As described above, in this embodiment, when call information from an originating subscriber or an incoming trunk is entered manually, each of the multiprocessors is Determines the usage rate (occupancy rate) of the processor. Then, a call processing program is activated for a processor with a low usage rate.

また、この際、呼処理実行プロセッサーに対し、発信元
プロセッサ一番号および加入者あるいはトランクの収容
位置情報も報告する。
At this time, the calling processor number and subscriber or trunk accommodation location information are also reported to the call processing execution processor.

この結果、実行プロセッサー側は、これらの情報を自プ
ロセッサーのリソースとして捕捉した後、該当リソース
に設定して呼処理プログラムを実行する。
As a result, the execution processor captures this information as its own processor's resources, sets it in the relevant resources, and executes the call processing program.

[発明の効果] 以上説明したように本発明は、マルチプロセッサーシス
テムにおける負荷分散を有効に行なうことにより、異常
過負荷状態となる確率を低減せしめることが可能なマル
チプロセッサー型蓄積プログラム制御式交換システムを
提供できるという効果がある。
[Effects of the Invention] As explained above, the present invention provides a multiprocessor storage program controlled exchange system that is capable of reducing the probability of an abnormal overload state by effectively distributing the load in the multiprocessor system. It has the effect of being able to provide

また、加入者あたりの通信量(トラフィック〉が増大し
、プロセッサ処理能力不足が生じた場合、交換網(ネッ
トワーク)設備を変更することなくプロセッサーの増設
のみによって負荷分散を図ることが可能となるという効
果もある。
In addition, if the amount of communication (traffic) per subscriber increases and processor processing capacity becomes insufficient, it will be possible to balance the load by simply adding more processors without changing the switching network equipment. It's also effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係るマルチプロセッサー型
蓄積プログラム制御式交換システムのブロック図である
。 l:加入者制御回路 2:プロセッサー 3:加入者
FIG. 1 is a block diagram of a multiprocessor storage program controlled exchange system according to an embodiment of the present invention. l: Subscriber control circuit 2: Processor 3: Subscriber

Claims (1)

【特許請求の範囲】[Claims] 複数の加入者制御回路と、各加入者制御回路を制御する
複数のプロセッサーとを有するマルチプロセッサー型蓄
積プログラム制御式交換システムにおいて、上記プロセ
ッサーは、各プロセッサーの使用率を検出するプロセッ
サー使用率管理手段と、上記加入者制御回路からの発呼
起動時に、上記プロセッサー使用率管理手段による検出
結果から使用率の低いプロセッサーを選択し、当該プロ
セッサーに対して発呼処理を実行せしめる負荷分散手段
を有するものであることを特徴とするマルチプロセッサ
ー型蓄積プログラム制御式交換システム。
In a multiprocessor-type storage program controlled switching system having a plurality of subscriber control circuits and a plurality of processors controlling each subscriber control circuit, the processor includes processor usage rate management means for detecting the usage rate of each processor. and load distribution means for selecting a processor with a low usage rate based on the detection result by the processor usage rate management means when a call is initiated from the subscriber control circuit, and causing that processor to execute call processing. A multiprocessor storage program controlled exchange system characterized by:
JP30103488A 1988-11-30 1988-11-30 Multiprocessor type accumulation program controlling exchange system Pending JPH02149095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30103488A JPH02149095A (en) 1988-11-30 1988-11-30 Multiprocessor type accumulation program controlling exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30103488A JPH02149095A (en) 1988-11-30 1988-11-30 Multiprocessor type accumulation program controlling exchange system

Publications (1)

Publication Number Publication Date
JPH02149095A true JPH02149095A (en) 1990-06-07

Family

ID=17892057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30103488A Pending JPH02149095A (en) 1988-11-30 1988-11-30 Multiprocessor type accumulation program controlling exchange system

Country Status (1)

Country Link
JP (1) JPH02149095A (en)

Similar Documents

Publication Publication Date Title
US5570410A (en) Dynamic resource allocation process for a service control point in an advanced intelligent network system
US4993017A (en) Modularly structured ISDN communication system
CA2629694C (en) Centralized polling service
JPH11261702A (en) System optimization controlling by predicting load
EP0791198B1 (en) System and method for processing of signal data and a communication system comprising a signal data processing system
CN111107012A (en) Multi-dimensional centralized flow control method and system
US5506988A (en) Program-controlled communication installation
EP0863680B1 (en) Method and apparatus for improved call control scheduling in a distributed system with dissimilar call processors
US7376738B2 (en) Method of dynamically allocating usage of a shared resource
JPH11120014A (en) Multiprocessor device
MXPA00000525A (en) System and method of detecting overload in a service control point of a telecommunication network.
JP3248692B2 (en) Adaptive route selection control method
KR100401443B1 (en) Concurrent processing for event-based systems
JPH02149095A (en) Multiprocessor type accumulation program controlling exchange system
CN111427673B (en) Load balancing method, device and equipment
JPH10243095A (en) Traffic load distribution control system for multi-processor control exchange
JP3028953B1 (en) Call distribution method for wireless exchange in mobile communication system
JP2002505045A (en) Overload protection at the service control point (SCP)
JPS60253396A (en) Routing control system
US6519337B1 (en) Method for searching trunks in telecommunication N/Ws
CN113507441B (en) Secure resource expansion method, secure protection management platform and data node
JP2937852B2 (en) Base station monitoring and control device
EP0789881B1 (en) System and method for processing of data and a communications system with such a system
JPH04364691A (en) Multi-processor exchanger system
JPS58182983A (en) Multiprocessor exchange