JPH02148039A - Resist pattern forming method - Google Patents

Resist pattern forming method

Info

Publication number
JPH02148039A
JPH02148039A JP30253588A JP30253588A JPH02148039A JP H02148039 A JPH02148039 A JP H02148039A JP 30253588 A JP30253588 A JP 30253588A JP 30253588 A JP30253588 A JP 30253588A JP H02148039 A JPH02148039 A JP H02148039A
Authority
JP
Japan
Prior art keywords
resist
layer
gas
etching
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30253588A
Other languages
Japanese (ja)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30253588A priority Critical patent/JPH02148039A/en
Publication of JPH02148039A publication Critical patent/JPH02148039A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a good resist pattern by using a material resistant to active fluorine compounds for an interlayer and etching a lower layer resist with a specified gas. CONSTITUTION:An insulating film 11 made of SiO2 or the like is formed on a semiconductor substrate 10 made of silicon or the like. On this film 11, an undercoat layer 2 made of tungsten as a wiring material is formed, on this layer 2, the lower layer resist 31 is formed, on the resist 31, the interlayer 4 made of a fluorine plasma resistant material, embodiable by aluminum, resistant to the active fluorine compounds is formed, and further on this interlayer 4 an upper layer resist 32 is formed. This 3-layer structure is treated and the resist 31 is etched by using an etching gas containing a gaseous fluorine compound, that is, a mixture of O2 or N2 and the gas, embodiable by CF4/O2, and a gas ratio is decided by conditions capable of removing spattered matter, thus permitting the sputtered matter produced by sputtering to be prevented from attaching to the undercoat layer 2 and a good resist pattern to be formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターン形成方法に関し、特に、多
層レジスト法を用いたレジストパターン形成方法を改良
したものである。本発明のレジストパターン形成方法は
、例えば、半導体装置製造の際の金属配線等形成用のレ
ジストパターニング工程に利用することができる。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a resist pattern forming method, and particularly to an improved resist pattern forming method using a multilayer resist method. The resist pattern forming method of the present invention can be used, for example, in a resist patterning process for forming metal wiring and the like during semiconductor device manufacturing.

〔発明の概要〕[Summary of the invention]

本発明は、多層レジスト法を用いたレジストパターン形
成方法において、中間層にフッ素耐性のある材料を用い
、下層レジストのエツチングをフッ素系ガスを含有する
エンチングガスにより行うようにすることによって、下
地層のスパッタが生じる場合でも、該エツチングガスに
より、該スパッタ物の付着を防止するようにしたもので
ある。
The present invention relates to a resist pattern forming method using a multilayer resist method, in which the intermediate layer is made of a fluorine-resistant material and the underlying resist is etched with an etching gas containing fluorine gas. Even if sputtering occurs, the etching gas prevents the sputtered material from adhering.

〔従来の技術〕[Conventional technology]

半導体装置の製造等の分野では、−層微細化・集積化し
た半導体装置等を得ることが要請されている。このため
、例えばフォトリソグラフィ技術においては、投影露光
装置等の光源の短波長化、レンズの高NA化による微細
化の追求などの試みがなされている。しかしこのような
試みが成る程度限界に達したのではないかという考え方
もあり、各種製造プロセスの改良による微細化追求の動
きも顕著である。
2. Description of the Related Art In the field of semiconductor device manufacturing and the like, there is a demand for semiconductor devices and the like that are miniaturized and integrated. For this reason, for example, in photolithography technology, attempts are being made to shorten the wavelength of a light source such as a projection exposure apparatus and pursue miniaturization by increasing the NA of a lens. However, some believe that such attempts have reached their limit, and there is a noticeable movement toward miniaturization through improvements in various manufacturing processes.

この中の代表的なものに、多層レジスト法がある。レジ
ストプロセスの多層化は、半導体装置の高集積化、特に
近年のU L S Iへの流れの中で、必須の動きとな
っている。
A typical example of these methods is the multilayer resist method. Multilayering of resist processes has become an essential trend in the trend towards higher integration of semiconductor devices, especially in recent years towards ULSI.

多層レジスト法は、−・般に、下地平坦化層としてのフ
ォトレジストJ−に、−層ないし二層のパタニングを行
い、これをマスクに下層レジスI・を現像しようという
ものである。これによると、下地段差や下地からの反射
の影響を抑えた良好なバターニングが行える。
The multilayer resist method generally involves patterning a photoresist J as an underlying flattening layer into one or two layers, and using this as a mask, develops the lower resist I. According to this, it is possible to perform good patterning while suppressing the effects of differences in base level and reflection from the base.

例えば、下地平坦化層であるレジスト現像手段として、
バターニングされた一L層の有機膜をマスクに下地をド
ライエツチングする二層レジスト法が提案されている。
For example, as a resist developing means which is a base flattening layer,
A two-layer resist method has been proposed in which the underlying layer is dry-etched using a patterned one-L layer organic film as a mask.

この方法は、例えば第2図(alに示すように段差aを
有する下地層b(基板など)に平坦化層Cを形成し、更
にその上にフォトレジストにより有機膜dを形成し、次
いで同図(b)の如く上層のフォトレジストである有機
膜dをバターニングし、次に同図fc)の如く該有機膜
dをマスクにして平坦化層Cをドライエツチングするも
のである。(二層レジスト法については[電子材料j 
1986年4月号47〜48頁、また多層レジスト法に
ついてばl’−5emiconductor Worl
dJ  (ブレスジャーナル社) 1986年5月、7
0〜77頁、同1987年11月、101〜105頁参
照)。
In this method, for example, as shown in FIG. As shown in Figure (b), the organic film d, which is the upper layer of photoresist, is patterned, and then, as shown in Figure fc), the planarization layer C is dry etched using the organic film d as a mask. (For the two-layer resist method, see [Electronic Materials J
April 1986 issue, pages 47-48, and about the multilayer resist method, see 1'-5 semiconductor world.
dJ (Breath Journal) May 1986, 7
0-77, November 1987, pp. 101-105).

また、第3図に示すような、三層レジスト法が提案され
ている。これは基板などの下地層す上に平坦化膜として
の機能も有するフォトレジストからなる下層レジス)b
’を形成しく第1図[al参照)、この上にCVDによ
る5i02やスピンコーティング等によるSOGなどの
中間層Cを形成し、更に上層レジス)dを形成しく第1
図(b)参照)、該上層レジストdを通例の手法により
露光・現像して第1図(clの如くし、該上層レジスト
dをマスクとしてRI B等で中間層Cをバターニング
して第1図(dlのようにし、次いで酸素ガス等をエツ
チングガスとするRIEで下層レジスl−b ’をバタ
ーニングする(第3図tel参照)技術である。
Furthermore, a three-layer resist method as shown in FIG. 3 has been proposed. This is a lower layer resist consisting of a photoresist that also functions as a flattening film on a base layer such as a substrate)b
1 [see al)], on which an intermediate layer C such as 5i02 by CVD or SOG by spin coating etc. is formed, and an upper layer resist) d is formed.
(see Figure (b)), the upper layer resist d is exposed and developed by a conventional method as shown in Figure 1 (cl), and the intermediate layer C is patterned with RI B or the like using the upper layer resist d as a mask. 1 (dl), and then patterning the lower resist layer 1-b' by RIE using oxygen gas or the like as an etching gas (see tel in FIG. 3).

そのほか多層レジスト技術として、いわゆるPCM法な
などがある。
Other multilayer resist techniques include the so-called PCM method.

ト記したような多層レジスト法における下層(下地平坦
化層)のバターニングは、通常、上述の如くドライエツ
チングによって行うのが一般的となっており、実際、0
゜ガスを用いたRIE法(反応性イオンエツチング法)
により、エツチング条件を低圧、高Vdcとし、下層エ
ツチング用マスクとしてSiO□やSi含有レジストを
用いることで、マスクパターン通りのレジスト加工が可
能である。
The patterning of the lower layer (underlying flattening layer) in the multilayer resist method described above is generally performed by dry etching as described above, and in fact,
゜RIE method using gas (reactive ion etching method)
Therefore, by setting the etching conditions to low pressure and high Vdc and using a resist containing SiO□ or Si as a mask for lower layer etching, it is possible to process the resist according to the mask pattern.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のように、従来の多層レジスト法において、例えば
02ガスによるエツチングプロセスは、異方性確保のた
め、低圧、高Vdcというエツチング条件を採用しなけ
ればならない。下地レジスト層の加工は、用いる酸素0
□について、酸素ラジカル0″とレジスト等の有機膜の
反応性の問題から、エツチングを低い圧力、高いイオン
エネルギー下で行わざるを得ないからである。
As described above, in the conventional multilayer resist method, for example, in the etching process using O2 gas, etching conditions such as low pressure and high Vdc must be adopted to ensure anisotropy. Processing of the base resist layer uses zero oxygen.
Regarding □, etching must be carried out at low pressure and high ion energy due to the reactivity of oxygen radicals 0'' and organic films such as resist.

ところが、このような低圧、高Vdc条件下では、該条
件に帰因して、下地材料がスパッタされ、これが再堆積
(再デボ)するという問題がある。下地材料がスパッタ
されると、該スパッタされた物質が、エツチングしたレ
ジスト側壁に付着してしまうという問題を招く。レジス
ト側壁への下地材料の再付着は、この後のエツチングガ
スでの側壁保護膜の生成を阻害してしまうし、良好な形
状制御を妨げることがあり、またダスト源や場合によっ
てはショートの原因にもなり、実用上甚だ問題である。
However, under such low pressure and high Vdc conditions, there is a problem in that the base material is sputtered and redeposited (redevoted) due to these conditions. When the underlying material is sputtered, a problem arises in that the sputtered material adheres to the etched resist sidewalls. Redeposition of the underlying material to the resist sidewalls will inhibit the subsequent formation of a sidewall protective film by the etching gas, may impede good shape control, and may also be a source of dust and, in some cases, a cause of short circuits. This is a serious problem in practice.

結局この問題が、多層レジスト技術の実用化を阻んでき
た。
Ultimately, this problem has hindered the practical application of multilayer resist technology.

例えば、第2図telで言えば、下地すの図示b″部分
がオーハーエソチされて、この部分のスパッタが生じ、
それが図示C′部分に付着する現象が起こることがあり
、例えば下地がアルミニウム膜である場合、スパッタさ
れたアルミニウムがレジスト側壁に再堆積することがあ
って、これが従来技術の実用化を阻んでいたものである
For example, in the tel in Figure 2, part b'' of the base plate is over-etched, and spatter occurs in this part.
A phenomenon may occur in which sputtered aluminum adheres to the portion C' shown in the figure. For example, if the underlying layer is an aluminum film, sputtered aluminum may redeposit on the sidewalls of the resist, and this has hindered the practical application of the prior art. It was there.

本発明者は、この問題を解決ずべ(、先きに特願昭63
−410265において、窒素を含むガスにより平坦化
有機膜を異方性エツチングする技術を提案した。
The present inventor has solved this problem (previously filed a patent application in 1983).
410265, proposed a technique for anisotropically etching a planarized organic film using a nitrogen-containing gas.

また、二層レジスト構造として、塩素系ガスによりエツ
チングする技術が考えられる。しかしこの技術は、下地
の配線層等がアルミニウムなど塩素系ガスでエツチング
されるものの場合には有効であるが、下地がタングステ
ン配線の場合など、適用することができない。レジスト
エツチングガスに添加した塩素系ガスでは該タングステ
ン等のエツチングができないため、下地のスパッタ及び
再堆積が抑制できないからである。従って、下地をタン
グステン等とする場合の多層レジストのパターニングを
、上記問題点を抑えながら達成する方法が切望されてい
る。
Furthermore, for the two-layer resist structure, a technique of etching using a chlorine-based gas can be considered. However, although this technique is effective when the underlying wiring layer is etched with a chlorine gas such as aluminum, it cannot be applied when the underlying wiring layer is tungsten wiring. This is because the chlorine-based gas added to the resist etching gas cannot etch the tungsten or the like, so sputtering and redeposition of the underlying material cannot be suppressed. Therefore, there is a strong need for a method for patterning a multilayer resist using tungsten or the like as an underlayer while suppressing the above-mentioned problems.

〔問題点を解決するための手段〕[Means for solving problems]

本発明においては、上述した問題点を解決するため、多
層]/フシスト法用いたレジストパターン形成方法にお
いて、中間層にフッ素系の活性種に対し耐性のある材料
を用い、下層レジストのエツチングを、フッ素系ガスを
含有するエツチングガスにより行う構成にする。
In order to solve the above-mentioned problems, in the present invention, in a resist pattern forming method using a multilayer/fussyst method, a material resistant to fluorine-based active species is used for the intermediate layer, and the etching of the lower resist layer is The etching is performed using an etching gas containing fluorine gas.

本発明について、後記詳述する本発明の一実施例を示す
第1図の例示を参照して説明すると、次のとおりである
The present invention will be described below with reference to the illustration of FIG. 1 showing one embodiment of the present invention, which will be described in detail later.

本発明においては、第1図に例示の如く、下層レジスト
31と、その上層の例えば」−層レシスト32との間の
中間層4として、フッ素系の活性種に対して耐性のある
材料を用いる。かつ、下層レジスト31のエツチングは
、フッ素系ガスを含有するエツチングガスにより行う。
In the present invention, as illustrated in FIG. 1, a material resistant to fluorine-based active species is used as the intermediate layer 4 between the lower resist 31 and the upper resist 32, for example. . In addition, the lower resist layer 31 is etched using an etching gas containing fluorine gas.

〔作用〕[Effect]

L記構酸の結果、中間層4はフッ素活性種に対して耐性
があるので、該中間層4はエツチングにより浸食される
ことなく、その下の下層レジス1−31が良好な形状で
エツチングされる。かつ下地層2は、これが例えばオー
バーエツチング時等にエツチング条件によってはスパッ
タリングされることがあっても、エツチングガスがフッ
素系ガスを含むので、たとえスパッタ物が側壁に(=j
着しても、該付着物はフッ素活性種によってエツチング
される。結果的に、側壁への付着は生じない。従って、
下地層の再デボは防止される。
As a result of the L structure, the intermediate layer 4 is resistant to fluorine active species, so the intermediate layer 4 is not eroded by etching, and the lower resist layer 1-31 thereunder is etched in a good shape. Ru. In addition, even if the underlayer 2 may be sputtered depending on the etching conditions during over-etching, for example, since the etching gas contains a fluorine gas, even if the sputtered material does not reach the side wall (=j
Even if the deposit is deposited, the deposit is etched away by the active fluorine species. As a result, no adhesion to the side walls occurs. Therefore,
Re-devotion of the underlying layer is prevented.

〔実施例〕〔Example〕

以下本発明の具体的な実施例について、図面を参照して
説明する。なお当然のことではあるが、本発明は以下述
べる実施例により限定されるものではない。
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. It should be noted that, as a matter of course, the present invention is not limited to the examples described below.

この実施例は、本発明を三層レジス1〜構造に適用した
ものであり、特に下地層がタングステン配線構造である
場合に具体化したものである。
In this embodiment, the present invention is applied to a three-layer resist 1 structure, and is particularly applied when the underlying layer is a tungsten wiring structure.

本実施例においては、第1図(a)に示すように、下層
レジスト31、中間層4、上層レジスト32を有する三
層構造を作成する。この構造は、通常の一層しシストプ
ロセスと同様の工程で得ることができる。但し、本発明
では、中間層4としてフッ素系の活性種に対して耐性の
ある材料を用いるのであり、本例においては、中間層4
に、耐フッ素プラズマ性の材料を用いた。本例では具体
的に、アルミニウムを用いた。アルミニウムは、通常の
スパッタ装置等を用いて約1000人程度堆積すればよ
い。
In this example, as shown in FIG. 1(a), a three-layer structure including a lower resist layer 31, an intermediate layer 4, and an upper resist layer 32 is created. This structure can be obtained by a process similar to a conventional single-layer cyst process. However, in the present invention, a material resistant to fluorine-based active species is used for the intermediate layer 4, and in this example, the intermediate layer 4 is made of a material that is resistant to fluorine-based active species.
For this purpose, we used a material that is resistant to fluorine plasma. Specifically, aluminum was used in this example. Aluminum may be deposited by about 1000 people using a normal sputtering device or the like.

更に詳しくは、本実施例では、シリコン等の半導体基板
10の上にSiO□等の絶縁膜11を形成し、その上に
配線材料としてタングステン層を形成し、該タングステ
ン層が下地層2をなしているものである。
More specifically, in this embodiment, an insulating film 11 such as SiO□ is formed on a semiconductor substrate 10 such as silicon, a tungsten layer is formed as a wiring material on top of the insulating film 11, and the tungsten layer forms the base layer 2. It is something that

即ち、下地層またるタングステン層上に、下層レジス1
−31、中間層4(アルミニウム)、上層レジスト32
を形成して、三層構造を形成した。
That is, the lower resist 1 is placed on the tungsten layer spanning the base layer.
-31, intermediate layer 4 (aluminum), upper layer resist 32
was formed to form a three-layer structure.

次いで上記構造を、本実施例においては、エツチングガ
スとしてCFt10□を用いて、エツチングする。即ぢ
本発明では、フッ素系ガスを含有するエツチングガスを
用いて下層レジスト31のエツチングを行うので、例え
ば02、N2等のレジストエツチングのガス系にフッ素
系のガスを添加して用いればよいのであり、本例では具
体的に酸素ガスに四フッ化炭素を混合したガスを用いた
のである。流量比は、所望のスバ!り物除去が達成し得
る条件で定めることができる。
Next, the above structure is etched using CFt10□ as an etching gas in this embodiment. That is, in the present invention, since the lower resist 31 is etched using an etching gas containing a fluorine-based gas, the fluorine-based gas may be added to the resist etching gas system such as 02, N2, etc. In this example, a mixture of oxygen gas and carbon tetrafluoride was used. The flow rate ratio is exactly what you want! conditions under which removal of debris can be achieved.

CF、10□系エツチングガスを用いる場合では、フォ
トレジストのエッチャントとなるフッ素ラジカルF“、
酸素ラジカルO”、酸素イオン02゛等が充分発生する
ので、下層レジスト31の加工は、低圧、高Vdc条件
の採用によって、充分達成できる。
When using CF, 10□-based etching gas, fluorine radicals F", which serve as etchants for photoresist,
Since oxygen radicals O", oxygen ions O2", etc. are sufficiently generated, processing of the lower resist 31 can be sufficiently accomplished by employing low pressure and high Vdc conditions.

ここで従来技術にあっては、低圧、高Vdcというエツ
チング条件によって、オーバーエツチング時に下地のス
パッタが起こり、該スパッタ物の再デボ、特に、第11
1(b+のレジストパターン31′の側壁への付着がお
こるところであるが、本プロセスでは、フォトレジスト
のエツチングガスとしてCF410□系ガスを用いたの
で、オーバーエツチング時に下地層2であるタングステ
ンは、FlやCFX”イオンによってエツチングされ、
側壁に付着することがない。
Here, in the conventional technology, due to the etching conditions of low pressure and high Vdc, sputtering of the base occurs during over-etching, and redevolution of the sputtered material occurs, especially in the 11th etching process.
This is where 1(b+) adheres to the sidewalls of the resist pattern 31', but in this process, a CF410□-based gas was used as the etching gas for the photoresist, so during over-etching, the tungsten that is the base layer 2 is and CFX” ions,
Does not stick to side walls.

エツチングガスとして塩素系ガスを用いると、下地層が
アルミニウムなどの場合はエツチングされるが、タング
ステンなどでは上記スパッタ及び付着を防止できなかっ
たのに対し、本発明では、フッ素系ガス含有のエツチン
グガスを用いることにより、各種材料の下地層2に対し
て、汎用することが可能となっているものである。
When a chlorine-based gas is used as an etching gas, the underlying layer is etched if it is made of aluminum or the like, but with tungsten or the like, the above-mentioned spatter and adhesion could not be prevented.In contrast, in the present invention, an etching gas containing a fluorine-based gas By using this method, it is possible to apply it to the base layer 2 of various materials.

本実施例では、中間層4として、アルミニウムを用いた
が、フッ素系ガスを含むエツチングガスで下層レジスト
31をエツチングする際のマスクになるものであれば、
任意の材料を使用できる。このような材料としては、ア
ルミニウムのほか、例えばアルミニウムの化合物、銅、
また金、プラチナの如き貴金属等の金属、及びこれらの
化合物を挙げることができる。
In this embodiment, aluminum is used as the intermediate layer 4, but any material that can be used as a mask when etching the lower resist 31 with an etching gas containing fluorine gas may be used.
Any material can be used. In addition to aluminum, examples of such materials include aluminum compounds, copper,
Further, metals such as precious metals such as gold and platinum, and compounds thereof can be mentioned.

また、本実施例では下地層2はタングステンであったが
、フッ素系のガスを含むエツチングガスによりエツチン
グされ得る+A料から成っていれば、本発明を適用でき
る。特に、塩素系のガスを使ってはエツチングされない
材料について、好適である。例えば、5i02等のシリ
コン酸化物、5iJ4等のシリコン窒化物、またMo、
 Ti等の高融点金属、更には、WSi、 MoSi、
 TiSi、 Ti0NsTiN等の、高融点金属のシ
リコン化合物、窒化物、酸化窒化物などについて、本発
明を好適に用いることができる。
Further, although the underlayer 2 was made of tungsten in this embodiment, the present invention can be applied to any material made of +A material that can be etched with an etching gas containing a fluorine-based gas. It is particularly suitable for materials that cannot be etched using chlorine-based gas. For example, silicon oxide such as 5i02, silicon nitride such as 5iJ4, Mo,
High melting point metals such as Ti, furthermore, WSi, MoSi,
The present invention can be suitably used for silicon compounds, nitrides, oxynitrides, etc. of high melting point metals such as TiSi, Ti0NsTiN, etc.

また、エツチングガスは、レジストのエツチング用のガ
スであって、フッ素系のガスを含有するものなら任意で
ある。例えば、CFt、 C2F6. C+Fs等の炭
素のフッ化物、CtlP3. CIIzFz、 C11
31+等の炭化水素の少なくとも1個の水素がフッ素で
置換したもの(更に他のハロゲン原子が置換していても
よい)、CChFz、CzCffizFa、CzCIF
9. C2cesr等の炭素のハロゲン原子で、少なく
ともフッ素を含有するもの、更にSF6等のイオウのフ
ッ化物、NF3等の窒素のフッ化物等々を挙げることが
でき、このような含フツ素ガスに、例えば0□、 N2
. NII+等を添加してなるガス系を用いることがで
きる。
Further, the etching gas may be any gas for etching the resist, as long as it contains a fluorine-based gas. For example, CFt, C2F6. Carbon fluorides such as C+Fs, CtlP3. CIIzFz, C11
Hydrocarbons such as 31+ in which at least one hydrogen is substituted with fluorine (other halogen atoms may be substituted), CChFz, CzCffizFa, CzCIF
9. Examples include carbon halogen atoms containing at least fluorine such as C2cesr, sulfur fluorides such as SF6, nitrogen fluorides such as NF3, etc. □, N2
.. A gas system containing NII+ or the like can be used.

着を防止しつつ、良好なレジストパターンを形成するこ
とができる。
A good resist pattern can be formed while preventing adhesion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(al fb)は、本発明の一実施例を断面図に
て示すものである。第2図は二層レジスト法、第3図は
三層レジスト法をそれぞれ説明する図面である。 10・・・基板、2・・・下地層、31・・・下層レジ
スト、32・・・上層レジスト、31′・・・レジスト
パターン、4・・・中間層。
FIG. 1 (al fb) shows a cross-sectional view of an embodiment of the present invention. FIG. 2 is a drawing explaining the two-layer resist method, and FIG. 3 is a drawing explaining the three-layer resist method. DESCRIPTION OF SYMBOLS 10... Substrate, 2... Base layer, 31... Lower layer resist, 32... Upper layer resist, 31'... Resist pattern, 4... Intermediate layer.

Claims (1)

【特許請求の範囲】 1、多層レジスト法を用いたレジストパターン形成方法
において、 中間層にフッ素系の活性種に対し耐性のある材料を用い
、 下層レジストのエッチングを、フッ素系ガスを含有する
エッチングガスにより行うレジストパターン形成方法。
[Claims] 1. In a resist pattern forming method using a multilayer resist method, the intermediate layer is made of a material resistant to fluorine-based active species, and the lower resist layer is etched by etching containing a fluorine-based gas. A resist pattern forming method using gas.
JP30253588A 1988-11-30 1988-11-30 Resist pattern forming method Pending JPH02148039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30253588A JPH02148039A (en) 1988-11-30 1988-11-30 Resist pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30253588A JPH02148039A (en) 1988-11-30 1988-11-30 Resist pattern forming method

Publications (1)

Publication Number Publication Date
JPH02148039A true JPH02148039A (en) 1990-06-06

Family

ID=17910139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30253588A Pending JPH02148039A (en) 1988-11-30 1988-11-30 Resist pattern forming method

Country Status (1)

Country Link
JP (1) JPH02148039A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013905A1 (en) * 2002-08-05 2004-02-12 Tokyo Electron Limited Etching method
JP2010061085A (en) * 2008-09-01 2010-03-18 Tokyo Denki Univ Laminated structure of resist, and method for forming resist pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013905A1 (en) * 2002-08-05 2004-02-12 Tokyo Electron Limited Etching method
US7517468B2 (en) 2002-08-05 2009-04-14 Tokyo Electron Limited Etching method
JP2010061085A (en) * 2008-09-01 2010-03-18 Tokyo Denki Univ Laminated structure of resist, and method for forming resist pattern

Similar Documents

Publication Publication Date Title
US20080176404A1 (en) Method for fabricating semiconductor device
JPS63104338A (en) Method of forming aperture with inclination in composite insulating layer
JPH1117008A (en) Semiconductor device and manufacture thereof
KR20000057802A (en) Interconnection forming method utilizing an inorganic antireflection layer
JPH06283525A (en) Formation of metal wiring
US6500767B2 (en) Method of etching semiconductor metallic layer
JP2004063859A (en) Method for manufacturing semiconductor device
US6268287B1 (en) Polymerless metal hard mask etching
US5234864A (en) Method for interconnecting layers in a semiconductor device using two etching gases
US7189643B2 (en) Semiconductor device and method of fabricating the same
US5968711A (en) Method of dry etching A1Cu using SiN hard mask
US6043163A (en) HCL in overetch with hard mask to improve metal line etching profile
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
JP2932488B2 (en) Dry etching method
US20030186534A1 (en) Method for manufacturing semiconductor device using dual-damascene techniques
JPH02148039A (en) Resist pattern forming method
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US6306771B1 (en) Process for preventing the formation of ring defects
JP3371170B2 (en) Method for manufacturing semiconductor device
US6586324B2 (en) Method of forming interconnects
JPH09270419A (en) Plasma etching method
JP2006344815A (en) Method of manufacturing semiconductor device
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JP3257524B2 (en) Method for manufacturing semiconductor device
US7585774B2 (en) Method for fabricating metal line of semiconductor device