JPH02146653A - Interface circuit - Google Patents

Interface circuit

Info

Publication number
JPH02146653A
JPH02146653A JP63301208A JP30120888A JPH02146653A JP H02146653 A JPH02146653 A JP H02146653A JP 63301208 A JP63301208 A JP 63301208A JP 30120888 A JP30120888 A JP 30120888A JP H02146653 A JPH02146653 A JP H02146653A
Authority
JP
Japan
Prior art keywords
input
microcomputer
output
block
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63301208A
Other languages
Japanese (ja)
Other versions
JP2707656B2 (en
Inventor
Tokuo Tsujimoto
辻本 篤男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63301208A priority Critical patent/JP2707656B2/en
Publication of JPH02146653A publication Critical patent/JPH02146653A/en
Application granted granted Critical
Publication of JP2707656B2 publication Critical patent/JP2707656B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To eliminate the influence of noises to the transmission signal and to prevent the occurrence of malfunctions in a simple constitution by setting the input/output ports in the output states with an active function block and then in the input states with an inactive function block respectively. CONSTITUTION:The input/output port I/O1 - I/Om are allocated to the function blocks 2 - 4 as the ports of a microcomputer 1 to output the control signals. These input/output ports are set in the output states with active blocks 2 - 4 and then in the input states with inactive blocks 2 - 4 respectively. At the same time, the output ports O1 - Oe of the microcomputer 1 are connected to the input ports of blocks 2 - 4 via the switching means Tgammax1 - Tgammaxl which are turned on only with the active blocks 2 - 4. Thus the control signal is surely transmitted when the blocks 2 - 4 are kept active with no occurrence of malfunctions. Then the disturbance of noises can be avoided to the peripheral circuits and devices when the blocks 2 - 4 are inactive.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ(以後マイコ27、−
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a microcomputer (hereinafter referred to as MICO27, -
.

ンと略称する)で機能ブロックを制御する場合のインタ
ーフェイス回路に関するものである。
This application relates to an interface circuit used to control functional blocks using a 3D interface (abbreviated as ``controller'').

従来の技術 近年、マイコンの基準発振及びその高調波からなるノイ
ズによる周辺回路や周辺機器への妨害が問題となってい
る。このような問題に対し、従来においては、上記、マ
イコンと機能ブロックとを接続する配線に、チョークコ
イル、コンデンサを組み合わせたフィルターを入れ、対
策を行々っているのが現状でるる。
BACKGROUND OF THE INVENTION In recent years, interference with peripheral circuits and equipment due to noise made up of the reference oscillation of microcomputers and its harmonics has become a problem. Conventionally, countermeasures to such problems have been taken by inserting a filter in combination with a choke coil and a capacitor into the wiring connecting the microcomputer and the functional blocks.

発明が解決しようとする課題 しかしながら、上記従来の構成では、フィルターに特有
の周波数帯域が有り、広帯域なノイズに対しては、フィ
ルターを複数個使用しなければならないこと、或いはそ
のフィルターが伝送信号を歪ませて誤動作が発生するお
それがあるため、これを配慮する必要があるといった問
題点を有していた。
Problems to be Solved by the Invention However, in the conventional configuration described above, each filter has a unique frequency band, and to deal with broadband noise, it is necessary to use a plurality of filters, or the filter may not be able to control the transmitted signal. This poses a problem in that it is necessary to take this into consideration since there is a risk of distortion resulting in malfunction.

本発明は上記問題点に鑑みなされたもので、広帯域に渡
って、ノイズの輻射、流出を防11ユする効3ヘ−ノ 果を有し、しかも簡単な構成で、伝送信号への影響がな
く、誤動作の発生がないインターフェイス回路を提供す
るものである。
The present invention has been developed in view of the above-mentioned problems, and has the following three effects: preventing noise radiation and leakage over a wide band, and has a simple configuration that reduces the influence on transmitted signals. The present invention provides an interface circuit that does not cause malfunctions.

課題を解決するだめの手段 −1−記問題点を解決するために本発明のインクフェイ
ス回路は、機能ブロックに制御信号を出力するマイコン
のポートとじて、入出力ポートを割り合で、その機能ブ
ロックが動作する場合は、出力状態に、動作しない場合
は入力状態に七ソトするように構成したものである。
Means for Solving the Problems - 1 - In order to solve the problem, the ink face circuit of the present invention uses the input/output ports as ports of the microcomputer that outputs control signals to the functional blocks, and outputs control signals to the functional blocks. The block is configured to change to an output state when it operates, and to an input state when it does not operate.

また、マイコンの出カポ−1−を機能ブロックが動作す
る場合のみONとなる1−ランシスターを介して、上記
機能ブロックの入力ポートに接続されるという構成を備
えたものである。
Furthermore, the output port 1 of the microcomputer is connected to the input port of the functional block via a 1-run sister that is turned on only when the functional block operates.

作  用 本発明は上記した構成によって、機能ブロックの非動作
時において、機能ブロックに制御信号を出力するマイコ
ンの入出カポ−1−或いは出力ホトとそれらに接続され
る配線を高インピーダンスで分離することとなり、配線
及び機能ブロックからのマイコンの基準発振或いはその
高周波から々るノイズの輻射、流出が防止され、一方、
機能ブロックの動作時において、上記ポートと配線は、
インピーダンスをもたずに接続され、制御信号が確実に
伝送され、誤動作の発生がないものである。
According to the above-described configuration, the present invention separates the input/output ports or output ports of the microcomputer that outputs control signals to the functional blocks with high impedance when the functional blocks are not in operation, and the wiring connected thereto. This prevents the radiation and outflow of noise from the microcomputer's reference oscillation or its high frequency from the wiring and functional blocks.
When the function block is operating, the above ports and wiring are as follows.
Connected without impedance, control signals can be transmitted reliably, and malfunctions will not occur.

実施例 以下本発明の〜実施例のインターフェイス回路について
図面を参照しながら説明する。
Embodiments Hereinafter, interface circuits of embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の実施例におけるインターフェイス回路
の構成を示すものである。第1図において、1はマイコ
ン、2はコンパクトディスク(以下CDと略称する)ブ
ロックであり、3はチュナブロック、4はテープレコー
ダブロックで、各々マイコン1により制御される。KO
1〜Kopはマイコンのキーマトリクス出力ポート、K
11〜KI。
FIG. 1 shows the configuration of an interface circuit in an embodiment of the present invention. In FIG. 1, 1 is a microcomputer, 2 is a compact disk (hereinafter abbreviated as CD) block, 3 is a tuner block, and 4 is a tape recorder block, each of which is controlled by the microcomputer 1. K.O.
1~Kop is the key matrix output port of the microcontroller, K
11~KI.

はマイコンのキーマトリクス入力ポートであり、両者に
より、キーマトリクスが構成される。Sはキーマトリク
ススイッチ群であり、機能ブロックの選択或いは各機能
ブロックの動作の選択を行なうもので、その中において
、S11はCD選択スイ5ノ\−/ ッチ、S12 はチューナ選択スイッチ、S21はテー
フレコーダ選択スイッチであり、これらのスイッチによ
り各々の機能ブロックが選択される。
is the key matrix input port of the microcomputer, and both constitute the key matrix. S is a key matrix switch group, which selects a functional block or selects the operation of each functional block. Among them, S11 is a CD selection switch 5 switch, S12 is a tuner selection switch, and S21 is a key matrix switch group. are tape recorder selection switches, and each functional block is selected by these switches.

5はCD選択信号出力端子であり、CD選択スイッチS
11が押された場合にこのCD選択信号出力端子5の出
力はL(ローレベ/I/)からH(ハイレベル)となる
5 is a CD selection signal output terminal, and a CD selection switch S
11 is pressed, the output of this CD selection signal output terminal 5 changes from L (low level/I/) to H (high level).

01〜0氾(以下総称する場合はOのみとする)はマイ
コン1における2個の出力ポート、01は承引番目の出
力ポート、工101〜工/○m(総称する場合は工/○
 とする)はマイコン1のm個の入出力ポート、Ilo
、はそのj番目の入出力ポート、11〜In (a称す
る場合は■とする)はマイコン1のn個の入力ポート、
Ikはそのに番目の入カポ−1−である。また、■CD
o〜ICD℃+。はCDブロック2の(1+fi+m)
個の入力ポート、○cD1〜0CDn ”、CDプoツ
ク2 (7) n個の出力ポート、Trxo〜Trxf
iはトランジスタ、Rb0〜Rb1−Rb必は抵抗であ
る。上記マイコン1のキートリクス出力ポートKO1は
、トランジスタTrx06 、 のエミッタ、コレクタを介してCDブロック2の入力ポ
ートIcD0に接続され、マイコン1の出カポ−1−0
はトランジスタTrX1〜TrxRのエミッタ、コレク
タを介してCD人カボートlCD1〜IC1]2に接続
され、さらにトランジスタTrxのベースは抵抗Rbを
介してCD選択信号出力端子6に接続される。したがっ
て、CD選択スイッチS11が押され、CD選択信号出
力端子5がHになる場合のミ、トランジスタIXのベー
スに抵抗Rbを介して電流が流れ、トランジスタTrx
がONとなり、キーマトリクス出力ポートKO1及びC
D出力ボト○より、CDブロック入力ポートlCD1〜
工CDRに制御信号の転送がなされる。まだ、マイコン
10入出カポ−) IloはCDブロック2の入カポト
”CDR+1− 工CDn+mに接続され、マイコン1
0入カポ−)IはCDブロック2の出カポ−1−〇CD
に接続される。
01 to 0 flood (hereinafter referred to collectively as O only) are the two output ports on the microcomputer 1, 01 is the output port of the acceptance number, and engineering 101 to engineering/○m (in the generic terminology, engineering/○
) are m input/output ports of microcontroller 1, Ilo
, is the j-th input/output port, 11 to In (indicated by ■ if called a) are the n input ports of microcomputer 1,
Ik is the second input capo-1-. Also, ■CD
o~ICD℃+. is (1+fi+m) of CD block 2
n input ports, ○cD1~0CDn'', CD plug 2 (7) n output ports, Trxo~Trxf
i is a transistor, and Rb0 to Rb1-Rb are resistors. The keytrix output port KO1 of the microcomputer 1 is connected to the input port IcD0 of the CD block 2 via the emitter and collector of the transistor Trx06, and the output port KO1 of the microcomputer 1 is
are connected to the CD cover lCD1 to IC1]2 via the emitters and collectors of the transistors TrX1 to TrxR, and further, the base of the transistor Trx is connected to the CD selection signal output terminal 6 via the resistor Rb. Therefore, when the CD selection switch S11 is pressed and the CD selection signal output terminal 5 becomes H, a current flows to the base of the transistor IX via the resistor Rb, and the transistor Trx
turns on, and key matrix output ports KO1 and C
From D output bottom ○, CD block input port lCD1~
The control signal is transferred to the engineering CDR. Ilo is connected to the input capo of CD block 2 "CDR+1-" and is connected to the microcomputer 1 input/output capo.
0 input capo) I is the output capo of CD block 2 - 1-0CD
connected to.

6はCDブロック2の電源入力端子、7はその電源、T
rl及びTr2はトランジスタ、R1及びR2ハ抵抗で
あり、電源7はトランジスタTr1のエミ了・\−7 ツタ、コレクタを介してCDブロック電源入力端子6に
接続され、トランジスタTr1のベースは抵抗Rを介し
てトランジスタTr2のコレクタに接続され、トランジ
スタTr2のエミッタは接地され、トランジスタTr2
のベースは抵抗R2を介してマイコン1のCDブロック
選択信号出力端子已に接続される。しだがって、CD選
択スイッチS11が押され、CDブロック選択信号出力
端子6が、Hとなる場合のみ、トランジスタTr2のベ
ースに抵抗R2を介して電流が流れてl−ランタスタT
r2がONとなり、さらにトランジスタTr1のベース
に抵抗R1及びトランジスタTr2を介して電流が流わ
、トランジスタTr1がONと麿って、CDブロック2
の電源入力端子6に電源7が供給され、CDフロック2
が動作状態となるものである。
6 is the power input terminal of CD block 2, 7 is its power supply, T
rl and Tr2 are transistors, R1 and R2 are resistors, the power supply 7 is connected to the CD block power input terminal 6 via the emitter and collector of transistor Tr1, and the base of transistor Tr1 is connected to resistor R. The emitter of the transistor Tr2 is grounded, and the emitter of the transistor Tr2 is connected to the collector of the transistor Tr2 through the transistor Tr2.
The base of is connected to the CD block selection signal output terminal of the microcomputer 1 via a resistor R2. Therefore, only when the CD selection switch S11 is pressed and the CD block selection signal output terminal 6 becomes H, a current flows to the base of the transistor Tr2 via the resistor R2, and the l-ranta star T
r2 turns ON, and current flows through the base of transistor Tr1 via resistor R1 and transistor Tr2, transistor Tr1 turns ON, and CD block 2
A power supply 7 is supplied to the power input terminal 6 of the CD block 2.
is in the operating state.

以上のように構成されたインターフェイス回路について
、以下第1図、第2図、第3図、第4図を用いてその動
作を説明する。
The operation of the interface circuit configured as described above will be explained below with reference to FIGS. 1, 2, 3, and 4.

第2図のフローチャートを参照しながら各機能ブロック
が選択される場合について説明する。まず、CD選択ス
イッチS11が押された場合、ステップ11よりステッ
プ12に移りCD選択信号出力端子5がHにセットされ
、しだがって前述したようにトランジスタTr1がON
となり、CDブロック2の電源入力端子6に電源7が供
給され、トランジスタIXがONとなりマイコン1から
の制御信号がCDブロック2に伝送される。さらに、ス
テップ13においてマイコン入出カポ−1−Iloが出
力状態にセントされ、マイコン入出力ボートI10 か
ら、CDブロック入力ポートIcD旦+1工。D←1に
制御信号が伝送される。またCDブロック2からのデー
タ信号はCDブロック出力ポートOcDから、マイコン
入力ポートエに伝送され、以上をもって、CDブロック
2が、動作状態となる。
The case where each functional block is selected will be explained with reference to the flowchart in FIG. First, when the CD selection switch S11 is pressed, the process moves from step 11 to step 12, and the CD selection signal output terminal 5 is set to H, so that the transistor Tr1 is turned on as described above.
The power supply 7 is supplied to the power input terminal 6 of the CD block 2, the transistor IX is turned on, and the control signal from the microcomputer 1 is transmitted to the CD block 2. Further, in step 13, the microcomputer input/output port 1-Ilo is set to the output state, and the data is transferred from the microcomputer input/output port I10 to the CD block input port IcD. A control signal is transmitted to D←1. Further, the data signal from the CD block 2 is transmitted from the CD block output port OcD to the microcomputer input port E, and with the above, the CD block 2 becomes operational.

また、チューナ選択スイッチS12或いは、テプレコー
ダ選択スイッチS21が押された場合は、ステップ11
よりステップ14又はステップ15に進み、更にステッ
プ16に進んで、CD選択信号出力端子6がLにセット
され、CDブロック29 ヘ−ノ に電源子が供給されなくなり非動作状態となるとともに
、l・ランタスタTrxがOFFとなる。従って、マイ
コン1の出力ポート○及びキーマトリクス出カポ−1−
KO2からの結線が、上記トランジスタTrxにより高
インピーダンスで分離される。そして、この状態は第2
図において、マイコン入出力ポート工/○が入力状態に
セットされ(ステップ17)、マイコン出力ポート○は
Lにセットされた(ステップ18)状態となる。
Further, if the tuner selection switch S12 or the tape recorder selection switch S21 is pressed, step 11
The process then proceeds to step 14 or step 15, and further proceeds to step 16, where the CD selection signal output terminal 6 is set to L, the power supply is no longer supplied to the CD block 29, and the unit becomes inoperable. The lantern star Tx is turned off. Therefore, the output port ○ of microcomputer 1 and the key matrix output port -1-
The connection from KO2 is isolated at high impedance by the transistor Trx. And this state is the second
In the figure, the microcomputer input/output port ○ is set to the input state (step 17), and the microcomputer output port ○ is set to L (step 18).

次に第3図は、マイコン1の入出カポ−1−Iloのマ
イコン内部の回路構成を示すものであり、T13及びT
r4はFET、10は入カバソファ−であり、出力状態
にセットされる場合はFET Tr3及びTr4によっ
て制御信号が出力され、入力状態にセットされる場合は
FET Tr3及びTr4はOFFにセットされ、マイ
コン入出カポ−1−Iloは入力バッファ10に接続さ
れるものである。
Next, FIG. 3 shows the circuit configuration inside the microcomputer of the input/output capo-1-Ilo of the microcomputer 1, and shows the circuit configuration inside the microcomputer of the input/output capo-1-Ilo.
r4 is a FET, and 10 is an input cover sofa. When set to the output state, a control signal is output by FETs Tr3 and Tr4, and when set to the input state, FETs Tr3 and Tr4 are set to OFF, and the microcomputer The input/output capo-1-Ilo is connected to the input buffer 10.

次に第4図は、マイコン1の出カポ−1−0及びキーマ
トリクス出力ボートKO1〜Kop のマイコン内部の
回路可成を示すものであり、Tr6及び10 ・・−2
・ Tr6 ばFETであり、FETT、5及びTr6によ
り制御信号が出力される。マイコン出力ボト0がLにセ
ットされる場合はFETT、6がOFF、FET Tr
6がONにセットされる。
Next, FIG. 4 shows the circuit configuration inside the microcomputer of the output ports 1-0 of the microcomputer 1 and the key matrix output ports KO1 to Kop, and Tr6 and 10...-2.
- Tr6 is an FET, and a control signal is output by FETs T5 and Tr6. When microcomputer output bottom 0 is set to L, FET 6 is OFF, FET Tr
6 is set to ON.

第3図において、マイコン1の電源vcc及びアース■
ssは、マイコン1の基準発振或はその高調波からなる
ノイズのレベルの非常に高い箇所であり、CDブロック
が非動作状態において、マイコン入出力ポートI10を
入力状態にすることにより、■cc 或いは■ssと高
いインピーダンスで、マイコン入出力ポートI10と分
離され、マイコン入出カポ−)Ilo に接続される配
線からのノイズの輻射、流出が防止できる。
In Figure 3, the power supply VCC and ground ■ of the microcomputer 1
ss is a location where the level of noise consisting of the reference oscillation of the microcomputer 1 or its harmonics is extremely high, and by setting the microcomputer input/output port I10 to the input state while the CD block is in the non-operating state, ■cc or (2) With the high impedance of SS, it is possible to prevent noise radiation and outflow from the wiring that is separated from the microcomputer input/output port I10 and connected to the microcomputer input/output port Ilo.

また第4図において、CDブロック2が非動作状態では
、FETTr6がONとなるだめ、マイコン1の基準発
振或いはその高調波からなるノイズがFETTr6を介
してマイコン出力ポート○に流出する。しかしながら第
1図におけるl・ランタスタTrX1〜Trxj2をマ
イコン出力ポート○の近くに配置し、前述のように、C
Dブロック2が11 ヘ一/ 非動作状態にOFFとすることで、コイコン出力ポート
○に接続される配線がマイコン出力ポートOと分離され
、その配線からのノイズの輻射及び流出が防止できる。
Further, in FIG. 4, when the CD block 2 is in the non-operating state, the FET Tr 6 is turned on, and noise consisting of the reference oscillation of the microcomputer 1 or its harmonics flows out to the microcomputer output port ○ via the FET Tr 6. However, the l-ranta stars TrX1 to Trxj2 in FIG. 1 are placed near the microcomputer output port ○, and the C
By turning OFF the D block 2 into a non-operating state, the wiring connected to the microcomputer output port O is separated from the microcomputer output port O, and noise radiation and outflow from the wiring can be prevented.

さらにキーマトリクス出カポ−1−KO1は、常に動作
状態にあり、」−配量様にトランジスタTrx0をキー
マトリクス出カポ−1−KO2の近くに配置し、CDブ
ロック2が非動作状態においては、トランジスタTrX
oをOF、Fとすることで、キーマトリクス出力ポート
に○1に接続される配線がキーマトリクス出力ポートK
o1と分離され、その配線からのノイズの輻射、流出が
防止できる。
Further, the key matrix output capo-1-KO1 is always in an operating state, and the transistor Trx0 is arranged near the key matrix output capo-1-KO2 in a manner similar to the above, and when the CD block 2 is in an inactive state, Transistor TrX
By setting o to OF and F, the wire connected to ○1 to the key matrix output port is the key matrix output port K.
It is separated from o1, and noise radiation and outflow from the wiring can be prevented.

以上のように本実施例によれば、CDブロック2に制御
信号を出力するマイコン1の出力ポートとして、マイコ
ン1の有する割り尚てか可能な入出力ポートをマイコン
入出カポ−)Ilo  に割り当て、CDブロック2が
動作時には、マイコン入出カポ−1−Iloを出力状態
にセットし、CDブロック2が非動作時は、マイコン入
出力ポートエ/○を入力状態にセットすることにより、
人出カポートが割り当てられないマイコン出力ボートO
或いはキーマトリクスと共用となるキーマトリクス出力
ポートKo1とCDブロック入力ポ−トエCDo−IC
DflとをCDブロック2が動作時にはONとなり、C
Dブロック2が非動作時はOFFとなるトランジスタT
rxを介して接続することにより、CDブロック2が非
動作時において、マイコン入出力ボートI10、マイコ
ン出力ポート○及びキー、マトリクス出力ポートKo1
から、CDブロック入力ポートICDo〜”CDfl+
mへの配線及び、その配線が、つながるCDブロック2
からのマイコン1の基準発振及びその高周波によるノイ
ズの輻射、流出を防止でき、周辺機器への妨害、或いは
、チューナブロック2が動作時には、それへの妨害の防
止が可能となる。また、CDブロック2の動作時におい
ては、マイコン入出カポ−) Ilo、マイコン出力ポ
ートO及びキーマトリクス出カポ1− KOlとCDブ
ロック入力ポートエCDo〜IC0a+。
As described above, according to this embodiment, as the output port of the microcomputer 1 that outputs the control signal to the CD block 2, the input/output port of the microcomputer 1 that can be reassigned is assigned to the microcomputer input/output capo (Ilo), When the CD block 2 is operating, the microcomputer input/output port 1-Ilo is set to the output state, and when the CD block 2 is not operating, the microcomputer input/output port E/○ is set to the input state.
Microcomputer output boat O to which no traffic port is assigned
Alternatively, the key matrix output port Ko1 and the CD block input port CDo-IC that are shared with the key matrix
Dfl is turned ON when CD block 2 is in operation, and C
Transistor T that is OFF when D block 2 is not operating
By connecting via rx, when the CD block 2 is not operating, the microcomputer input/output port I10, the microcomputer output port ○ and the key, and the matrix output port Ko1
, CD block input port ICDo~”CDfl+
Wiring to m and CD block 2 to which the wiring connects
It is possible to prevent the reference oscillation of the microcomputer 1 and its high frequency from being radiated and leaked, and it is possible to prevent interference with peripheral equipment or interference with the tuner block 2 when it is in operation. When the CD block 2 is in operation, the microcomputer input/output port Ilo, the microcomputer output port O, the key matrix output port 1-KOl, and the CD block input ports CDo to IC0a+.

がインピーダンスを持たずに確実に接続されるため、誤
動作の発生もない。
Since it is connected reliably without impedance, there is no possibility of malfunction.

13 ヘ一/ 発明の効果 以上のように本発明は、機能ブロックに制御信号を出カ
スるマイコンのポートとして、入出力ホトを割り合で、
その機能ブロックが動作する場合は、出力状態にセット
するように、一方、動作しない場合は入力状態にセット
するように構成したものであり、まだ、マイコンの出力
ポートを機能ブロックが動作する場合のみONと々るス
イッチング手段を介して上記機能ブロックの入カポトに
接続されるように構成したものであり、機能ブロック動
作時には、確実に制御信号を伝送し、誤動作を発生させ
ることなく、機能ブロック非動作時には、マイコンの入
出力ボート及び出力ポートに接続される配線及び機能ブ
ロックからのマイコンの基準発振或いは、その高調波か
らなるノイズの輻射、流出が防止され、上記ノイズによ
る周辺回路、及び周辺機器への妨害を防止することがで
きるものであり、極めて有効な発明である。
13 F1/ Effects of the Invention As described above, the present invention uses input/output ports as ports of a microcomputer to output control signals to functional blocks.
If the functional block is working, it is set to the output state, and if it is not working, it is set to the input state. It is configured to be connected to the input port of the above-mentioned functional block via the ON switching means, and when the functional block is operating, the control signal is reliably transmitted and the non-functional block is connected without causing malfunction. During operation, the radiation and outflow of noise consisting of the microcomputer's reference oscillation or its harmonics from the wiring and functional blocks connected to the input/output ports and output ports of the microcomputer is prevented, and the noise caused by the above noise is prevented from radiating and outflowing from the wiring and functional blocks connected to the microcomputer's input/output ports and output ports, and prevents the noise from surrounding circuits and peripheral devices. This is an extremely effective invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例におけるインターフェ14 ・
\−。 イス回路の構成図、第2図はマイクロコンピュタのフロ
ーチャート、第3図はマイクロコンピュタ入出力ポート
の内部の回路構成図、第4図はマイクロコンピュータ出
力ポート及びキーマ) IJクス出力ポートの内部の回
路構成図である。 1・・・・・・マイクロコンピュータ、2・・・・・・
CDブロック、3・・・・・・チューナブロック、4・
・・・・・テーフレコーダブロック、6・・・・・・C
D選択信号出力端子、01〜02・・・・・・マイコン
出力ポート、工101〜l10m・・・・・・マイコン
入出力ポート、IcDo〜工CDfi+rrl・・・・
・・CDブロック入力ポート、KO1〜KOp ・・・
・・・キーマトリクス出力ポート、S11・・・・・・
CD選択スイッチ、S12・・・・・・チューナ選択ス
イッチ、S21・・・・・・テープレコーダ選択スイッ
チ。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第 図 ss
FIG. 1 shows an interface 14 in an embodiment of the present invention.
\-. Figure 2 is a flowchart of the microcomputer, Figure 3 is the internal circuit diagram of the microcomputer input/output port, and Figure 4 is the microcomputer output port and scheme. FIG. 1...Microcomputer, 2...
CD block, 3... Tuner block, 4.
...Tape recorder block, 6...C
D selection signal output terminal, 01~02...Microcomputer output port, 101~l10m...Microcomputer input/output port, IcDo~Eng CDfi+rrl...
・・CD block input port, KO1~KOp ・・
...Key matrix output port, S11...
CD selection switch, S12...Tuner selection switch, S21...Tape recorder selection switch. Name of agent: Patent attorney Shigetaka Awano and one other person Figure ss

Claims (2)

【特許請求の範囲】[Claims] (1)機能ブロックに制御信号を出力するポートに入出
力ポートを割り当てたマイクロコンピュータを備え、上
記機能ブロックが動作時は上記ポートを出力状態にセッ
トするとともに、上記機能ブロックが非動作時は上記出
力ポートを入力状態にセットするように構成したことを
特徴とするインターフェイス回路。
(1) A microcomputer is equipped with an input/output port assigned to a port that outputs a control signal to a functional block, and when the functional block is operating, the port is set to an output state, and when the functional block is not operating, the above port is set to the output state. An interface circuit characterized in that it is configured to set an output port to an input state.
(2)機能ブロックに制御信号を出力するマイクロコン
ピュータの出力ポートと上記機能ブロックの入力ポート
との間にスイッチング手段を設け、上記機能ブロックが
動作時にのみ上記スイッチング手段をONとして接続さ
れるように構成したことを特徴とするインターフェイス
回路。
(2) A switching means is provided between the output port of the microcomputer that outputs a control signal to the functional block and the input port of the functional block, and the switching means is turned ON only when the functional block is in operation. An interface circuit characterized by comprising:
JP63301208A 1988-11-29 1988-11-29 Interface circuit Expired - Lifetime JP2707656B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301208A JP2707656B2 (en) 1988-11-29 1988-11-29 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301208A JP2707656B2 (en) 1988-11-29 1988-11-29 Interface circuit

Publications (2)

Publication Number Publication Date
JPH02146653A true JPH02146653A (en) 1990-06-05
JP2707656B2 JP2707656B2 (en) 1998-02-04

Family

ID=17894085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301208A Expired - Lifetime JP2707656B2 (en) 1988-11-29 1988-11-29 Interface circuit

Country Status (1)

Country Link
JP (1) JP2707656B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195138U (en) * 1985-05-15 1986-12-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195138U (en) * 1985-05-15 1986-12-05

Also Published As

Publication number Publication date
JP2707656B2 (en) 1998-02-04

Similar Documents

Publication Publication Date Title
JPH0118490B2 (en)
JPH02146653A (en) Interface circuit
JPS6190599A (en) Speaker change-over device
WO2000020949A1 (en) Method for security partitioning of a computer system
JP3292315B2 (en) Uninterruptible power supply
US4354209A (en) Recording/playing circuit
US4167705A (en) Circuit for controlling the response conditions of a radio receiver
JPH05160759A (en) Changeover control system
JPH04348559A (en) Protecting circuit
KR900001068Y1 (en) Double deck cassette tape recorder's multi - function control circuit
KR920008991Y1 (en) Switching device of an i.f. power supply
JPS61109349A (en) Line connecting system
JPS5914900Y2 (en) magnetic recording and playback device
JPH07104796B2 (en) Switching device
JPH03166843A (en) Multifunctional telephone set
JPS60114099A (en) Signal selection system
JPH06110612A (en) Magnetic disk system
JPS6324579B2 (en)
JPH09233208A (en) Automatic reporting device
JPS5839000B2 (en) Lockout circuit
JPS61187030A (en) Storage device
JPH0643222A (en) Semiconductor device
JPH0677862A (en) Power line carrier communication system
JPH0352417A (en) Radio receiver
JPS62144223A (en) Electrostatic capacity type keyboard switch

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12