JPH02146652A - I/o multiplexer - Google Patents

I/o multiplexer

Info

Publication number
JPH02146652A
JPH02146652A JP30168488A JP30168488A JPH02146652A JP H02146652 A JPH02146652 A JP H02146652A JP 30168488 A JP30168488 A JP 30168488A JP 30168488 A JP30168488 A JP 30168488A JP H02146652 A JPH02146652 A JP H02146652A
Authority
JP
Japan
Prior art keywords
communication speed
multiplexer
input
output device
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30168488A
Other languages
Japanese (ja)
Inventor
Toshiko Yajima
矢島 逸子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP30168488A priority Critical patent/JPH02146652A/en
Publication of JPH02146652A publication Critical patent/JPH02146652A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To automatically set an optimum speed of communication by setting sequentially the different communication speeds until no error exists in the I/O ports in the case an error occurs when the data is transmitted from a selected input/output device. CONSTITUTION:The fixed communication speeds are set at the I/O ports 102, 103 and 106 corresponding to the input/output devices 31 - 33 respectively. In the case an error occurs when the data is transmitted from the selected one of devices 31 - 33, a communication speed control part 113 sets sequentially the communication speeds different from the first set value until no error exists in the ports 102, 103 and 106. Thus it is possible to obtain an I/O multiplexer that can automatically set an optimum communication speed at each of devices 31 - 33.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ホスト計算機に接続されて複数の入出力デバ
イスを有するワーク・ステーション内に設置される入出
力デバイスのT10マルチプレクザに関し、各々の入出
力デバイスの入出力データ通信速度の管理、調整の改善
にかかるものである。
Detailed Description of the Invention <Field of Industrial Application> The present invention relates to a T10 multiplexer for input/output devices installed in a work station connected to a host computer and having a plurality of input/output devices. This involves improving the management and adjustment of the input/output data communication speed of output devices.

〈従来の技術〉 ポス1〜計算機に接続されるワーク・ステーション内に
設置され、複数の入出力デバイスを選択結合する1、1
0マルチプレクサは、例えば本願出願人による実願昭6
1−101362号ll10マルチプレクザ」等に説明
されている。
<Prior art> Post 1 - 1, 1 installed in a work station connected to a computer and selectively combining multiple input/output devices
0 multiplexer, for example, in the application filed in 1986 by the applicant of the present application.
No. 1-101362 ll10 Multiplexer.

従来のT10マルチプレクザの構成11172図を第3
図に小ず。
Figure 3 shows the configuration of a conventional T10 multiplexer.
A small figure.

この図において、1はT10マルチプレクザ、2はポス
1〜計算機、31.32.33は入出力デバイスで31
はA−−ボード、32はマウス、33はタッチ・スクリ
ーンとする。尚、各入出力デバイス31.32゜33は
キーボード、マウス、タッチ・スクリーンに限らず、ま
た、このT10マルチプレクザ1と行う際のデータ通(
aの速度かそれぞれ異なっている。
In this figure, 1 is the T10 multiplexer, 2 is the post 1 to computer, and 31.32.33 is the input/output device.
is the A-board, 32 is the mouse, and 33 is the touch screen. Note that each input/output device 31, 32, 33 is not limited to a keyboard, mouse, and touch screen, and is also used for data communication when connected to this T10 multiplexer 1.
The speed of a is different.

更に、1,10マルチプレクザ1は、■10ボー1〜1
01によりキーボード31.1,10ボーlへ102に
よりマウス32、[,/Oポート103によりタッチ・
スクリーン33に接続され、I10ボーl〜104によ
リホスト計算機2に接続される。各T10ボー1−10
1 、 102. 103.104は非同期式であり、
シリアル・パラレル変換楓能を有し内部バス10;】に
結合される。
Furthermore, the 1,10 multiplexer 1 has ■10 baud 1 to 1
01 to keyboard 31.1, 10 ball 102 to mouse 32, [, /O port 103 to touch
It is connected to the screen 33 and to the rehost computer 2 through I10 balls 1-104. Each T10 bow 1-10
1, 102. 103.104 is asynchronous,
It has a serial/parallel conversion function and is connected to an internal bus 10;

106は内部バス105を介して全体を制御するCP 
tJ、107はCPU106の動作に必要なりロックを
発生ずるクロック発生部、108. 109.110は
デイツプ・スイッチ等で構成され各入出力デバイスに対
応してデータ通信速度が設定される設定スイッチ、11
1は選択された入出力デバイスに対応して数種類の通信
速度に対応ずべくクロック発生部107のタロツクを分
周する分周回路、112は割り込み信号TNTRをCP
U106に与える割り込み制御部である。
106 is a CP that controls the entire system via the internal bus 105.
tJ, 107 is a clock generation unit that is necessary for the operation of the CPU 106 and generates a lock, 108. 109 and 110 are setting switches that are composed of dip switches and the like and set data communication speeds corresponding to each input/output device;
1 is a frequency dividing circuit that divides the tarock of the clock generator 107 in order to correspond to several types of communication speeds corresponding to the selected input/output device; 112 is a frequency dividing circuit that divides the interrupt signal TNTR into CP;
This is an interrupt control unit that provides to U106.

このように構成されたT10マルチプレクサ1では、予
め、各入出力デバイス31.32.33に対応するデー
タ通信速度を通信速度設定スイッチ108109、 1
10に設定しておき、1つの入出力デバイスか選択され
てデータ通信が行われる場合は、対応する入出力デバイ
スのスイッチの設定状態によりクロック発生部107の
クロックを分周回路111で分周し、選択されたI/O
ポートのデータ通信速度を調整している。
In the T10 multiplexer 1 configured in this way, the data communication speed corresponding to each input/output device 31, 32, 33 is set in advance by the communication speed setting switch 108109, 1.
10, and when one input/output device is selected and data communication is performed, the clock of the clock generator 107 is divided by the frequency dividing circuit 111 according to the setting state of the switch of the corresponding input/output device. , selected I/O
Adjusting the data communication speed of the port.

〈発明が解決しようとする課題〉 上記のような従来のT10マルチプレクサは、各入出力
デバイスに対176する通信速度を人手を介してスイッ
チ設定しなGツればならず、このため、通信データのデ
ータ形式が同してあっても通信速度が異なる場合、スイ
ッチ設定を再度行わなりればならなかった。また、設定
する人出力デバイスの数に応じてスイッチご設置しなけ
ればならず、その分場所をとり、スイッチの誤設定とい
う問題もあった。
<Problems to be Solved by the Invention> In the conventional T10 multiplexer as described above, the communication speed for each input/output device must be manually set by a switch, and for this reason, the communication data Even if the data format was the same, if the communication speed was different, the switch settings had to be made again. In addition, switches must be installed according to the number of human output devices to be set, which takes up space, and there is also the problem of erroneous switch settings.

本発明はこのような問題を解決するものであり、各入出
力デバイスについて自動的に通信速度を設定できるT1
0マルチプレクサを実現することを目的とする。
The present invention solves these problems and is a T1 system that can automatically set the communication speed for each input/output device.
The purpose is to realize a zero multiplexer.

く課題を解決するための手段〉 上記の問題を解決した本発明は、少なくとも1個の人出
力デバイスを接続して上位のホスト計算機に結合させる
T10マルチプレクサにおいて、はじめに各々の前記入
出力デバイスに対応するI/Oポートに一定の通信速度
値を設定し、次に選択された前記入出力デバイスからデ
ータか送信された際にエラーが発生ずると、はじめに設
定した通信速度値と異なる通信速度値を順次前記110
ポートにエラーがなくなるまで設定する通信速度調節部
を設けたことを特徴とするT10マルチプレクサである
Means for Solving the Problems> The present invention, which has solved the above problems, is a T10 multiplexer that connects at least one human output device and couples it to a host computer, which first corresponds to each input/output device. If a fixed communication speed value is set for the I/O port to be used, and an error occurs when data is sent from the selected input/output device, a communication speed value different from the initially set communication speed value will be set. Sequentially the above 110
This is a T10 multiplexer characterized by being provided with a communication speed adjustment unit that sets the communication speed until there are no errors in the port.

く作 用〉 本発明のT10マルチプレクサは、内部の各I/Oポー
トにはじめにある速度値を設定しておき、この値で通信
を開始し、エラーが発生すると、順次具なる値を■/O
ポートに設定して最適な速度値がI10ポートに設定さ
れるようにする。
Function> The T10 multiplexer of the present invention initially sets a certain speed value for each internal I/O port, starts communication with this value, and when an error occurs, sequentially changes the specific value to /O
port so that the optimal speed value is set on the I10 port.

〈実施例〉 第1図は本発明を実施したT10マルチプレクサの例を
表わすブロック図である。
<Embodiment> FIG. 1 is a block diagram showing an example of a T10 multiplexer implementing the present invention.

この図で第3図に示した従来のT10マルチプレクサと
符号が同じものはその機能は同一であるのて説明は省略
する。
Components in this figure that have the same reference numerals as the conventional T10 multiplexer shown in FIG. 3 have the same functions, so a description thereof will be omitted.

本発明のT10マルチプレクサは、通信速度設定スイッ
チ108 、109 、110と分周回路111を取り
去って、CP tJ 106内に通信速度調節部113
を設置したことを!1′8徴とする。この通信速度調節
部113は、CPU106内にファームウェア等で設定
することによって実現する。
The T10 multiplexer of the present invention removes the communication speed setting switches 108 , 109 , 110 and the frequency dividing circuit 111 and installs the communication speed adjustment section 113 in the CP tJ 106.
That you have installed it! It is assumed to be 1'8. This communication speed adjustment unit 113 is realized by setting in the CPU 106 using firmware or the like.

ここで、各人出力デバイス、即ちキーボード31マウス
32  タッチ・スクリーン33の通信速度はそれぞれ
9.6kbps、 1.2kbps 、 2.4kbD
sとする。
Here, the communication speeds of each person's output device, that is, the keyboard 31, mouse 32, and touch screen 33 are 9.6 kbps, 1.2 kbps, and 2.4 kbD, respectively.
Let it be s.

次に本発明の110マルチプレクサの動作を第2図のフ
ローヂャートを用いて説明する。
Next, the operation of the 110 multiplexer of the present invention will be explained using the flowchart of FIG.

パワー・オンになると初期設定処理において、CP U
 106はプログラムによって各I/Oポート101 
102  H13にデータ形式、通信速度の初期値9.
6kbpSを設定する。
When the power is turned on, the CPU
106 indicates each I/O port 101 according to the program.
102 Initial value of data format and communication speed in H139.
Set 6kbpS.

その後、入出力デバイスとしてマウス32が選択された
とする。
It is assumed that the mouse 32 is then selected as the input/output device.

そして、マウス32から通信速度1.2kbpsでシリ
アル・データか110ボー1−102に送信されると、
I/Oポート102ははじめにプログラムされた初期値
9.6kbDSでデータ通信を開始し、通信速度調節部
113はフレーミング・エラー・チエツクを1うつ 通信速度調節部113は送信されたデータのス1−ヅプ
・ビットの位置を確認する。このとき、J/Oポート1
02に予め設定されているデータ通信速度は9.6kb
pS、マウス32からの実際のデータ通信速度は1.2
kbpSであるので、フレーミング・エラーが発生する
Then, when serial data is transmitted from the mouse 32 to the 110 baud 1-102 at a communication speed of 1.2 kbps,
The I/O port 102 first starts data communication with the programmed initial value 9.6kbDS, and the communication speed adjustment section 113 performs a framing error check. Check the position of the dip bit. At this time, J/O port 1
The preset data communication speed for 02 is 9.6kb.
pS, the actual data communication speed from mouse 32 is 1.2
kbpS, a framing error occurs.

このエラー検出により通信速度調節部113は、I/O
ポート102に対して通信速度4.8kbpsを再設定
する。そして、同様にしてフレーミンク・エラー・チエ
ツクを行う。通信速度の再設定は、通信速度調節部11
3に、例えば4.8kbps、 2.4kbps1.2
kbps 、  600kbps、  300kbps
等の値を予めデープル形式で設定しておき、これらの値
を順次■/Oポートに設定することによって行う。
Upon detection of this error, the communication speed adjustment unit 113 controls the I/O
Reset the communication speed to 4.8 kbps for port 102. Then, a framing error check is performed in the same manner. To reset the communication speed, use the communication speed adjustment section 11.
3, e.g. 4.8kbps, 2.4kbps1.2
kbps, 600kbps, 300kbps
This is done by setting values such as in advance in a dimple format and sequentially setting these values to the ■/O port.

そして、フレーミンク・エラーか発生しなりればパリテ
ィ・エラー・チエツクを行い、パリティ・エラーが発生
しな場合は同様にして通信速度の設定を繰り返す。
Then, if a framing error does not occur, a parity error check is performed, and if a parity error does not occur, the communication speed setting is repeated in the same manner.

フレーミンク・エラー、パリティ・エラーがともに発生
しないときの速度(fi(1,2kbps)をこのT1
0ボーI〜102における最適な通信速度として、マウ
ス32と通常の入出力データ処理を開始する。
This T1 is the speed (fi (1, 2 kbps) when neither framing error nor parity error occurs.
Normal input/output data processing with the mouse 32 is started at the optimum communication speed at 0 baud I-102.

」1記の値を一巡してフレーミンク・エラーが消去され
ない、またはパリティ・エラーが消去されないような場
合はエラー処理に移行する。
If the framing error or parity error is not cleared after going through the values in item 1, the process moves to error processing.

他の入出力デバイスが選択された際も同様の動作を行う
Similar operations are performed when other input/output devices are selected.

このようにして、各入出力デバイスに人手を介さずに自
動的に最適なデータ通信速度を設定することかできる。
In this way, the optimum data communication speed can be automatically set for each input/output device without human intervention.

〈発明の効果〉 以上述べたように、本発明のI10マルチプレクサによ
れば、次の効果を得ることができる。
<Effects of the Invention> As described above, according to the I10 multiplexer of the present invention, the following effects can be obtained.

各入出力デバイスに通信速度を設定する際に、速度設定
スイッチを設置する必要はなく、スイッチ設定の手間、
誤設定を省くことができ、各人出カブバイスに自動的に
最適な速度値を設定することができる。
When setting the communication speed for each input/output device, there is no need to install a speed setting switch, reducing the time and effort of setting the switch.
Erroneous settings can be avoided, and the optimal speed value can be automatically set for each turntable vise.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を実施したI10マルチプレクサの構成
ブロック図、第2図は本発明の110マルチプレクサの
動作を表わすフローチャート、第3図は従来のI10マ
ルチプレクサを表わす構成ブロック図である。 1・・・I10マルチプレクサ、 101、102 、103 、104・・・I/Oポー
ト、105−・・内部バス、     106−CP 
LJ、107・・・タロツク発生部、 108、109 、110・・・設定スイッチ、111
・・・分周回路、     112・・・割り込み回路
、113・・・通信速度調節部、   2・・・ホスト
計算機、31・・・キーボード、     32・・・
マウス、33・・・タッチ・スクリーン。
FIG. 1 is a block diagram of the configuration of an I10 multiplexer embodying the present invention, FIG. 2 is a flowchart showing the operation of the 110 multiplexer of the present invention, and FIG. 3 is a block diagram of the configuration of a conventional I10 multiplexer. 1...I10 multiplexer, 101, 102, 103, 104...I/O port, 105-...internal bus, 106-CP
LJ, 107...Tarlock generator, 108, 109, 110...Setting switch, 111
... Frequency dividing circuit, 112... Interrupt circuit, 113... Communication speed adjustment section, 2... Host computer, 31... Keyboard, 32...
Mouse, 33...touch screen.

Claims (1)

【特許請求の範囲】[Claims] (1)少なくとも1個の入出力デバイスを接続して上位
のホスト計算機に結合させるI/Oマルチプレクサにお
いて、はじめに各々の前記入出力デバイスに対応するI
/Oポートに一定の通信速度値を設定し、次に選択され
た前記入出力デバイスからデータが送信された際にエラ
ーが発生すると、はじめに設定した通信速度値と異なる
通信速度値を順次前記I/Oポートにエラーがなくなる
まで設定する通信速度調節部を設けたことを特徴とする
I/Oマルチプレクサ。
(1) In an I/O multiplexer that connects at least one input/output device and couples it to a host computer, first, the I/O multiplexer corresponding to each input/output device
If a fixed communication speed value is set to the /O port and an error occurs when data is sent from the selected input/output device, the communication speed value different from the initially set communication speed value is sequentially set to the I/O port. An I/O multiplexer characterized in that a communication speed adjustment unit is provided for setting a communication speed until there are no errors in an I/O port.
JP30168488A 1988-11-29 1988-11-29 I/o multiplexer Pending JPH02146652A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30168488A JPH02146652A (en) 1988-11-29 1988-11-29 I/o multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30168488A JPH02146652A (en) 1988-11-29 1988-11-29 I/o multiplexer

Publications (1)

Publication Number Publication Date
JPH02146652A true JPH02146652A (en) 1990-06-05

Family

ID=17899894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30168488A Pending JPH02146652A (en) 1988-11-29 1988-11-29 I/o multiplexer

Country Status (1)

Country Link
JP (1) JPH02146652A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152316A (en) * 2006-12-14 2008-07-03 Nec Access Technica Ltd Communication system, device, host, communication method, and program
JP2009175968A (en) * 2008-01-23 2009-08-06 Nec Corp Data storage device, data storage system, link automatic setting method and program
JP2017156624A (en) * 2016-03-03 2017-09-07 キヤノン株式会社 Printer, control method thereof, and program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627239A (en) * 1985-07-03 1987-01-14 Nec Corp Setting system for data transmission rate
JPS639656B2 (en) * 1980-05-19 1988-03-01 Nippon Electric Co

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639656B2 (en) * 1980-05-19 1988-03-01 Nippon Electric Co
JPS627239A (en) * 1985-07-03 1987-01-14 Nec Corp Setting system for data transmission rate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152316A (en) * 2006-12-14 2008-07-03 Nec Access Technica Ltd Communication system, device, host, communication method, and program
JP2009175968A (en) * 2008-01-23 2009-08-06 Nec Corp Data storage device, data storage system, link automatic setting method and program
JP2017156624A (en) * 2016-03-03 2017-09-07 キヤノン株式会社 Printer, control method thereof, and program

Similar Documents

Publication Publication Date Title
US5790895A (en) Modem sharing
US5610601A (en) Multi-purposes keyboard interface
JPH02146652A (en) I/o multiplexer
JPH10198633A (en) Serial data transfer device
JPH0612269A (en) Bus communicating means
JP3129397B2 (en) Emulation device for microcomputer
US6041369A (en) Reducing two variables in alternate clock cycles during data transmission for monitoring when a data burst is close to completion
CN109902044B (en) Control system, group of control systems, design method of control systems and electronic device
JPH09198331A (en) Interface device and method, and information processing system
JPS6136859A (en) Interface controller
JP3266034B2 (en) Communication control device
JPH0535513A (en) Bus adaptor
JP3088341B2 (en) High-speed data transfer method on bus
JPS6151258A (en) Inter-controller interface
JP2001014270A (en) Data transfer method and device and their application system
JP2797756B2 (en) Connection determination method for controlled devices
JPH04264652A (en) Dma control system
JPH04142648A (en) Data transfer processing system
JPH08272633A (en) Parity communication equipment
JPH0546381A (en) Data processor
JPH07295806A (en) Timer reading controller
JPH0756758A (en) Data processor
JPS5839328A (en) Input and output controller for auxiliary storage data
JPS63128477A (en) Checking system by conversion of circuit
JPH03251945A (en) Automatic setting system for interface register address