JPH02144974A - Manufacture of semiconductor photodetector - Google Patents
Manufacture of semiconductor photodetectorInfo
- Publication number
- JPH02144974A JPH02144974A JP63297205A JP29720588A JPH02144974A JP H02144974 A JPH02144974 A JP H02144974A JP 63297205 A JP63297205 A JP 63297205A JP 29720588 A JP29720588 A JP 29720588A JP H02144974 A JPH02144974 A JP H02144974A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- conductivity type
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 230000031700 light absorption Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
例えばＩ ｎ Ｐ ／ Ｉ ｎ Ｇ ａ Ａ ｓ系のへ
テロ接合構造をもつアバランシェ・フォトダイオードな
どの半導体受光素子を製造するのに好適な方法に関し、
アバランシェ・フォトダイオードに於ける特性、特に、
ブレーク・ダウン電圧を均一化する為、ｐｎ接合生成位
置の制御性を改善することを目的とし、
一導電型半導体光吸収層上に一導電型半導体増倍層を形
成する工程と、引き続き、該一導電型半導体増倍層上に
それとの間にｐｎ接合を生成する為の反対導電型半導体
層を形成する工程と、次いで、該反対導電型半導体層を
メサ状に形成してから一導電型半導体層を形成して埋め
込む工程と、次いで、表面から反対導電型不純物拡散領
域を形成して前記メサ状の反対導電型半導体層に導電接
触させる工程とが含まれてなるよう構成する。[Detailed Description of the Invention] [Summary] Regarding a method suitable for manufacturing a semiconductor light receiving element such as an avalanche photodiode having an I n P / I n Ga As heterojunction structure, for example,
Characteristics of avalanche photodiodes, especially:
In order to make the breakdown voltage uniform and to improve the controllability of the pn junction formation position, a process of forming a semiconductor multiplication layer of one conductivity type on the semiconductor light absorption layer of one conductivity type, and then A step of forming an opposite conductivity type semiconductor layer on the one conductivity type semiconductor multiplication layer to create a pn junction therebetween, and then forming the opposite conductivity type semiconductor layer in a mesa shape and then forming the one conductivity type The structure includes the steps of forming and embedding a semiconductor layer, and then forming an opposite conductivity type impurity diffusion region from the surface and bringing it into conductive contact with the mesa-shaped opposite conductivity type semiconductor layer.
本発明は、例えば１ ｎ Ｐ ／ Ｉ ｎ Ｇ ａ Ａ
ｓ系のへテロ接合構造をもつアバランシェ・フォトダ
イオード（ａｖａｌａｎｃｈｅ ｐｈｏｔｏ ｄｉ
。The present invention provides, for example, 1 n P / I n Ga A
Avalanche photodiode with S-based heterojunction structure
.
ｄｅ：ＡＰＤ）などの半導体受光素子を製造するのに好
適な方法に関する。The present invention relates to a method suitable for manufacturing semiconductor light receiving devices such as de:APD).
第６図は従来の半導体受光素子、即ち、ＡＰＤを説明す
る為の要部切断側面図を表している。FIG. 6 shows a cutaway side view of essential parts for explaining a conventional semiconductor light receiving device, that is, an APD.
図に於いて、
２１はｎ＋型１ｎＰ基板、
２２はｎ型ＩｎＰバッファ層、
２３はｎ型１ｎＧａＡｓ光吸収層、
２４はｎ型１ｎＧａＡｓＰ中間層、
２５はｎ型ＩｎＰ増倍層、
２６はｎ−型ＩｎＰ層、
２７はｐ型ガード・リング、
２８はｐ＋型拡散領域、
２９は５ｉ０２や５ｉｓＮ４などの絶縁膜、３０並びに
３１は電極
をそれぞれ示している。In the figure, 21 is an n+ type 1nP substrate, 22 is an n-type InP buffer layer, 23 is an n-type 1nGaAs light absorption layer, 24 is an n-type 1nGaAsP intermediate layer, 25 is an n-type InP multiplication layer, and 26 is an n- 27 is a p-type guard ring, 28 is a p+ type diffusion region, 29 is an insulating film such as 5i02 or 5isN4, and 30 and 31 are electrodes.
このＡＰＤでは、ｐｎ接合が光吸収層２３上に形成され
たＩｎＰ層中、即ち、増倍層２５中或いはＩｎＰ層２層
中６中り、そのｐｎ接合は、ｎ型のＩｎＰ層中にＣｄや
Ｚｎなどを熱拡散したり、或いは、Ｂｅをイオン注入す
るなどして形成したｐ＋型拡散領域２８に依存している
。In this APD, the pn junction is in the InP layer formed on the light absorption layer 23, that is, in the multiplication layer 25 or in the 6th of the 2nd InP layer, and the pn junction is in the InP layer of the n-type. The p+ type diffusion region 28 is formed by thermally diffusing or Zn or by ion implanting Be.
第７図は従来の他のＡＰＤを説明する為の要部切断側面
図を表し、第６図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。FIG. 7 shows a cutaway side view of essential parts for explaining another conventional APD, and symbols used in FIG. 6 indicate the same parts or have the same meanings.
この従来例が第６図に見られる従来例と相違する点は、
中間層２４と増倍層２５との間に新たにｎ−型ＩｎＰ層
３２を介在させ、そして、増倍層２５を形成した段階で
表面からＩｎＰ層３２に達するメサ・エツチングを行っ
て、そのメサ状になった増倍層２５をｎ−型ＩｎＰＪ！
１２６で埋め込んだことである。The difference between this conventional example and the conventional example shown in FIG. 6 is that
A new n-type InP layer 32 is interposed between the intermediate layer 24 and the multiplication layer 25, and when the multiplication layer 25 is formed, mesa etching is performed to reach the InP layer 32 from the surface. The mesa-shaped multiplication layer 25 is made of n-type InPJ!
126.
（発明が解決しようとする課題〕
一般に、ＡＰＤに於いては、ブレーク・ダウン電圧Ｖ３
の如何が重要な特性の一つであって、それは、光吸収［
２３の表面からｐｎ接合までの距離に依存し、半導体ウ
ェハ面内で均一に維持されることが必要である。(Problem to be solved by the invention) Generally, in an APD, the breakdown voltage V3
One of the important properties is light absorption [
It depends on the distance from the surface of 23 to the pn junction, and it is necessary to maintain it uniformly within the semiconductor wafer surface.
然しなから、第６図及び第７図について説明した何れの
従来例に於いても、ｐ＋型拡散領域２８の拡散深さの制
御性が悪いこと、そして、ｎ−型ＩｎＰ層２６を厚く形
成しなければならないことから、その膜厚の均一性が悪
いこと等から、ｐｎ接合位置の制御が難しく、従って、
ブレーク・ダウン電圧■、など特性のバラツキを生じて
いる。However, in any of the conventional examples explained with reference to FIGS. 6 and 7, the controllability of the diffusion depth of the p+ type diffusion region 28 is poor, and the n-type InP layer 26 is not formed thickly. It is difficult to control the pn junction position due to the poor uniformity of the film thickness.
There are variations in characteristics such as breakdown voltage.
本発明は、ＡＰＤに於ける特性、特に、ブレーク・°ダ
ウン電圧を均一化する為、ｐｎ接合生成位置の制御性を
改善しようとする。The present invention attempts to improve the controllability of the pn junction formation position in order to equalize the characteristics of the APD, particularly the break down voltage.
本発明に依る半導体受光素子の製造方法では、−導電型
半導体光吸収層（例えばｎ−型１ｎＰ光吸収層３）上に
一導電型半導体増倍層（例えばｎ型１ｎＰ増倍層６）を
形成する工程と、引き続き、その一導電型半導体増倍層
上にそれとの間にｐｎ接合を生成する為の反対導電型半
導体層（例えばｐ＋型１ｎＰＪｉ？）を形成する工程と
、次いで、該反対導電型半導体層をメサ状に形成してか
ら一導電型半導体層（例えばｎ−型１ｎＰ層９）を形成
して埋め込む工程と、次いで、表面から反対導電型不純
物拡散領域（例えばｐ＋型不純物拡散領域１２）を形成
して前記メサ状の反対導電型半導体層に導電接触させる
工程とが含まれている。In the method for manufacturing a semiconductor light receiving element according to the present invention, a semiconductor multiplication layer of one conductivity type (for example, an n-type 1nP multiplication layer 6) is formed on a semiconductor light absorption layer of a -conductivity type (for example, an n-type 1nP light absorption layer 3). a step of forming an opposite conductivity type semiconductor layer (for example, p+ type 1nPJi?) on the one conductivity type semiconductor multiplication layer to create a pn junction therebetween; After forming a conductivity type semiconductor layer in a mesa shape, forming and embedding one conductivity type semiconductor layer (for example, n-type 1nP layer 9), and then forming an opposite conductivity type impurity diffusion region (for example, p+ type impurity diffusion) from the surface. forming a region 12) to make conductive contact with the mesa-shaped semiconductor layer of the opposite conductivity type.
前記手段を採ることに依り、ブレーク・ダウン電圧を決
定する為の重要な因子になっている光吸収層表面及びｐ
ｎ接合間の距離は、それらの間に介在し且つ精密に制御
することが可能な半導体層の厚さに依存することになり
、従って、半導体ウェハ面内に於けるブレーク・ダウン
電圧の均一化が容易に達成され、また、表面に形成され
る反対導電型不純物拡散領域はｐｎ接合を形成している
半導体層の一方であるメサ状の反対導電型半導体層に単
に導電接触していれば良いことから、その形成に精密な
制御は不要であり、製造を容易化する上で顕著な効果を
もたらすことができる。By adopting the above method, the light absorption layer surface and p
The distance between the n-junctions depends on the thickness of the semiconductor layer interposed between them and can be precisely controlled, thus making the breakdown voltage uniform across the semiconductor wafer. is easily achieved, and the opposite conductivity type impurity diffusion region formed on the surface only needs to be in conductive contact with the mesa-shaped opposite conductivity type semiconductor layer, which is one of the semiconductor layers forming the pn junction. Therefore, precise control is not required for its formation, which can bring about a remarkable effect in facilitating manufacturing.
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける半導体受光素子の要部切断側面図を表し、
以下、これ等の図を参照しつつ説明する。1 to 5 are cross-sectional side views of essential parts of a semiconductor light-receiving element at key points in the process for explaining one embodiment of the present invention,
The explanation will be given below with reference to these figures.
第１図参照
（１） 液相エピタキシャル成長（ｌｉｑｕｉｄ
ｐｈａｓｅ ｅｐｉｔａｘｙ：ＬＰＥ）法を適用する
ことに依り、
ｎ＋型１ｎＰ基板１、
ｎ型ＩｎＰバッファ層２、
ｎ型１ｎＧａＡｓ光吸収層３、
ｎ型１ｎＧａＡｓＰ中間層４、
ｎ−型１ｎＰ層５、
ｎ型１ｎＰ増倍層６、
ｐ＋型１ｎＰ層７
をそれぞれ成長させる。See Figure 1 (1) Liquid phase epitaxial growth
By applying the phase epitaxy (LPE) method, an n+-type 1nP substrate 1, an n-type InP buffer layer 2, an n-type 1nGaAs light absorption layer 3, an n-type 1nGaAsP intermediate layer 4, an n-type 1nP layer 5, an n-type A 1nP multiplication layer 6 and a p+ type 1nP layer 7 are grown.
これら各部分に関する主要データを例示すると次の通り
である。Examples of main data regarding each of these parts are as follows.
（ａｌ 基板１について
不純物濃度： Ｉ Ｘ １０１８〜１０１９（ｃｍ−’
）（ｂｌ バッファ層２について
厚さ：２〜３ 〔μｍ〕
不純物濃度：ｌ〜３Ｘ１０１６（ロー３〕１Ｃ） 光
吸収層３について
厚さ：２〜３ 〔μｍ〕
不純物濃度＝３〜６Ｘ Ｉ Ｑ１０（ｃｍ−’）（ｄ）
中間層４について
厚さ二０．２〜０．５ 〔μｍ〕
不純物濃度：３〜６ Ｘ １０１５（ｃｍ−’）（８１
ｎ−型１ｎＰ層５について
厚さ二０．５〜ｌ 〔μｍ〕
不純物濃度： ５ Ｘ Ｉ Ｑ” （ｃｍ−’）（ｆ
） 増倍層６について
厚さ：０．３〜０．５ 〔μｍ〕
不純物濃度： ５〜６ Ｘ １０１６（ｃｍ−’）ｆｇ
ｌ ｐ＋型１ｎＰ層７について
厚さ；１〜２ 〔μｍ〕
不純物濃度： 〜Ｉ Ｘ Ｉ Ｑ ” （ｃｍ−’）
第２図参照
（２）例えば化学気相堆積（ｃｈｅｍｉｃａｌ ｖａ
ｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用す
ることに依り、厚さ例えば〜２０００〔人〕程度のＳ
ｉ ０２膜を形成する。(Al Impurity concentration for substrate 1: IX 1018-1019 (cm-'
) (bl Thickness of buffer layer 2: 2 to 3 [μm] Impurity concentration: 1 to 3X1016 (Rho 3) 1C) Thickness of light absorption layer 3: 2 to 3 [μm] Impurity concentration = 3 to 6X I Q10 (cm-') (d)
Thickness of intermediate layer 4: 20.2 to 0.5 [μm] Impurity concentration: 3 to 6 x 1015 (cm-') (81
The thickness of the n-type 1nP layer 5 is 20.5 to 1 [μm]. Impurity concentration: 5 X IQ"(cm-') (f
) Thickness of multiplication layer 6: 0.3 to 0.5 [μm] Impurity concentration: 5 to 6 x 1016 (cm-')fg
Thickness of l p+ type 1nP layer 7: 1 to 2 [μm] Impurity concentration: ~IXIQ''(cm-')
See Figure 2 (2) For example, chemical vapor deposition (chemical vapor deposition).
By applying the por deposition (CVD) method, S.
Form an i02 film.
（３）通常のフォト・リソグラフィ技術を適用すること
に依り、前記工程（２）で形成したＳ ｉ ０２膜のバ
ターニングを行ってメサ・エツチング用マスク８を形成
する。(3) By applying ordinary photolithography technology, the SiO2 film formed in step (2) is patterned to form a mesa etching mask 8.
（４）例えばブロムメタノールなどをエツチング液とす
るウェット・エツチング法を通用することに依り、ｐ＋
型ＩｎＰ層７の表面から増倍層６に達するエツチングを
行ってマスク８で覆われた部分にメサを形成する。(4) For example, p+
Etching is performed from the surface of the type InP layer 7 to the multiplication layer 6 to form a mesa in the portion covered by the mask 8.
第３図参照
（５） マスク８を除去してから、液相エピタキシャ
ル成長法を適用することに依り、ｎ−型ＩｎＰ層９を成
長させてメサ状のｐ＋型１ｎＰ層７の埋め込みを行う。Refer to FIG. 3 (5) After removing the mask 8, by applying a liquid phase epitaxial growth method, an n-type InP layer 9 is grown and a mesa-shaped p+-type 1nP layer 7 is buried.
この場合、ｎ−型ＩｎＰ層９としては、厚さ：約３〔μ
ｍ〕
不純物濃度： 〜５ ｘ ｌ Ｑ １５（ｃｍ−’）と
した。In this case, the n-type InP layer 9 has a thickness of about 3 [μ
m] Impurity concentration: ~5 x l Q 15 (cm-').
第４図参照
（６）通常の技法を適用することに依ってマスクを形成
してから、イオン注入法を適用することでＢｅの打ち込
みを行って、ｐ型ガード・リングｌＯを形成する。尚、
この場合の不純物濃度は例えば５Ｘ１０１７（ｃｎ＋弓
〕程度とする。See FIG. 4 (6) After forming a mask by applying a conventional technique, Be is implanted by applying an ion implantation method to form a p-type guard ring IO. still,
The impurity concentration in this case is, for example, approximately 5×10 17 (cn+bow).
（７）例えばＣＶＤ法を通用することに依り、厚さ例え
ば〜２０００ （人〕程度のＳ ｉ Ｏ２膜を形成する
。(7) For example, by applying a CVD method, a SiO2 film having a thickness of, for example, about 2000 (people) is formed.
（８）通常のフォト・リソグラフィ技術を適用すること
に依り、前記工程（７）に於いて形成した５ｉ０２膜の
バターニングを行って不純物拡散用マスク１１を形成す
る。(8) By applying ordinary photolithography technology, the 5i02 film formed in step (7) is patterned to form an impurity diffusion mask 11.
（９）例えば気相拡散法を適用することに依り、マスク
１１の開口から、Ｃｄ或いはＺｎなどの拡散を行ってｐ
＋型不純物拡散領域１２を形成する。尚、ｐ＋型不純物
拡散領域１２の不純物濃度は例えば２ Ｘ １０１８（
ｅｌｍ−３）程度とする。(9) For example, by applying a vapor phase diffusion method, Cd or Zn is diffused through the opening of the mask 11.
A + type impurity diffusion region 12 is formed. The impurity concentration of the p+ type impurity diffusion region 12 is, for example, 2×1018 (
elm-3).
第５図参照
ａｏ 例えばＣＶＤ法を適用することに依り、厚さ例
えば２０００ （人〕程度であるＳ ｉ Ｏ２或いはＳ
ｉ ３ Ｎ ４からなる絶縁膜１３を形成する。See Figure 5 ao For example, by applying the CVD method, S i O2 or S
An insulating film 13 made of i 3 N 4 is formed.
０υ 通常の技法を適用すること、例えばフォト・リソ
グラフィ技術に依る絶縁膜１３に対する電極コンタクト
窓の形成、スパッタリング法に依る電極材料膜の形成、
フォト・リソグラフィ技術に依る該電極材料膜のパター
ニングなどに依り、電極１４及び１５を形成して完成す
る。0υ Applying normal techniques, for example, forming an electrode contact window on the insulating film 13 by photolithography, forming an electrode material film by sputtering,
The electrodes 14 and 15 are formed and completed by patterning the electrode material film using photolithography technology.
前記のようにして作成した半導体受光素子に於いては、
ｎ型１ｎＰ増倍層６並びにｐ１型１ｎＰ層７で生成され
るｐｎ接合と光吸収層３表面との間は精密と表現して良
い程に正確に制御されている。その理由は、中間層４、
ｎ−型１ｎＰ層５、増倍Ｉ′Ｉ６のそれぞれが薄いもの
であるから、現在の成長技術では、その厚さを極めて良
好に制御できるからであり、ｐｎ接合位置は、それら各
半導体層の厚さのみに依存し、ｐ＋型不純物拡散領域１
２の深さには全く無関係である。従って、ｐ＋型不純物
拡散領域１２はメサ状のｐ＋髪型１ｎＰたすことができ
る。In the semiconductor photodetector made as described above,
The relationship between the pn junction generated by the n-type 1nP multiplication layer 6 and the p1-type 1nP layer 7 and the surface of the light absorption layer 3 is controlled so precisely that it can be described as precision. The reason is that middle class 4,
This is because the n-type 1nP layer 5 and multiplication I'I6 are each thin, so current growth techniques can control their thickness extremely well, and the pn junction position is determined by the position of each of these semiconductor layers. Depends only on the thickness, p + type impurity diffusion region 1
It is completely unrelated to the depth of 2. Therefore, the p+ type impurity diffusion region 12 can have a mesa-like p+ hairstyle of 1nP.
本発明に依る半導体受光素子の製造方法に於いては、−
導電型光吸収層上に予め積層した一導電型半導体増倍層
及び反対導電型半導体層でｐｎ接合を生成させるように
している。In the method for manufacturing a semiconductor photodetector according to the present invention, -
A pn junction is generated by a semiconductor multiplication layer of one conductivity type and a semiconductor layer of an opposite conductivity type, which are laminated in advance on the conductivity type light absorption layer.
前記構成を採ることに依り、ブレーク・ダウン電圧を決
定する為の重要な因子になっている光吸収層表面及びｐ
ｎ接合間の距離は、それらの間に介在し且つ精密に制御
することが可能な半導体層の厚さに依存することになり
、従って、半導体ウェハ面内に於けるブレーク・ダウン
電圧の均一化が容易に達成され、また、表面に形成され
る反対導電型不純物拡散領域は一導電型半導体増倍層と
の間にｐｎ接合を生成しているメサ状の反対導電型半導
体層に単に導電接触していれば良いことから、その形成
に精密な制御は不要であり、製造を容易化する上で顕著
な効果をもたらすことができる。By adopting the above structure, the light absorption layer surface and p
The distance between the n-junctions depends on the thickness of the semiconductor layer interposed between them and can be precisely controlled, thus making the breakdown voltage uniform across the semiconductor wafer. is easily achieved, and the opposite conductivity type impurity diffusion region formed on the surface is simply conductive contact with the mesa-shaped opposite conductivity type semiconductor layer forming a pn junction with the one conductivity type semiconductor multiplication layer. Therefore, precise control is not necessary for its formation, and it can bring about a remarkable effect in facilitating manufacturing.
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける半導体受光素子の要部切断側面図、第６図
及び第７図は従来例を説明する為の工程要所に於ける半
導体受光素子の要部切断側面図をそれぞれ表している。
図に於いて、１はｎ＋型！ｎＰ基板、２はｎ型ＩｎＰバ
ッファ層、３はｎ−型１ｎＧａＡｓ光吸収層、４はｎ−
型ｒｎｃａＡｓＰ中間層、５はｎ型１ｎＰ層、６はｎ型
ｌｎＰ増倍層、７はｐ＋型ＩｎＰ層７、８はＳ ｉ Ｏ
２からなるマスク、９はｎ−型ＩｎＰ層、１０はｐ型
ガード・リング、１１は５ｉ０２からなるマスク、１２
はｐ＋型不純物拡散領域、１３はＳ ｉ ０ ２或いは
Ｓ ｉ ３ Ｎ ４からなる絶縁膜、１４及び１５は電
極をそれぞれ示している。
特許出願人 富士通株式会社
（外１名）
代理人弁理士 相 谷 昭 司
代理人弁理士 渡 邊 弘 −
第１図
第２図
一実施例を説明する為の工程要所に於ける半導体受光素
子の要部切断側面図
第６図
一実施例を説明する為の工程要所に於ける半導体受光素
子の要部切断側面図
第４図
一実施例を説明する為の工程要所１こ於（する半導体受
光素子の要部切断側面図
第５図
従来例を説明する為の工程要所１こ於ける半導体受光素
子の要部切断側面図
第６図1 to 5 are cutaway side views of essential parts of a semiconductor light-receiving element at key points in the process for explaining one embodiment of the present invention, and FIGS. 6 and 7 are process steps for explaining a conventional example. Each of them shows a cutaway side view of a main part of a semiconductor light-receiving element at a key point. In the diagram, 1 is n+ type! nP substrate, 2 is n-type InP buffer layer, 3 is n-type 1nGaAs light absorption layer, 4 is n-
type rncaAsP intermediate layer, 5 is n-type 1nP layer, 6 is n-type InP multiplication layer, 7 is p + type InP layer 7, 8 is S i O
2, 9 is an n-type InP layer, 10 is a p-type guard ring, 11 is a mask consisting of 5i02, 12
1 is a p+ type impurity diffusion region, 13 is an insulating film made of Si 0 2 or Si 3 N 4, and 14 and 15 are electrodes, respectively. Patent Applicant: Fujitsu Limited (1 other person) Representative Patent Attorney: Shoji Aitani Representative Patent Attorney: Hiroshi Watanabe - Figure 1 Figure 2 Figure 2 Semiconductor light-receiving element at key points in the process to explain the embodiment FIG. 6 is a cutaway side view of the main part of the semiconductor light-receiving element at a key point in the process for explaining the first embodiment. FIG. FIG. 5 is a cut-away side view of the main part of the semiconductor light-receiving element. FIG.
Claims (1)
成する工程と 引き続き、該一導電型半導体増倍層上にそれとの間にｐ
ｎ接合を生成する為の反対導電型半導体層を形成する工
程と、 次いで、該反対導電型半導体層をメサ状に形成してから
一導電型半導体層を形成して埋め込む工程と、 次いで、表面から反対導電型不純物拡散領域を形成して
前記メサ状の反対導電型半導体層に導電接触させる工程
と が含まれてなることを特徴とする半導体受光素子の製造
方法。[Scope of Claims] After the step of forming a semiconductor multiplication layer of one conductivity type on the semiconductor light absorption layer of one conductivity type, p
a step of forming an opposite conductivity type semiconductor layer to generate an n-junction, a step of forming the opposite conductivity type semiconductor layer in a mesa shape, and then forming and embedding a one conductivity type semiconductor layer; 1. A method for manufacturing a semiconductor light-receiving device, comprising the step of forming an impurity diffusion region of an opposite conductivity type and bringing it into conductive contact with the mesa-shaped semiconductor layer of an opposite conductivity type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297205A JPH02144974A (en) | 1988-11-26 | 1988-11-26 | Manufacture of semiconductor photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297205A JPH02144974A (en) | 1988-11-26 | 1988-11-26 | Manufacture of semiconductor photodetector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144974A true JPH02144974A (en) | 1990-06-04 |
Family
ID=17843543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297205A Pending JPH02144974A (en) | 1988-11-26 | 1988-11-26 | Manufacture of semiconductor photodetector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144974A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997042665A1 (en) * | 1996-05-07 | 1997-11-13 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
| US6147391A (en) * | 1996-05-07 | 2000-11-14 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
-
1988
- 1988-11-26 JP JP63297205A patent/JPH02144974A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997042665A1 (en) * | 1996-05-07 | 1997-11-13 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
| US6074892A (en) * | 1996-05-07 | 2000-06-13 | Ciena Corporation | Semiconductor hetero-interface photodetector |
| US6130441A (en) * | 1996-05-07 | 2000-10-10 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
| US6147391A (en) * | 1996-05-07 | 2000-11-14 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
| US6465803B1 (en) | 1996-05-07 | 2002-10-15 | The Regents Of The University Of California | Semiconductor hetero-interface photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02159775A (en) | Semiconductor photodetector and manufacture thereof | |
| US20050156192A1 (en) | Planar avalanche photodiode | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| JPH1051025A (en) | Photodetector and its manufacture | |
| JPH02202071A (en) | Semiconductor photodetector and manufacture thereof | |
| JPH0220073A (en) | Manufacture of photodiode sensitive to blue color | |
| JPS6058686A (en) | Photodetector and method of producing same | |
| JPH02144974A (en) | Manufacture of semiconductor photodetector | |
| JPH03104287A (en) | Manufacture of semiconductor photodetector | |
| JP2008060161A (en) | Optical detector, and method of manufacturing optical detector | |
| JPS61144076A (en) | Semiconductor light-receiving element | |
| JP4401036B2 (en) | Photodiode manufacturing method | |
| CN114420777B (en) | Avalanche photodiode and manufacturing method thereof | |
| KR101927236B1 (en) | High sensitivity avalanche photo diode and manufacturing method thereof | |
| JP3074574B2 (en) | Manufacturing method of semiconductor light receiving element | |
| JPH04246867A (en) | Semiconductor photodetector | |
| JPS61252660A (en) | Photoelectric conversion device | |
| JP2658013B2 (en) | Manufacturing method of semiconductor light receiving element | |
| JPH02226777A (en) | Semiconductor light receiving element and manufacture thereof | |
| JPS6259905B2 (en) | ||
| JPH02253666A (en) | Semiconductor photodetector | |
| JPS6328349B2 (en) | ||
| JPH06151942A (en) | Semiconductor photodetector and manufacture thereof | |
| JPS61144077A (en) | Manufacture of semiconductor light-receiving element | |
| JPH04287978A (en) | Varactor diode |