JPH02144780A - Graphics controller - Google Patents
Graphics controllerInfo
- Publication number
- JPH02144780A JPH02144780A JP30003388A JP30003388A JPH02144780A JP H02144780 A JPH02144780 A JP H02144780A JP 30003388 A JP30003388 A JP 30003388A JP 30003388 A JP30003388 A JP 30003388A JP H02144780 A JPH02144780 A JP H02144780A
- Authority
- JP
- Japan
- Prior art keywords
- clipping
- memory
- data
- mask circuit
- vram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 32
- 210000004556 brain Anatomy 0.000 abstract 2
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Image Generation (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、グラフィックスデイスプレィ上の任意領域の
クリッピングを行う、グラフィックス制御装置に関する
。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a graphics control device that performs clipping of an arbitrary area on a graphics display.
(従来の技術)
マンマシンインタフェースの発展に伴い、その中核とな
る表示装置に益々高度な機能が要求されてきた。グラフ
ィックス表示装置において、マルチウィンドウ環境下で
線図形描画、塗潰し、ビットブリット転送等のグラフィ
ックス処理がその代表例である。(Prior Art) With the development of man-machine interfaces, increasingly sophisticated functions have been required of display devices, which are the core of the interfaces. Typical examples of graphics display devices include graphics processing such as line drawing, filling, and bit blit transfer in a multi-window environment.
このようなグラフィックス処理装置ではソフトウェアに
て指定ウィンドウ領域外を描画しないようにクリッピン
グ処理し、パラメータを再生してグラフィックス表示装
置にコマンドを発行する、ソフトウェアクリッピング処
理機能を持つこととが必須となる。最近ではグラフィッ
クス制御装置側にクリッピング領域を指定するクリップ
レジスタを設け、単純な矩形領域については描画実行ア
ドレス毎にクリップレジスタと比較し、クリッピング処
理するハードウェアクリッピング処理機能を持つものも
出現した。It is essential for such graphics processing devices to have a software clipping function that uses software to perform clipping processing to prevent drawing outside the designated window area, reproduce parameters, and issue commands to the graphics display device. Become. Recently, graphics control devices have been equipped with a clip register that specifies the clipping area, and for simple rectangular areas, hardware clipping processing functions have been introduced that perform clipping by comparing each drawing execution address with the clip register.
クリッピングは具体的には第4図に示すハードウェアに
て行われる。即ち、デイスプレィ上にX−Y座標を割当
て、始点(x 1. y 1) 、終点(x 2.
y 2)の2点を指定し、コンパレータにてカレント
アドレス(XAD、YAD)と逐次比較することにより
矩形領域のクリップを実行していたものである。第4図
の例では第5図に示す表(条件)が成立するとき、クリ
ッピング領域と判断する。Clipping is specifically performed using the hardware shown in FIG. That is, the X-Y coordinates are assigned on the display, and the starting point (x 1. y 1) and the ending point (x 2. y 1) are assigned.
Clipping of a rectangular area was performed by specifying the two points y2) and successively comparing them with the current address (XAD, YAD) using a comparator. In the example of FIG. 4, when the table (conditions) shown in FIG. 5 is satisfied, it is determined that the area is a clipping area.
(発明が解決しようとする課題)
ところが、従来例によれば矩形領域のクリッピングには
対応できるが、任意領域のクリッピングを行うことはで
きず、複雑なアプリケーションに対応できないといった
欠点を有していた。(Problems to be Solved by the Invention) However, although the conventional methods can handle clipping of rectangular areas, they cannot clip arbitrary areas and have the disadvantage of not being able to support complex applications. .
この発明は上記欠点に鑑みてなされたものであり、2種
類のビットマツプメモリを持つことで、グラフィック・
デイスプレィ上の任意領域のクリッピングを可能とする
グラフィックス制御装置を提供することを目的とする。This invention was made in view of the above drawbacks, and by having two types of bitmap memories, it is possible to
An object of the present invention is to provide a graphics control device that enables clipping of an arbitrary area on a display.
〔発明の構成]
(課題を解決するための手段)
本発明のグラフィックス制御装置は、グラフィックスデ
ータが格納されるビットマツメモリと、このメモリと同
容量を持ち、クリッピングデータが格納されるクリッピ
ングプレーンメモリと、外部よりクリッピング有無のコ
ントロール信号ならびに上記クリッピングプレーンメモ
リから得られるデータに対する反転制御信号を得、上記
ビットマツプメモリに対するデータの書込みを制御する
マスク回路で構成される。[Structure of the Invention] (Means for Solving the Problems) A graphics control device of the present invention includes a bitmap memory in which graphics data is stored, and a clipping memory having the same capacity as this memory and in which clipping data is stored. It is comprised of a plane memory and a mask circuit which obtains from the outside a control signal for whether or not to clip, and an inversion control signal for data obtained from the clipping plane memory, and controls writing of data into the bitmap memory.
(作用)
本発明は上述したように、グラフィックスデータ格納用
のビットマツプメモリ(VRAM)の他にそれと同容量
のクリッピングプレーンメモリを設けることにより、C
PUがVRAMにデータを書き込む時に、クリッピング
プレーンメモリによるマスク回路を働かすことで、任意
領域のクリッピングを実現する。グラフィックスデイス
プレィ装置にクリッピングプレーンメモリによるマスク
回路を動作させるためのフラグを持ち、これが有意のと
き、クリッピングプレーンメモリの内容を反転し、CP
UがVRAMにデータを書込む際に反映させる。(Function) As described above, the present invention provides a bitmap memory (VRAM) for storing graphics data and a clipping plane memory with the same capacity as the bitmap memory (VRAM).
When the PU writes data to the VRAM, a mask circuit using a clipping plane memory is activated to realize clipping of an arbitrary area. The graphics display device has a flag for operating a mask circuit using a clipping plane memory, and when this flag is significant, the contents of the clipping plane memory are inverted and the CP
It is reflected when U writes data to VRAM.
このことにより、グラフィック・デイスプレィ上の任意
領域のクリッピングが可能となり、複雑なアプリケーシ
ョンに対応できる。This allows clipping of arbitrary areas on the graphic display, making it possible to support complex applications.
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。第1図は本発明の実施例を示すブロック図である
。図において、1はCPUであり、VRAM2やクリッ
ピングプレーンメモリ3のリード/ライト機能を持つ。(Example) Hereinafter, an example of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a CPU, which has read/write functions for VRAM 2 and clipping plane memory 3.
2はVRAMであり、CRT上の画面内容を記憶する。2 is a VRAM which stores the screen contents on the CRT.
3はクリッピングプレーンメモリであり、VRAM2と
同容量のメモリを持ち、クリッピング領域を記憶する機
能を持つ。4はマスク回路であり、第2図に真理値とし
て示す組合わせに従う。5は表示回路であり、VRAM
2より表示データを読み出し、CRT (デイスプレィ
)に表示する。A clipping plane memory 3 has the same capacity as the VRAM 2 and has a function of storing a clipping area. 4 is a mask circuit, which follows the combinations shown as truth values in FIG. 5 is a display circuit, VRAM
The display data is read from 2 and displayed on a CRT (display).
第3図は本発明実施例の動作を概念的に示した図であり
、CPUライトデータ、クリッピングプレーンメモリ、
VRAMデータのそれぞれの関係を示している。FIG. 3 is a diagram conceptually showing the operation of the embodiment of the present invention, in which CPU write data, clipping plane memory,
The relationship between the VRAM data is shown.
以下、本発明実施例の動作について詳細に説明する。電
源投入後、CPUIはクリッピングプレーンメモリ3に
対しデータの書き込みを行う。次に、CPUIがVRA
M2にデータを書き込む際に、クリッピングプレーンメ
モリ3によるマスク回路4が働く。このマスク回路4は
第2図に示す真理値表に従い、CPUIにより生成され
たデータをVRAM2へ書き込む。そして、VRAM2
より表示データを読出し、表示回路5経由でCRT上に
表示する。Hereinafter, the operation of the embodiment of the present invention will be explained in detail. After the power is turned on, the CPUI writes data to the clipping plane memory 3. Next, the CPUI
When writing data to M2, a mask circuit 4 based on the clipping plane memory 3 operates. This mask circuit 4 writes the data generated by the CPUI into the VRAM 2 according to the truth table shown in FIG. And VRAM2
The display data is read out and displayed on the CRT via the display circuit 5.
第3図に本発明の動作内容の一例を示す。ここで、CP
EN信号、CLINWT信号は“1゛である。CPEN
信号はクリッピング有無のコントロール信号であり、“
1°の時クリッピングを行い “0”の時クリッピング
をしない。FIG. 3 shows an example of the operation contents of the present invention. Here, C.P.
The EN signal and CLINWT signal are “1”. CPEN
The signal is a control signal for clipping or not, and “
Clipping is performed when it is 1°, and no clipping is performed when it is “0”.
CLINWT信号はクリッピングプレーンメモリ3の内
容に対する反転機能コントロール信号であり、CLIN
WT信号が“1゛の時、クリッピングプレーンメモリ3
が1″であればCPUライトデータがVRAM2に書き
込まれ、クリッピングプレーンメモリ3が“0#であれ
ばVRAM2の旧メモリ内容がそのままVRAM2に書
き込まれる。CL I NWT信号が“0“であれば、
第3図の真理値表に示されるように、VRAM2に書き
込まれる内容は、クリッピングプレーンメモリ3の“0
2 “1”に対してCPUライトデータとVRAM2
内容が上記の逆になる。The CLINWT signal is an inversion function control signal for the contents of the clipping plane memory 3;
When the WT signal is “1”, clipping plane memory 3
If the value of the clipping plane memory 3 is 1'', the CPU write data is written to the VRAM2, and if the clipping plane memory 3 is 0#, the old memory contents of the VRAM2 are written to the VRAM2 as they are. If the CL I NWT signal is “0”,
As shown in the truth table in FIG.
2 CPU write data and VRAM2 for “1”
The content is the opposite of the above.
[発明の効果]
以上説明のように本発明によれば、グラフィック・デイ
スプレィ上の任意領域のクリッピングが可能となり、複
雑なアプリケーションにも対応できる効果を持つ。[Effects of the Invention] As described above, according to the present invention, it is possible to clip an arbitrary area on a graphic display, and it has the effect of being able to support even complex applications.
第1図は本発明の実施例を示すブロック図、第2図はマ
スク回路の真理値表を示す図、第3図は本発明実施例の
動作概念を示す図、第4図及び第5図はそれぞれ従来例
の構成、動作を示す図であす)、3・・・クリッピング
プレーンメモリ、4・・・マスク回路、5・・・表示回
路。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a truth table of a mask circuit, FIG. 3 is a diagram showing the operational concept of an embodiment of the present invention, and FIGS. 4 and 5 are diagrams showing the configuration and operation of conventional examples, respectively), 3... Clipping plane memory, 4... Mask circuit, 5... Display circuit.
Claims (1)
、このメモリと同容量を持ち、クリッピングデータが格
納されるクリッピングプレーンメモリと、外部よりクリ
ッピング有無のコントロール信号ならびに上記クリッピ
ングプレーンメモリから得られるデータに対する反転制
御信号を得、上記ビットマップメモリに対するデータの
書込みを制御するマスク回路とを具備することを特徴と
するグラフィックス制御装置。A bitmap memory in which graphics data is stored, a clipping plane memory having the same capacity as this memory and in which clipping data is stored, an external control signal for whether or not to clip, and an inversion control signal for the data obtained from the clipping plane memory. and a mask circuit for controlling writing of data to the bitmap memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30003388A JPH02144780A (en) | 1988-11-28 | 1988-11-28 | Graphics controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30003388A JPH02144780A (en) | 1988-11-28 | 1988-11-28 | Graphics controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02144780A true JPH02144780A (en) | 1990-06-04 |
Family
ID=17879897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30003388A Pending JPH02144780A (en) | 1988-11-28 | 1988-11-28 | Graphics controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02144780A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257085A (en) * | 1990-09-14 | 1992-09-11 | Hughes Aircraft Co | Clip mask processor for block texture complex |
-
1988
- 1988-11-28 JP JP30003388A patent/JPH02144780A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257085A (en) * | 1990-09-14 | 1992-09-11 | Hughes Aircraft Co | Clip mask processor for block texture complex |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
JPH11231850A (en) | Display device | |
JPH0355832B2 (en) | ||
JPS6273385A (en) | Boundary detecting object area indicating circuit | |
JPH02144780A (en) | Graphics controller | |
JP3312699B2 (en) | Screen display method using virtual VRAM | |
JPS6249571A (en) | Clipping system | |
JPH0310294A (en) | Image display device | |
JPS5915287A (en) | Display unit | |
JP2829051B2 (en) | Character display method | |
JPS61194493A (en) | Crt screen generator | |
JPH04342294A (en) | Double buffer control system | |
JPS59180584A (en) | Screen display controller | |
JPS6286391A (en) | Display unit | |
JPH025623A (en) | Information processor | |
JPH02226418A (en) | Clipping circuit | |
JPH0236485A (en) | Electronic computer | |
JPH05265440A (en) | Graphic display device | |
JPH0744449A (en) | Graphics memory control circuit | |
JPH04130931A (en) | Changing system for memory contents | |
JPH04263375A (en) | Control method for double buffer plotting | |
JPS6242189A (en) | Pattern writing apparatus | |
JPH02257293A (en) | Access circuit for memory for mask | |
JPS6378288A (en) | Ic card | |
JPS61190386A (en) | Display control system |