JPH0214390A - Electronic circuit device - Google Patents
Electronic circuit deviceInfo
- Publication number
- JPH0214390A JPH0214390A JP63164740A JP16474088A JPH0214390A JP H0214390 A JPH0214390 A JP H0214390A JP 63164740 A JP63164740 A JP 63164740A JP 16474088 A JP16474088 A JP 16474088A JP H0214390 A JPH0214390 A JP H0214390A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- natrium
- concentrate
- ions
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 12
- 238000010168 coupling process Methods 0.000 claims abstract description 12
- 238000005859 coupling reaction Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 9
- 229910052708 sodium Inorganic materials 0.000 claims description 9
- 239000011734 sodium Substances 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 abstract description 7
- KEAYESYHFKHZAL-UHFFFAOYSA-N Sodium Chemical compound [Na] KEAYESYHFKHZAL-UHFFFAOYSA-N 0.000 abstract 4
- 239000012141 concentrate Substances 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 11
- 210000002569 neuron Anatomy 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000005036 nerve Anatomy 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 210000000653 nervous system Anatomy 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子回路装置に関し、詳しくは可変抵抗素子
を内蔵したHopfield回路の構成に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic circuit device, and more particularly to the configuration of a Hopfield circuit incorporating a variable resistance element.
最近、神経回路網型にニューロン・ネットワーク)のパ
ターン識別装置が開発されている(例えば、日経エレン
1ヘロニクス、 1988年4月18日(No、445
)pp、106〜107参照)。上記文献によれば、3
WJ構造のニューロン・ネットワークを用いたパターン
識別装置に対して、学習アルゴリズムの基本をバックプ
ロパゲーションにすることにより、学習効果を向上させ
ている。Recently, a neural network type (neuron network) pattern recognition device has been developed (for example, Nikkei Ellen 1 Heronics, April 18, 1988 (No. 445).
) pp. 106-107). According to the above literature, 3
For a pattern recognition device using a neuron network with a WJ structure, the learning effect is improved by using backpropagation as the basis of the learning algorithm.
ところで、このニューロン・ネットワークの1つとして
、Hopfieldにより提案されたH opfiel
dNeuron(ホブフィールド・ニューロン)回路が
知られている。By the way, as one of these neuron networks, Hopfield proposed by Hopfield
A dNeuron (Hobfield neuron) circuit is known.
第5図は、Hopfield回路の構成図である。FIG. 5 is a configuration diagram of the Hopfield circuit.
第5図において、μ。、μ2.・・・・μ8−0.μ9
はそれぞれ増幅器であって、各増幅器は所定の増幅器か
らの抵抗を介した出力および1つの外部入力を入力とし
、外部と内部への出力を1つずつ与える。例えば、増幅
器μ。には、外部人力X。と、増幅器μ8.μ9−0.
およびμ9からの出力が入力されており、1つの内部出
力と1つの外部出力X。′を与えている。1つの内部出
力は、抵抗r。を通って出力バスに接続され、その出力
バスから他の複数の増幅器μに入力される。その場合、
Hopfield回路を構成する1つの増幅器から他
の増幅器に対しては、それぞれ抵抗rを介した重み係数
が乗算されて入力される。いま、増幅器iから増幅器j
に結合される重み係数をtl、、とすると、これは次式
で表わされる。In FIG. 5, μ. ,μ2. ...μ8-0. μ9
are amplifiers, and each amplifier receives an output from a predetermined amplifier via a resistor and one external input, and provides one output to the outside and one output to the inside. For example, the amplifier μ. External human resources X. and amplifier μ8. μ9-0.
and the output from μ9 is input, one internal output and one external output X. ′ is given. One internal output is resistor r. It is connected to an output bus through the output bus, and is inputted from the output bus to a plurality of other amplifiers μ. In that case,
The signals from one amplifier constituting the Hopfield circuit are multiplied by a weighting coefficient via a resistor r and then inputted to the other amplifiers. Now, from amplifier i to amplifier j
Assuming that the weighting coefficient coupled to is tl, this is expressed by the following equation.
jij=ΣXよ8XJB (i≠j)・・・・
(1)し□、=O(i=j) ・ ・ ・ ・ (2
)すなおち、ある増幅器からの出力が同一増幅器に入力
することはないことを意味している。jij=ΣXyo8XJB (i≠j)...
(1) □, =O(i=j) ・ ・ ・ ・ (2
) This means that the output from one amplifier is never input to the same amplifier.
なお、0≦l+J≦N−1である。Note that 0≦l+J≦N−1.
各増幅器μに入力データX。−XNを与えた場合。Input data X to each amplifier μ. - When given XN.
これらのデータは各増幅器で増幅・変換されて順次他の
増幅器に伝達され、最後に出力される。実際の出カバタ
ーンと望ましい出カバターン(期待値)とを比へて、そ
の差を減少させるように、各増幅器の結合重み係数を変
化させる。These data are amplified and converted by each amplifier, sequentially transmitted to other amplifiers, and finally output. The actual output turn and the desired output turn (expected value) are compared, and the coupling weight coefficients of each amplifier are changed so as to reduce the difference.
ニューロン・ネットワークにおける学習アルゴリズムと
して代表的なものに、逆伝搬法(パックプロパゲーショ
ン)があり、これは入カバターンを与えたときの実際の
出力値と望ましい出力値の差が小さくなるように、重み
係数)(,5)(Jfiを変化させる手順を、出力層か
ら中間層、中間層から入力層に順次与して行う方法であ
る。そして、この手順を繰り返して行うことにより、入
力データに対して正しい出力データが得られるように、
重みを収束していくのである。これは、Hopfiel
d回路においても同じである。A typical learning algorithm for neuron networks is the back propagation method (pack propagation), which sets weights so that the difference between the actual output value and the desired output value when input patterns are given is small. Coefficient) (, 5) (This is a method in which the procedure for changing Jfi is applied sequentially from the output layer to the intermediate layer, and from the intermediate layer to the input layer. By repeating this procedure, the to obtain correct output data.
The weights are converged. This is Hopfield
The same applies to the d circuit.
しかし、この増幅器の結合部の重み係数を変化させる動
作を、人間の神経と同じように行わせる必要があるが、
自然界には適切な物体がないため、このHopfiel
d回路が良好に動作しないという課題があった。However, it is necessary to change the weighting coefficient of the coupling part of this amplifier in the same way as human nerves.
Since there is no suitable object in nature, this Hopfiel
There was a problem that the d circuit did not operate well.
本発明の目的は、このような従来の課題を解決し、学習
により望ましい抵抗特性を与えることが可能な可変抵抗
を内蔵させることにより、Hopfiend回路の各結
合部の重み係数として適切に動作させることが可能な電
子回路装置を提供することにある。The purpose of the present invention is to solve such conventional problems and to operate appropriately as a weighting coefficient of each coupling part of a Hopfiend circuit by incorporating a variable resistor that can give desirable resistance characteristics through learning. The object of the present invention is to provide an electronic circuit device that is capable of
上記目的を達成するため1本発明の電子回路装置は、複
数個の増幅器からの出力を異なる結合重み係数を介して
入力するとともに、1個の外部入力を受け取り、これら
の入力信号を増幅して他の増幅器に結合重み係数を介し
て出力するとともに、外部出力を与えるHopfiel
d回路において、上記MOSFETのゲート絶縁膜中に
ナトリウムを混入しておき、このMOS FETのゲ
ート、ドレイン、およびソースのいずれか2つの端子間
に電圧を印加して、上記ナトリウムの移動により抵抗値
を変化させ、かつこの電圧の印加時間と周囲温度により
学習を行わせ、この周囲温度の関数により元の値に復帰
させるように構成した可変抵抗素子を、Hopfiel
d回路の結合部の重み係数として使用する。上記可変抵
抗素子に学習させることにより、望ましい抵抗特性を与
えることが可能であり、 )Iopfield回路の重
み係数として適切な素子となる。To achieve the above object, the electronic circuit device of the present invention inputs outputs from a plurality of amplifiers via different coupling weighting coefficients, receives one external input, and amplifies these input signals. Hopfiel that provides external output as well as output to other amplifiers via coupling weighting coefficients
In the d circuit, sodium is mixed into the gate insulating film of the MOSFET, and a voltage is applied between any two terminals of the gate, drain, and source of the MOSFET, and the resistance value increases due to the movement of the sodium. Hopfiel is a variable resistance element configured to change the voltage, perform learning based on the voltage application time and ambient temperature, and return to the original value as a function of the ambient temperature.
It is used as a weighting coefficient for the coupling part of the d circuit. By making the variable resistance element learn, it is possible to give it a desirable resistance characteristic, and it becomes an element suitable as a weighting factor of the ) Iopfield circuit.
以下、本発明の実施例を、図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第1図は、本発明の一実施例を示す可変抵抗素子の断面
構造図である。FIG. 1 is a cross-sectional structural diagram of a variable resistance element showing one embodiment of the present invention.
例えば、第1図に示すように、SiのP形基板(P−3
i)の2箇所にN型を行い、ソースおよびドレインとす
る。次に、シリコン上に絶縁膜を形成し、ソースとドレ
インを隔てる領域上の絶縁膜中にNa+を多量に含ませ
る。この絶縁膜上にアルミニウム等の導電性電極を真空
蒸着等で付着させる。For example, as shown in Figure 1, a Si P-type substrate (P-3
N-type conductivity is applied to the two locations i) to serve as the source and drain. Next, an insulating film is formed on the silicon, and a large amount of Na+ is contained in the insulating film on the region separating the source and drain. A conductive electrode made of aluminum or the like is deposited on this insulating film by vacuum evaporation or the like.
これにより、ナトリウムを含んだゲート絶縁膜を有する
MOS FETが生成される。一方のN形の部分がソ
ース電極、他のN形の部分がドレイン電極、酸化絶縁膜
上の金属膜がゲート電極となる。As a result, a MOS FET having a gate insulating film containing sodium is produced. One N-type portion serves as a source electrode, the other N-type portion serves as a drain electrode, and the metal film on the oxide insulating film serves as a gate electrode.
ゲート電極とP形基板の間は酸化膜により容量を形成し
ているため、ゲート電極に正の電位を与えると、酸化膜
の下の部分ではP形での多数キャリアである正孔が遠ざ
けられ、少数キャリアである自由電子が集まる。Since a capacitance is formed between the gate electrode and the P-type substrate by the oxide film, when a positive potential is applied to the gate electrode, holes, which are majority carriers in the P-type, are kept away from the part under the oxide film. , free electrons, which are minority carriers, gather.
本実施例においては、ナトリウムが混入されており、ゲ
ート電極に電圧を印加すると、これらのナトリウム(+
)イオンが徐々に移動して長時間の後に下方の絶縁膜に
集結する。そのとき、他方のP形基板側では、(−)の
電子が集結する。すなわち、(+)イオンの数と同数だ
け(−)電子が集結することになる。これにより抵抗値
は小さくなり、ドレインとソース間に電流が大量に流れ
るようになる。しかし、電圧を印加しても直ちにはナト
リウl、(+)イオンが移動することはなく、時間の経
過に従って集結するので、あたかも学習動作に近い動き
をする。In this example, sodium is mixed, and when voltage is applied to the gate electrode, these sodium (+
) The ions gradually move and collect on the lower insulating film after a long period of time. At this time, (-) electrons are concentrated on the other P-type substrate side. In other words, the same number of (-) electrons as the number of (+) ions will gather. This reduces the resistance value and allows a large amount of current to flow between the drain and source. However, even when a voltage is applied, the sodium (+) ions do not move immediately, but rather gather as time passes, so the movement is similar to a learning operation.
第2図(a)は、第1図の等価回路であって、ここでは
ゲート電極Gとソース電極Sの間に5vの電圧を印加し
ている。FIG. 2(a) is an equivalent circuit of FIG. 1, in which a voltage of 5V is applied between the gate electrode G and the source electrode S.
第2図(b)は、第1図の可変抵抗素子の電圧・?!!
流特性図である。FIG. 2(b) shows the voltage of the variable resistance element in FIG. ! !
It is a flow characteristic diagram.
ドレイン・ソース間に印加する電圧を大きくしていくに
従って、ある程度まではドレイン・ソース間の電流は大
きくなるが、それ以上の値の電圧を印加しても電流値は
飽和する。ここで、この特性曲線の傾斜である抵抗値を
考えると、この抵抗値はナトリウムの移動により変化す
るので、(イ)印加電圧値により変化する。(ロ)電圧
の印加される時間により変化する。(ハ)周囲の温度に
より変化する。(ニ上記憶の機能を有している。(ホ)
学習動作を行う、という特徴がある。As the voltage applied between the drain and source increases, the current between the drain and source increases to a certain extent, but even if a voltage higher than that is applied, the current value saturates. Now, considering the resistance value, which is the slope of this characteristic curve, this resistance value changes depending on the movement of sodium, so (a) it changes depending on the applied voltage value. (b) Varies depending on the time the voltage is applied. (c) Varies depending on the ambient temperature. (It has the function of memory. (E)
It has the characteristic of performing learning movements.
すなわち、高電圧を印加すると、抵抗値は小さくなる。That is, when a high voltage is applied, the resistance value decreases.
電圧を長時間印加するほど、印加を中止しても元に戻ら
ずに、低抵抗を保つ。短時間の、?!!圧の印加の後、
印加を中止すると直ちに高抵抗に戻る。また、長時間電
圧を印加しない状態が続くと、記憶を忘れる。つまり、
高抵抗に戻ってしまう。次に、温度を上げると、抵抗値
が早く変化する。また、温度が高いと、元に戻る時間も
早い。The longer a voltage is applied, the lower the resistance is maintained without returning to its original state even after the voltage application is stopped. For a short time? ! ! After applying pressure,
When the application is stopped, the resistance returns to high immediately. Furthermore, if no voltage is applied for a long time, the memory will be forgotten. In other words,
It returns to high resistance. Next, as the temperature increases, the resistance value changes quickly. Also, the higher the temperature, the faster it will return to its original state.
さらに、印加する回数を増加すると1元に戻らなくなる
。つまり、忘れ難くなる。Furthermore, if the number of times of application is increased, it will not return to 1. In other words, it becomes difficult to forget.
上記のことをまとめると1次のようになる。The above can be summarized as follows.
(i)学習する時間は、電圧の印加時間と、周囲温度の
関数である。(ii)元に戻る時間は、周囲温度の関数
である。(i) The learning time is a function of the voltage application time and the ambient temperature. (ii) The recovery time is a function of ambient temperature.
従って、本実施例の可変抵抗素子をHopfield回
路の結合部の重み係数として利用すれば、人間の神経系
と同じような動作をするため、極めて適切な電子回路装
置となる。Therefore, if the variable resistance element of this embodiment is used as a weighting coefficient of a coupling part of a Hopfield circuit, it will become an extremely suitable electronic circuit device because it operates in a manner similar to the human nervous system.
第3図は、第5図のHopdield回路に本発明によ
る可変抵抗素子を内蔵した場合の要部回路図である。FIG. 3 is a circuit diagram of a main part when a variable resistance element according to the present invention is built into the Hopdield circuit of FIG.
1〜6が1つの増幅器μ、を構成しており、7゜8が重
み係数を与える可変抵抗素子であり、9〜14が他の1
つの増幅器μ、を構成している。そして、1,9が正極
性側の増幅回路、2,10が負極性側の増幅回路、3〜
6および11〜14は増幅回路内の抵抗、7は正極性側
に変化する可変抵抗素子のPチャネルMOSFET、8
は負極性側に変化する可変抵抗素子のNチャネルMO5
FETである。第5図においては、1つの増幅器μ。の
入力端子に、複数の増幅器μ、・・・・・からの出力が
供給されているが、第3図ではこれらの入力を省略して
記載しである。すなわち、第3図の増幅器9,10の入
力端子には、実際には。1 to 6 constitute one amplifier μ, 7°8 is a variable resistance element that provides a weighting coefficient, and 9 to 14 are the other 1.
It consists of two amplifiers μ. 1 and 9 are amplifier circuits on the positive polarity side, 2 and 10 are amplifier circuits on the negative polarity side, and 3 to 9 are amplifier circuits on the positive polarity side;
6 and 11 to 14 are resistors in the amplifier circuit, 7 is a P-channel MOSFET that is a variable resistance element that changes to the positive polarity side, and 8
is the N-channel MO5 of the variable resistance element that changes to the negative polarity side.
It is an FET. In FIG. 5, one amplifier μ. Outputs from a plurality of amplifiers .mu., . That is, the input terminals of amplifiers 9 and 10 in FIG.
他の可変抵抗素子を介して複数の入力が結合されている
が、構成を簡単にするため、ここでは1組の可変抵抗素
子7,8のみを介した1つの入力のみが供給されている
。Although a plurality of inputs are coupled via other variable resistance elements, in order to simplify the configuration, only one input is provided here via only one set of variable resistance elements 7 and 8.
可変抵抗素子7,8は、x、”xJsを結合重み係数と
して次段の増幅回路9,10に信号を供給するとともに
、他の増幅器に対しても、同一の重み係数を持つ信号を
供給する。The variable resistance elements 7 and 8 supply signals to the next stage amplifier circuits 9 and 10 using x and "xJs as coupling weighting coefficients, and also supply signals having the same weighting coefficients to other amplifiers. .
第4図は、第3図における可変抵抗素子の電圧電流特性
図である6
第4図(a)はPチャネルMO5FETのドレイン・ソ
ース間電圧に対するドレイン・ソース電流の特性曲線で
あり、第4図(b)はNチャネルMO9FETのドレイ
ン・ソース間電圧に対するドレイン・ソース電流の特性
曲線である。FIG. 4 is a voltage-current characteristic diagram of the variable resistance element in FIG. 3.6 FIG. (b) is a characteristic curve of drain-source current versus drain-source voltage of an N-channel MO9FET.
同一電圧に対して電圧が上昇すると、PチャネルMO5
FETは矢印のように電流が上昇するのに対して、Nチ
ャネルMOSFETは矢印のように電流が下降する。こ
のように、1組のMOS FETのうち、一方を上昇
させ、他方を下降させることにより、逆方向の制御を行
うことができる。When the voltage increases for the same voltage, the P-channel MO5
In the FET, the current increases as indicated by the arrow, whereas in the N-channel MOSFET, the current decreases as indicated by the arrow. In this way, by raising one of a set of MOS FETs and lowering the other, control in the opposite direction can be performed.
以上説明したように、本発明によれば、可変抵抗素子を
教育することにより、希望通りの抵抗特性を与えること
が可能であり、これをHopfiald回路の結合部の
重み係数として用いることにより。As explained above, according to the present invention, desired resistance characteristics can be given by training the variable resistance element, and by using this as a weighting coefficient of the coupling part of the Hopfield circuit.
人間の神経と類似した動作を行わせることが可能である
。It is possible to make it perform actions similar to human nerves.
第1図は本発明の一実施例を示す可変抵抗素子の断面構
造図、第2図は第1図の等価回路図と特性図、第3図は
第1図の可変抵抗素子をHopfield回路に内蔵し
た場合の要部構成図、第4図は第3図の1組のMOS
FETの特性図、第5図は従来のHopfield回
路の構成図である。
1.2,9,10:増幅回路、3〜6,11〜14:抵
抗、7,8:変発明の可変抵抗素子。
特許出願人 株式会社 リ コ
・−1ノヂ:、−と【=・
”−、l、−、’
(、)
第
第
(kll
図
図
D8
Cλ)
第
図
第
図
ns
ns
■Fig. 1 is a cross-sectional structural diagram of a variable resistance element showing an embodiment of the present invention, Fig. 2 is an equivalent circuit diagram and characteristic diagram of Fig. 1, and Fig. 3 is a Hopfield circuit of the variable resistance element of Fig. 1. Main part configuration diagram when built-in, Figure 4 is one set of MOS in Figure 3
The characteristic diagram of the FET, FIG. 5, is a configuration diagram of a conventional Hopfield circuit. 1.2, 9, 10: amplifier circuit, 3-6, 11-14: resistor, 7, 8: variable resistance element of the modified invention. Patent applicant Riko Co., Ltd. -1 Noji:, - and [=.
Claims (2)
を介して入力するとともに、1個の外部入力を受け取り
、これらの入力信号を増幅して他の増幅器に結合重み係
数を介して出力するとともに、外部出力を与えるHop
field回路において、上記重み係数として、MOS
FETのゲート絶縁膜中にナトリウムを混入しておき、
該MOSFETのゲート・ドレイン端子間、ゲート・ソ
ース端子間、ないしゲート基板端子間に電圧を印加して
、上記ナトリウムの移動により抵抗値を変化させる可変
抵抗素子を用いることを特徴とする電子回路装置。(1) Input the outputs from multiple amplifiers via different coupling weighting coefficients, receive one external input, amplify these input signals, and output them to other amplifiers via the coupling weighting coefficients. Hop that provides external output
In the field circuit, as the weighting coefficient, MOS
Sodium is mixed into the gate insulating film of the FET,
An electronic circuit device characterized by using a variable resistance element that changes the resistance value by the movement of sodium by applying a voltage between the gate and drain terminals, between the gate and source terminals, or between the gate substrate terminals of the MOSFET. .
NチャネルMOSFETの1組を用い、該FETの端子
間に印加される電圧の印加時間と周囲の温度変化により
学習を行わせ、該周囲温度の関数により元の抵抗特性に
復帰させるようにしたことを特徴とする特許請求の範囲
第1項記載の電子回路装置。(2) The above variable resistance element uses a pair of P-channel MOSFET and N-channel MOSFET, and performs learning based on the application time of the voltage applied between the terminals of the FET and changes in the ambient temperature. 2. The electronic circuit device according to claim 1, wherein the original resistance characteristic is restored by a function.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63164740A JPH0214390A (en) | 1988-07-01 | 1988-07-01 | Electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63164740A JPH0214390A (en) | 1988-07-01 | 1988-07-01 | Electronic circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0214390A true JPH0214390A (en) | 1990-01-18 |
Family
ID=15799007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63164740A Pending JPH0214390A (en) | 1988-07-01 | 1988-07-01 | Electronic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0214390A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04320376A (en) * | 1991-03-27 | 1992-11-11 | Internatl Business Mach Corp <Ibm> | Artificial ion synapse |
-
1988
- 1988-07-01 JP JP63164740A patent/JPH0214390A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04320376A (en) * | 1991-03-27 | 1992-11-11 | Internatl Business Mach Corp <Ibm> | Artificial ion synapse |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5537512A (en) | Neural network elements | |
US5010512A (en) | Neural network having an associative memory that learns by example | |
US20020057606A1 (en) | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET | |
JP3438241B2 (en) | Semiconductor neural circuit device | |
Jabri et al. | Adaptive analog VLSI neural systems | |
Morishita et al. | A BiCMOS analog neural network with dynamically updated weights | |
JP2760543B2 (en) | Multiple feedback circuit | |
CA2602924A1 (en) | Electronic synapse device | |
CN112488308A (en) | Reserve pool computing system based on dynamic memristor | |
US6876989B2 (en) | Back-propagation neural network with enhanced neuron characteristics | |
WO1993024957A1 (en) | Semiconductor device | |
JPH0214390A (en) | Electronic circuit device | |
JPH06125049A (en) | Semiconductor device | |
US5075869A (en) | Neural network exhibiting improved tolerance to temperature and power supply variations | |
KR102072090B1 (en) | Activation Device for Neuromorphic Network Processor | |
US5625752A (en) | Artificial neural system with binary weighting by equal resistor network | |
CN112420841B (en) | Negative differential resistance circuit and neuron transistor structure | |
Li et al. | A 0.7 v low-power fully programmable gaussian function generator for brain-inspired gaussian correlation associative memory | |
Haque et al. | An artificial bridge circuit approach between two biological neurons using nanoscale topologies towards paralytic disorders | |
JPH02181284A (en) | Neural network | |
US20040083193A1 (en) | Expandable on-chip back propagation learning neural network with 4-neuron 16-synapse | |
Kim et al. | A programmable analog CMOS synapse for neural networks | |
JPH06187472A (en) | Analog neural network | |
Sage et al. | MNOS/CCD circuits for neural network implementations | |
CN111384943B (en) | Flexible neuron-like circuit and pulse neural network based on same |