JPH02143738A - Data quality monitoring system - Google Patents
Data quality monitoring systemInfo
- Publication number
- JPH02143738A JPH02143738A JP29915588A JP29915588A JPH02143738A JP H02143738 A JPH02143738 A JP H02143738A JP 29915588 A JP29915588 A JP 29915588A JP 29915588 A JP29915588 A JP 29915588A JP H02143738 A JPH02143738 A JP H02143738A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- signal
- pcm
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 14
- 238000004364 calculation method Methods 0.000 claims abstract description 26
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＥ Ｐ Ｔ （Ｅｕｒｏｐｅａｎ Ｐｏ５
ｔ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃ
ｏｎｆｅｒｅｎｃｅ）系の２Ｍ ＰＣＭ系における３８
４ｋｐｂｓデータ伝送の際のデータ品質の監視方式に関
する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is based on CE P T (European Po5
t and Telecommunication C
38 in 2M PCM system of
The present invention relates to a data quality monitoring method during 4kpbs data transmission.
ＣＥＰＴ系の２Ｍ ＰＣＭ系において、３８４ｋｂｐｓ
のデータの伝送を行う場合、３８４ｋｂｐｓデータの誤
り監視は、特に実施されていない。また、実施されたと
しても、せいぜいＣＣＩＴＴ Ｒｅｄ Ｂｏｏｋの勧告
Ｇ。In 2M PCM system of CEPT system, 384kbps
When transmitting data of 384 kbps, error monitoring of 384 kbps data is not particularly performed. Also, even if implemented, at best Recommendation G of CCITT Red Book.
７０４にあるように、２Ｍ ＰＣＭ信号全体の誤り監視
がＣｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ
（巡回符号検査、以下ＣＲＣと記す）によって行われ
ているにとどまっている。704, error monitoring of the entire 2M PCM signal is performed using Cyclic Redundancy Check.
(Cyclic code check, hereinafter referred to as CRC).
上述したＺＭ ＰＣＭ系の３８４ｋｂｐｓのデータ伝送
において実施されている２Ｍ ＰＣＭ信号全体の誤り
監視では、２Ｍ ＰＣＭ系の途中で分析。In the error monitoring of the entire 2M PCM signal carried out in the 384 kbps data transmission of the ZM PCM system mentioned above, analysis is performed in the middle of the 2M PCM system.
挿入される３８４ｋｂｐｓのデータの伝送で機能を果た
さない。また、３８４ｋｂｐｓのデータ伝送の場合、映
像、放送等の高品質の伝送が要求されるため、２ＭＰＣ
Ｍ信号系よりもよりきびしい誤り監視が必要となり、従
来の誤り監視ではそれらに対応することはできない。It does not function in the transmission of inserted 384 kbps data. In addition, in the case of 384kbps data transmission, high quality transmission of video, broadcasting, etc. is required, so 2MPC
More stringent error monitoring is required than in the M signal system, and conventional error monitoring cannot cope with them.
本発明の目的は、このような欠点を除去し、２ＭＰＣＭ
系の３８４ｋｂｐｓのデータ伝送に際して、データの誤
りを検出してデータの品質を監視するデータ品質監視方
式を提供することにある。The purpose of the present invention is to eliminate such drawbacks and to
An object of the present invention is to provide a data quality monitoring method for detecting data errors and monitoring data quality during data transmission at 384 kbps.
本発明は、複数チャネルのデータをマルチフレーム構成
で送信する送信側と、前記送信側からのデータを受信し
て前記複数チャネルのデータを出力する受信側とを備え
、送受信されるデータの品質を監視するデータ品質監視
方式において、前記送信側は、
前記複数チャネルのデータの巡回符号検査の演算をして
、各チャネルのデータの演算結果をそれぞれ出力する符
号手段と、
前記符号手段からの各チャネルの演算結果を、前記マル
チフレーム構成のそれぞれの所定ビットに多重化して、
多重化信号を前記受信側に送信する多重手段とを備え、
前記受信側は、
受信した前記多重化信号のマルチフレーム構成から、前
記複数チャネルのデータと、前記各チャネルの演算結果
とを分離する分離手段と、前記分離手段からの各チャネ
ルの演算結果から、受信した各チャネルのデータの誤り
を検出して、検出結果をそれぞれ出力する復号手段とを
備えることを特徴としている。The present invention includes a transmitting side that transmits data of multiple channels in a multi-frame configuration, and a receiving side that receives data from the transmitting side and outputs data of the multiple channels, and improves the quality of data transmitted and received. In the data quality monitoring method, the transmitting side includes: a coding unit that performs a cyclic code check operation on the data of the plurality of channels and outputs the calculation result of the data of each channel; multiplexing the calculation result into each predetermined bit of the multi-frame configuration,
multiplexing means for transmitting a multiplexed signal to the receiving side, and the receiving side separates data of the plurality of channels and calculation results of each channel from the multi-frame configuration of the received multiplexed signal. The present invention is characterized by comprising a separating means and a decoding means for detecting errors in received data of each channel from the calculation results of each channel from the separating means and outputting the detection results respectively.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
このデータ品質監視方式は、伝送路１０１を介して接続
されている２つのＰＣＭ端局装置１０と２０とで構成さ
れている。This data quality monitoring system consists of two PCM terminal devices 10 and 20 connected via a transmission path 101.
さらに、ＰＣＭ端局装置１０は、符号部１１．〜１１５
と、マルチフレームジェネレータ１２と、多重部１３゜
１５と、符号部１４と、変換部１６とを備えている。Further, the PCM terminal device 10 includes a code section 11 . ~115
, a multi-frame generator 12 , a multiplexer 13 , a multiplexer 13 , a coder 14 , and a converter 16 .
ＰＣＭ端局装置２０は、変換部２１と、同期部２２と、
復号・比較部２３と、マルチフレーム同期部２４と、分
離部２５と、復号・比較部２６．〜２６．とを備えてい
る。The PCM terminal device 20 includes a converter 21, a synchronizer 22,
A decoding/comparing section 23, a multi-frame synchronizing section 24, a separating section 25, a decoding/comparing section 26. ~26. It is equipped with
なお、本実施例では、データ送信側がＰＣＭ端局装置１
０であり、データ受信側がＰＣＭ端局装置２０である場
合について説明している。In this embodiment, the data transmitting side is the PCM terminal device 1.
0 and the data receiving side is the PCM terminal device 20.
このようなデータ品質監視方式において、ＰＣＭ端局装
置ＩＯの符号部１１１〜１１．は、それぞれチャネルＣ
Ｈ１〜ＣＨ５の３８４ｋｂｐｓのデータを入力としてい
る。そして、符号部１１１〜１１．が、ＣＲＣ−４のマ
ルチフレームジェネレータ１２から出力される制御信号
により、それぞれチャネルＣＨＩ〜ＣＨ５のデータのＣ
ＲＣ−４の演算をして、演算結果を多重部１３に出力す
る。In such a data quality monitoring system, the code sections 111 to 11 . are respectively channel C
The input is 384 kbps data from H1 to CH5. Then, code sections 111-11. The control signals output from the CRC-4 multi-frame generator 12 control the data C of each channel CHI to CH5.
The RC-4 calculation is performed and the calculation result is output to the multiplexing section 13.
多重部１３は、符号部ＩＬ〜１１．からの演算結果と、
チャネルＣＨＩ−ＣＨ５の３８４ｋｂｐｓのデータとを
多重化して、２Ｍ ＰＣＭ信号を符号部１４と多重部１
５とに出力する。The multiplexing unit 13 includes code units IL to 11. The calculation result from
The 384 kbps data of channels CHI-CH5 are multiplexed and a 2M PCM signal is sent to the encoder 14 and the multiplexer 1.
Output to 5.
符号部１４は、マルチフレームジェネレータ１２から出
力される制御信号により、多重部１３からの２ＭＰＣＭ
信号のＣＲＣ−４の演算をして、演算結果を多重部１５
に出力する。The encoding section 14 receives the 2MPCM from the multiplexing section 13 according to the control signal output from the multi-frame generator 12.
The CRC-4 of the signal is calculated and the calculation result is sent to the multiplexer 15.
Output to.
多重部１５は、マルチフレームジェネレータ１２から出
力される制御信号により、符号部１４からの演算結果と
多重部１３からの２Ｍ ＰＣＭ信号とを多重化して、ユ
ニポーラの２Ｍ ＰＣＭ信号を変換部１６に出力する。The multiplexer 15 multiplexes the calculation result from the encoder 14 and the 2M PCM signal from the multiplexer 13 according to the control signal output from the multi-frame generator 12, and outputs a unipolar 2M PCM signal to the converter 16. do.
変換部１６は、多重部１５からのユニポーラの２ＭＰＣ
Ｍ信号をバイポーラの２Ｍ ＰＣＭ信号に変換して、
伝送路１０１に送信する。The converter 16 converts the unipolar 2MPC from the multiplexer 15 into
Convert the M signal to a bipolar 2M PCM signal,
It is transmitted to the transmission path 101.
ＰＣＭ端局装置２０の変換部２１は、伝送路１０１から
バイポーラの２Ｍ ＰＣＭ信号を受信すると、この信
号をユニポーラの２Ｍ ＰＣＭ信号に変換し、同期部２
２に出力する。Upon receiving the bipolar 2M PCM signal from the transmission path 101, the conversion unit 21 of the PCM terminal device 20 converts this signal into a unipolar 2M PCM signal, and converts the signal to a unipolar 2M PCM signal.
Output to 2.
同期部２２は、２Ｍ ＰＣＭ信号の同期回路であり、
変換部２１からユニポーラの２Ｍ ＰＣＭ信号が入力さ
れると、フレーム１マルチフレーム同期をとった後、２
Ｍ ＰＣＭ信号のＣＲＣ−４の同期制御信号を、マルチ
フレーム同期部２４に送る。The synchronization unit 22 is a 2M PCM signal synchronization circuit,
When a unipolar 2M PCM signal is input from the conversion unit 21, after frame 1 multiframe synchronization is performed, frame 2 is
The CRC-4 synchronization control signal of the MPCM signal is sent to the multi-frame synchronization unit 24.
マルチフレーム同期部２４は、同期部２２からの同期制
御信号が入力されると同期をとって、復号・比較部２３
に２Ｍ ＰＣＭ信号のＣＲＣ−４の復号制御信号を送り
、分離部２５に３８４ｋｂｐｓのＣＲＣ−４の復号制御
信号を送る。The multi-frame synchronization unit 24 synchronizes when the synchronization control signal from the synchronization unit 22 is input, and synchronizes the decoding/comparison unit 23.
A CRC-4 decoding control signal of the 2M PCM signal is sent to the demultiplexer 25, and a CRC-4 decoding control signal of 384 kbps is sent to the demultiplexing unit 25.
復号・比較部２３は、マルチフレーム同期部２４からの
２Ｍ ＰＣＭ信号のＣＲＣ−４の復号制御信号により、
ユニポーラの２Ｍ ＰＣＭ信号のＣＲＣ−４のチエツク
を行う。The decoding/comparing unit 23 uses the CRC-4 decoding control signal of the 2M PCM signal from the multi-frame synchronizing unit 24 to
Checks CRC-4 of unipolar 2M PCM signal.
分離部２５は、マルチフレーム同期部２４からの３８４
ｋｂｐｓのＣＲＣ−４の復号制御信号により、同期部２
２から出力される２Ｍ ＰＣＭ信号から、チャネルＣ
ＨＩ〜ＣＨ５の３８４ｋｂρＳのデータと、それぞれの
データのＣＲＣ−４の比較結果であるＣＲ（、−４信号
とを分離して出力する。The separation unit 25 receives the 384 signals from the multi-frame synchronization unit 24.
The synchronization unit 2 uses the kbps CRC-4 decoding control signal.
From the 2M PCM signal output from channel C
The 384 kb ρS data of HI to CH5 and the CR(, -4 signal which is the CRC-4 comparison result of each data) are separated and output.
復号・比較部２６１〜２６．は、分離部２５から出力さ
れるチャネルＣＨＩ −ＣＨ５のＣＲＣ−４信号のエラ
ーチエツクをして、検出結果をそれぞれ出力する。Decoding/comparison units 261-26. performs an error check on the CRC-4 signals of channels CHI-CH5 output from the separation section 25 and outputs the detection results, respectively.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
チャネルＣＨ１〜ＣＨ５の３８４ｋｂｐｓのデータが、
ＰＣＭ端局装置１０の符号部１１．〜１１．と、多重部
１３とに人力される。一方、ＣＲＣ−４のマルチフレー
ムジェネレータ１２から出力される制御信号が、符号部
１１１〜ｌｌｓ、 １４と多重部１５とに入力される。The 384kbps data of channels CH1 to CH5 is
The code section 11 of the PCM terminal device 10. ~11. and the multiplexing section 13 manually. On the other hand, a control signal output from the CRC-4 multi-frame generator 12 is input to the encoders 111 to 14 and the multiplexer 15.
符号部１１ ＋〜ｌｌｓが、マルチフレームジェネレー
タ１２からの制御信号により、チャネルＣＨＩ〜ＣＨ５
のデータのＣＲＣ−４の演算をして、演算結果を多重部
１３に出力する。多重部１３が、符号部１１、〜１１．
からの演算結果とチャネルＣＨＩ〜ＣＨ５のデータとを
多重化して、２Ｍ ＰＣＭ信号を符号部１４と多重部１
５とに出力する。符号部１４は、多重部１３から２Ｍ
ＰＣＭ信号が入力されると、マルチフレームジェネレ
ータ１２からの制御（Ｋ 号により、この２Ｍ ＰＣＭ
信号のＣＲＣ−４の演算をして、演算結果を多重部１５
に出力する。多重部１５は、マルチフレームジェネレー
タ１２からの制御コ■信号により、多重部１３からの２
Ｍ ＰＣＭ信号と符号部１４からの演算結果とを多重
化して、ユニポーラの２Ｍ ＰＣＭ信号を出力する。The encoding unit 11
CRC-4 calculation is performed on the data, and the calculation result is output to the multiplexing section 13. The multiplexing unit 13 includes the code units 11, -11.
, and the data of channels CHI to CH5, a 2M PCM signal is sent to the encoder 14 and the multiplexer 1.
Output to 5. The code section 14 receives 2M from the multiplex section 13.
When a PCM signal is input, this 2M PCM signal is
The CRC-4 of the signal is calculated and the calculation result is sent to the multiplexer 15.
Output to. The multiplexer 15 receives two signals from the multiplexer 13 in response to a control signal from the multi-frame generator 12.
The M PCM signal and the calculation result from the encoder 14 are multiplexed to output a unipolar 2M PCM signal.
このような２Ｍ ＰＣＭ信号のマルチフレーム構成が、
第２図に示されている。The multi-frame structure of such a 2M PCM signal is
It is shown in FIG.
第２図に示されるように、この２Ｍ ＰＣＭ信号のマル
チフレームが、２つのサブマルチフレームＩ、■とで構
成されている。サブマルチフレームＩがフレームＮｏ、
Ｏ〜７のフレームで構成されており、サブマルチフレ
ーム■がフレームＮｏ、 ８〜１５のフレームで構成さ
れている。そして、フレームＮｏ、 Ｏ〜１５のフレー
ムがそれぞれビットＮｏ。As shown in FIG. 2, the multiframe of this 2M PCM signal is composed of two sub-multiframes I and (2). Sub-multiframe I is frame No.
It is composed of frames 0 to 7, and sub-multiframe (2) is composed of frame No. 8 to 15. Frame No. 0 to 15 each have a bit No.
１〜８のビットで構成されている。このようなマルチフ
レームにおいて、本実施例は、サブマルチフレーム■の
、フレームＮｏ、１． ３． ５． ７のビットＮｏ、
４〜８のビット及びサブマルチフレームＨの、フレー
ムＮｏ、 ９ 、１１．１３．１５のビットＮｏ。It consists of bits 1 to 8. In such a multiframe, the present embodiment uses frame No. 1 . 3. 5. Bit number of 7,
Bits 4 to 8 and bit numbers of frame No. 9, 11, 13, and 15 of sub-multiframe H.
４〜８のビットを用いて、チャネルＣＨＩ〜ＣＨ５の３
８４ ｋｂｐｓのデータのＣＲＣ−４演算結果を伝送す
る。フレーム１，３，５，７，９，１１，１３゜１５の
ビア１−Ｎｏ、４〜８のビットは、本来ＺＭ ＰＣＭフ
レーム構成中のタイムスロットＯの国内使用のＦｒｅｅ
ｂｉｔ （以下、スペア−ビットと記す）５ｂｉｔで
ある。このスペア−ビットを用いて、次のようにしてＣ
ＲＣ−４の演算結果が伝送される。Using bits 4 to 8, 3 of channels CHI to CH5
CRC-4 calculation result of 84 kbps data is transmitted. Via 1-No. and bits 4 to 8 of frames 1, 3, 5, 7, 9, 11, 13゜15 are originally Free for domestic use in time slot O in the ZM PCM frame configuration.
bit (hereinafter referred to as spare bit) is 5 bits. Using this spare bit, C
The calculation result of RC-4 is transmitted.
符号部１１．で演算された、チャネルＣＨＩのデータの
ＣＲＣ−４の演算結果は、フレームＮｏ、 ｌ 。Code part 11. The calculation result of CRC-4 of the data of channel CHI calculated in frame No. l.
３．５．７及びフレームＮｏ、 ９ 、１１．１３．１
５のビットＮ００４のビットに多重化されて伝送される
。3.5.7 and frame No. 9, 11.13.1
It is multiplexed into bit N004 of 5 and transmitted.
すなわち、ビットＣ１〜ＣＩ４に演算結果が多重化され
て伝送される。同様にして、チャネルＣＨ２゜ＣＨ３，
ＣＨ４，ＣＨ５のデータのＣＲＣ−４演算結果が、それ
ぞれビットＣ２１〜Ｃ２４１Ｃ：ｌｌ−Ｃ３４゜Ｃ４１
〜Ｃ，４，Ｃ５，〜ＣＳａを用いて伝送される。なお、
第２図において、ビットＳｉは国際使用のためのスペア
−ビットであり、ビットＡは警報ビットである。That is, the operation results are multiplexed into bits C1 to CI4 and transmitted. Similarly, channels CH2°CH3,
The CRC-4 operation results of data of CH4 and CH5 are bits C21 to C241C:ll-C34°C41, respectively.
~C, 4, C5, ~CSa. In addition,
In FIG. 2, bit Si is a spare bit for international use and bit A is an alarm bit.
多重部１５から出力されるこのようなユニポーラの２Ｍ
ＰＣＭ信号が変換部１６に入力される。変換部１６が
、ユニポーラの２Ｍ ＰＣＭ信号をバイポーラの２Ｍ
ＰＣＭ信号に変換して、伝送路１０１に送信する。Such a unipolar 2M signal output from the multiplexer 15
The PCM signal is input to the converter 16. The conversion unit 16 converts the unipolar 2M PCM signal into bipolar 2M
It is converted into a PCM signal and transmitted to the transmission path 101.
ＰＣＭ端局装置１０と対向するＰＣＭ端局装置２０の変
換部２１が、伝送路１０１からバイポーラの２ＭＰＣＭ
信号を受信すると、この信号をユニポーラの２Ｍ ＰＣ
Ｍ信号に変換して、同期部２２に出力する。同期部２２
は、変換部２１からユニポーラの２Ｍ ＰＣＭ信号が入
力されると、フレーム、マルチフレーム同期をとった後
、２Ｍ ＰＣＭ信号のＣＲＣ−４の同期制御信号をマル
チフレーム同期部２４へ出力する。マルチフレーム同期
部２４は、２Ｍ ＰＣＭ信号のＣＲＣ−４の同期制御
信号が入力されると同期をとって、復号・比較部２３に
２ＭＰＣＭ信号のＣＲＣ−４の復号制御信号を出力し、
分離部２５に３８４ｋｂｐｓのＣＲＣ−４の復号制御信
号を出力する。復号・比較部２３が、２Ｍ ＰＣＭ信号
のＣＲＣ−４の復号制御信号により、ユニポーラの２Ｍ
ＰＣＭ信号のＣＲＣ−４ビツトのチエツクを行う。そ
して、擬似同期等によりエラーレイトが多すぎるなどの
場合には、制御信号を分離部２５に出力して、次段以降
の回路に対し制御を行う。一方、２Ｍ ＰＣＭ信号中の
ＣＲＣ−４にエラーレイトの多すぎるなどの問題がなけ
れば、分離部２５が、マルチフレーム同期回路２４から
の３８４ｋｂｐｓのＣＲＣ−４の復号制御信号により、
同期部２２から出力される、第２図に示されるフレーム
構造の２Ｍ ＰＣＭ信号から、チャネルＣＨＩ〜ＣＨ
５の３８４ｋｂｐｓのデータと、それぞれのデータのＣ
ＲＣ−４の比較結果であるＣＲＣ−４信号とを分離して
出力する。復号・比較部２６１ は、チャネルＣＨＩの
ＣＲＣ−４信号が入力されると、このＣＲＣ−４信号に
基づいて、エラーチエツクしその結果を、チャネルＣＨ
Ｉの３８４ｋｂｐｓデータのエラーレイト検出結果とし
て出力端子２０１がら出力する。同様にして、復号・比
較部２６□〜２６．もチャネルＣＨ２〜ＣＨ５のデータ
のエラーレイト検出結果を、それぞれ出力端子２０２〜
２０５から出力する。The conversion unit 21 of the PCM terminal device 20 facing the PCM terminal device 10 converts bipolar 2MPCM from the transmission path 101.
When a signal is received, this signal is sent to a unipolar 2M PC.
It is converted into an M signal and output to the synchronization section 22. Synchronization section 22
When the unipolar 2M PCM signal is input from the conversion unit 21, the unit performs frame and multiframe synchronization, and then outputs a CRC-4 synchronization control signal of the 2M PCM signal to the multiframe synchronization unit 24. When the CRC-4 synchronization control signal of the 2M PCM signal is input, the multi-frame synchronization unit 24 synchronizes and outputs the CRC-4 decoding control signal of the 2MPCM signal to the decoding/comparison unit 23,
A CRC-4 decoding control signal of 384 kbps is output to the separation unit 25. The decoding/comparing unit 23 uses the CRC-4 decoding control signal of the 2M PCM signal to convert the unipolar 2M
Checks the CRC-4 bit of the PCM signal. If the error rate is too high due to pseudo-synchronization or the like, a control signal is output to the separation section 25 to control the circuits in the next and subsequent stages. On the other hand, if there is no problem such as too many error rates in CRC-4 in the 2M PCM signal, the demultiplexing unit 25 uses the 384 kbps CRC-4 decoding control signal from the multi-frame synchronization circuit 24.
From the 2M PCM signal with the frame structure shown in FIG. 2 output from the synchronization unit 22, channels CHI to
5 384kbps data and C of each data
The CRC-4 signal, which is the RC-4 comparison result, is separated and output. When the CRC-4 signal of the channel CHI is input, the decoding/comparing unit 261 performs an error check based on this CRC-4 signal and applies the result to the channel CHI.
It is output from the output terminal 201 as the error rate detection result of the 384 kbps data of I. Similarly, the decoding/comparing units 26□ to 26. The error rate detection results of the data of channels CH2 to CH5 are also output to output terminals 202 to 202, respectively.
Output from 205.
このようにして本実施例は、ＺＭ ＰＣＭフレーム構
成中のタイムスロットＯの国内使用のスペア−ビット５
ビツト （ｎｏｎ ５ｙｎｃ ｗｏｒｄ）を３８４ｋｂ
ｐｓの５チヤネルのそれぞれに対応させ、２Ｍ ＰＣＭ
信号用ＣＲＣ−４マルチフレームの構成にあわせ、３８
４ｋｂｐｓデータのチャネルのＣＲＣ−４の演算結果を
伝送することにより、２Ｍ ＰＣＭ信号レベルのエラ
ーレイトのチエツクのみならず、３８４ｋｂｐｓデータ
のチャネルごとのエラーチエツクが可能となる。In this way, the present embodiment saves the domestic use spare bit 5 of time slot O in the ZM PCM frame configuration.
bit (non 5sync word) 384kb
2M PCM corresponding to each of the 5 channels of PS
38 according to the configuration of the signal CRC-4 multiframe.
By transmitting the CRC-4 calculation result of the 4 kbps data channel, it is possible to check not only the error rate of the 2M PCM signal level but also the error check of each channel of 384 kbps data.
以上説明したように本発明は、送信側で各チャネルの巡
回符号検査の演算をして、この演算結果を受信側に送り
、受信側でこの演算結果に基づいて各チャネルのデータ
の誤りを検出するので、送受信するデータの品質をチャ
ネル単位で監視することが可能となる効果がある。As explained above, the present invention calculates the cyclic code check for each channel on the transmitting side, sends the result of this calculation to the receiving side, and detects errors in the data of each channel based on the result of this calculation on the receiving side. Therefore, it is possible to monitor the quality of transmitted and received data on a channel-by-channel basis.
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の実施例に使用されるマルチフレーム構成の
一例を示す図である。
１０、２０・・・ＰＣＭ端局装置
１１、１４・・・符号部
１２・・・・・マルチフレームジェネレータ１３、１５
・・・多重部
１６、２１・・・変換部
２２・・・・・同期部
２３、２６・・・復号・比較部
２４・・・・・マルチフレーム同期部
２５・・・・・分離部FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing an example of a multi-frame configuration used in the embodiment of FIG. 10, 20... PCM terminal equipment 11, 14... Code section 12... Multi-frame generator 13, 15
... Multiplexing section 16, 21 ... Conversion section 22 ... Synchronization section 23, 26 ... Decoding/comparison section 24 ... Multi-frame synchronization section 25 ... Separation section
Claims (1)
信する送信側と、前記送信側からのデータを受信して前
記複数チャネルのデータを出力する受信側とを備え、送
受信されるデータの品質を監視するデータ品質監視方式
において、 前記送信側は、 前記複数チャネルのデータの巡回符号検査の演算をして
、各チャネルのデータの演算結果をそれぞれ出力する符
号手段と、 前記符号手段からの各チャネルの演算結果を、前記マル
チフレーム構成のそれぞれの所定ビットに多重化して、
多重化信号を前記受信側に送信する多重手段とを備え、 前記受信側は、 受信した前記多重化信号のマルチフレーム構成から、前
記複数チャネルのデータと、前記各チャネルの演算結果
とを分離する分離手段と、 前記分離手段からの各チャネルの演算結果から、受信し
た各チャネルのデータの誤りを検出して、検出結果をそ
れぞれ出力する復号手段とを備えることを特徴とするデ
ータ品質監視方式。(1) A transmitting side that transmits data on multiple channels in a multi-frame configuration, and a receiving side that receives data from the transmitting side and outputs data on the multiple channels, and monitors the quality of the data being transmitted and received. In the data quality monitoring system, the transmitting side includes: encoding means for performing a cyclic code check operation on the data of the plurality of channels and outputting the operation results of the data of each channel; and multiplexing the calculation result into each predetermined bit of the multi-frame configuration,
multiplexing means for transmitting a multiplexed signal to the receiving side, and the receiving side separates data of the plurality of channels and calculation results of each channel from the multi-frame configuration of the received multiplexed signal. A data quality monitoring system comprising: a separating means; and a decoding means for detecting errors in received data of each channel from the calculation results of each channel from the separating means and outputting the detection results.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29915588A JPH02143738A (en) | 1988-11-25 | 1988-11-25 | Data quality monitoring system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29915588A JPH02143738A (en) | 1988-11-25 | 1988-11-25 | Data quality monitoring system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143738A true JPH02143738A (en) | 1990-06-01 |
Family
ID=17868839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29915588A Pending JPH02143738A (en) | 1988-11-25 | 1988-11-25 | Data quality monitoring system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143738A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014232A (en) * | 2004-06-29 | 2006-01-12 | Chugoku Electric Power Co Inc:The | Communication system |
| US7324913B2 (en) * | 2006-02-01 | 2008-01-29 | International Business Machines Corporation | Methods and apparatus for testing a link between chips |
-
1988
- 1988-11-25 JP JP29915588A patent/JPH02143738A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014232A (en) * | 2004-06-29 | 2006-01-12 | Chugoku Electric Power Co Inc:The | Communication system |
| JP4557615B2 (en) * | 2004-06-29 | 2010-10-06 | 中国電力株式会社 | Communications system |
| US7324913B2 (en) * | 2006-02-01 | 2008-01-29 | International Business Machines Corporation | Methods and apparatus for testing a link between chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577196A (en) | Intelligent digital signal hitless protection switch | |
| JPH04151920A (en) | Time division multiplexer/demultiplexer | |
| HU216677B (en) | Arrangement for matching mobil telephone network and isdn having different clock rates | |
| US4876686A (en) | Fault detection signal transmission system | |
| KR940004461B1 (en) | Cryptographic digital signal tranceiver method and apparatus | |
| US4616361A (en) | Digital signal and multiplex device | |
| JPH02143738A (en) | Data quality monitoring system | |
| JPH0271636A (en) | Time-division multiplexer data transmission system | |
| JPH0261826B2 (en) | ||
| US4908818A (en) | Multiplex communication arrangement capable of selectively monitoring active multiplexers and of simultaneously checking an input to a stand-by demultiplexer | |
| JP3050160B2 (en) | Line quality monitoring method | |
| KR0135542B1 (en) | European line machine device | |
| KR930003202B1 (en) | Transmitting apparatus of digital picture image signal | |
| JPS60133A (en) | Digital transmission system | |
| JP2002217854A (en) | Multiplexer provided with transmission line fault detecting function | |
| JPH05308339A (en) | Communication device | |
| JPH0393332A (en) | Radio transmitter-receiver | |
| JPH04150362A (en) | Variable bit type order wire equipment | |
| JPH0563682A (en) | Bit error check system for transmission line | |
| JPH0267857A (en) | Code error detecting system for voice channel | |
| JP2000124881A (en) | Transmission line interface switching method | |
| JPH0447843A (en) | Data communication system and data transmitting method | |
| JPH0818532A (en) | Monitor or multiplex converter monitor changeover system | |
| JP2001144719A (en) | Remote supervisory and control method for transmitting device | |
| JPH04189043A (en) | Error correction coding circuit, error correction decoding circuit and error correction multiplexing method |