JPH02137430A - System for multiplexing adpcm channel board - Google Patents
System for multiplexing adpcm channel boardInfo
- Publication number
- JPH02137430A JPH02137430A JP29006788A JP29006788A JPH02137430A JP H02137430 A JPH02137430 A JP H02137430A JP 29006788 A JP29006788 A JP 29006788A JP 29006788 A JP29006788 A JP 29006788A JP H02137430 A JPH02137430 A JP H02137430A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- adpcm
- time slot
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000011664 signaling Effects 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 abstract description 23
- 238000000926 separation method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力される音声帯域信号をＡＤＰＣＭ（＾ｄ
ａｐｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｕ１ｓｅ
Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号に変換し、ま
た、回線制御信号のレベル変換を行い、シグナリング信
号とするＡＤＰＣＭチャンネル盤を含む１次群ＰＣＭ端
局装置（以下、チャンネルバンクという）でのバンドル
（Ｂｕｎｄ ｌｅ）フレームによる伝送に関し、特に、
ＡＤＰＣＭチャンネル盤の多重化方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention converts input audio band signals into ADPCM (^d
aptive Differential Pulse
(Code Modulation) signal, converts the level of the line control signal, and converts the level of the line control signal to the ADPCM channel board used as the signaling signal. In particular, regarding transmission by
This invention relates to a multiplexing method for ADPCM channel boards.
チャンネルバンクにおいてＢｕｎｄｌｅフレームによる
伝送を容易に実現するために、ＡＤＰＣＭ信号とシグナ
リング信号の伝送を時分割で行う適切な方式は未だ提案
されていない。An appropriate method for time-divisionally transmitting ADPCM signals and signaling signals in order to easily realize transmission using Bundle frames in a channel bank has not yet been proposed.
そこで本発明の目的は、チャンネルバンクにおいてＢｕ
ｎｄｌｅフレームによる伝送を容易に実現するために、
ＡＤＰＣＭ信号とシグナリング信号の伝送を時分割で行
うＢｕｎｄｌｅフレームでのＡＤＰＣＭチャンネル盤多
重化方式を提供することにある。Therefore, an object of the present invention is to
In order to easily realize transmission using ndle frame,
An object of the present invention is to provide an ADPCM channel board multiplexing method using a Bundle frame that performs time-division transmission of ADPCM signals and signaling signals.
本発明は、入力される音声帯域信号をＡＤＰＣＭ信号に
変換し、また回線制御信号のレベル変換を行いシグナリ
ング信号とするＡＤＰＣＭチャンネル盤を含む１次群Ｐ
ＣＭ端局装置でバンドルフレームを用いて伝送する場合
のＡＤＰＣＭチャンネル盤多重化方式であって、
ＡＤＰＣＭ信号のタイムスロット番号が＃１〜＃１１．
＃１３〜＃２３で、シグナリング信号のタイムスロッ
ト番号が＃２５〜＃４７のＡＤＰＣＭチャンネル盤２２
枚と、このタイムスロット番号＃２５〜＃４７のシグナ
リング信号をデルタチャンネルフォーマットに変換し、
変換されたデルタチャンネル信号のタイムスロット番号
が＃１２と＃２４となるデルタチャンネル盤２枚の合計
２４枚のパネル一組と、ＡＤＰＣＭ信号のタイムスロッ
ト番号が＃２５〜＃３５． ＃３７〜＃４７で、シグナ
リング信号のタイムスロット番号が＃１〜＃２３のＡＤ
ＰＣＭチャンネル盤２２枚と、このタイムスロット番号
＃１〜＃２３のシグナリング信号をデルタチャンネルフ
ォーマットに変換し、変換されたデルタチャンネル信号
のタイムスロット番号が＃３６と＃４８となるデルタチ
ャンネル盤２枚の合計２４枚のパネル一組と、前記２組
のパネルからの信号を多重し、バンドルフレームの１次
群ＰＣＭ信号に変換する共通部とを有している。The present invention converts an input audio band signal into an ADPCM signal, and converts the level of a line control signal into a signaling signal.
This is an ADPCM channel board multiplexing method when a CM terminal station transmits using a bundle frame, and the time slot number of the ADPCM signal is #1 to #11.
#13 to #23, ADPCM channel board 22 with signaling signal time slot numbers #25 to #47
and converts the signaling signals of timeslot numbers #25 to #47 into delta channel format,
A set of 24 panels in total, two delta channel boards whose time slot numbers of converted delta channel signals are #12 and #24, and a set of 24 panels whose time slot numbers of ADPCM signals are #25 to #35. In #37 to #47, ADs whose signaling signal time slot numbers are #1 to #23
22 PCM channel boards and 2 delta channel boards that convert the signaling signals of time slot numbers #1 to #23 into delta channel format, and the time slot numbers of the converted delta channel signals are #36 and #48. 24 panels in total, and a common section that multiplexes signals from the two sets of panels and converts them into a primary group PCM signal of a bundle frame.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例のブロック図で、第２図は
第１図の一部詳細ブロック図、第３図は信号構成図であ
る。なお第３図において、（ａ）はタイムスロット番号
を、（ｂ）はＤＧ−Ａ信号バスの信号構成を、（Ｃ）は
ＤＣ−Ｂ信号バスの信号構成を示している。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a partially detailed block diagram of FIG. 1, and FIG. 3 is a signal configuration diagram. In FIG. 3, (a) shows the time slot number, (b) shows the signal configuration of the DG-A signal bus, and (C) shows the signal configuration of the DC-B signal bus.
第１図において、チャンネル部２０は、ＤＣ−Ａ信号バ
ス２に接続された、２２枚のＡＤＰＣＭチャンネル盤Ａ
１〜Ａｌｌ、 Ａ１３〜Ａ２３と、２枚のデルタチャン
ネル盤ＡＩ２． Ａ２４よりなる１組のパネル３０と
、ＤＣ−Ｂ信号バス３に接続された、２２枚のＡＤＰＣ
Ｍチャンネル盤８１〜Ｂｌｌ、 ８１３〜Ｂ２３と、
２枚のデルタチャンネル盤Ｂ１２． Ｂ２４よりなる
１組のパネル４０とを備えている。In FIG. 1, the channel section 20 includes 22 ADPCM channel boards A connected to the DC-A signal bus 2.
1~All, A13~A23, and two delta channel boards AI2. A set of A24 panels 30 and 22 ADPCs connected to the DC-B signal bus 3
M channel boards 81~Bll, 813~B23,
Two delta channel boards B12. A set of panels 40 made of B24.
パネル３０において、ＡＤＰＣＭチャンネル盤Ａ１〜Ａ
ｌｌとデルタチャンネル盤Ａ１２とが１つのＢｕｎｄｌ
ｅを構成し、ＡＤＰＣＭチャンネル盤ＡＩ３〜Ａ２３と
デルタチャンネル盤Ａ２４とが１つのＢｕｎｄｌｅを構
成する。In panel 30, ADPCM channel boards A1 to A
ll and delta channel board A12 are in one Bundl.
ADPCM channel boards AI3 to A23 and delta channel board A24 form one Bundle.
また、パネル４０において、ＡＤＰＣＭチャンネルＩＢ
Ｉ〜Ｂｌｌとデルタチャンネル１Ｂ１２とが１つのＢｕ
ｎｄｌｅを構成し、ＡＤＰＣＭチャンネル盤Ｂ１３〜Ｂ
２３とデルタチャンネル盤Ｂ２４とが１つのＢｕｎｄｌ
ｅを構成している。Also, in the panel 40, ADPCM channel IB
I~Bll and delta channel 1B12 are one Bu
ndle and ADPCM channel boards B13-B
23 and delta channel board B24 are in one bundle.
It constitutes e.
共通部１０は、２組のパネル３０．４０からの信号を多
重し、Ｂｕｎｄｌｅフレームの１次群ＰＣＭ信号（ＤＳ
１信号）に変換するものであり、多重分離回路１１を有
している。The common unit 10 multiplexes the signals from the two sets of panels 30 and 40, and outputs the primary group PCM signal (DS
1 signal), and includes a demultiplexing circuit 11.
なお第１図において、１はＤ３１回線を示している。Note that in FIG. 1, 1 indicates the D31 line.
第２図は、第１図の共通部１０およびパネル３０の１つ
のＢｕｎｄｌｅ （Ａ １〜Ａｌ２）を詳細に示す図で
ある。FIG. 2 is a diagram showing in detail one Bundle (A1 to Al2) of the common part 10 and panel 30 of FIG. 1.
ＡＤＰＣＭチャンネル盤Ａ１〜Ａｌｌは、それぞれ、送
信信号処理回路２１および受信信号処理回路２２を有し
、デルタチャンネル盤Ａ１２は、デルタチャンネル信号
多重回路２３およびデルタチャンネル信号分離回路２４
を有している。一方、共通部１０は、多重回路１１Ｓお
よび分離回路１１Ｒを有している。ADPCM channel boards A1 to All each have a transmission signal processing circuit 21 and a reception signal processing circuit 22, and the delta channel board A12 has a delta channel signal multiplexing circuit 23 and a delta channel signal separation circuit 24.
have. On the other hand, the common section 10 includes a multiplex circuit 11S and a separation circuit 11R.
ＡＤＰＣＭチャンネル盤Ａ１は送信回線信号４を送信信
号処理回路２１で、３２ｋｂｉｔ／ｓ Ａ Ｄ Ｐ
ＣＭ信号とシグナリング信号に変換し、ＡＤＰＣＭ信号
を第３図（ａ）、 （ｂ）で示すようにタイムスロッ
ト番号＃１のＶＦ−ＡＩとして、またシグナリング信号
をタイムスロット番号＃２５の５Ｇ−ＡＩとしてＤＣ−
Ａ送信信号２Ｓへ出力する。同様に、ＡＤＰＣＭチャン
ネル盤Ａ２〜Ａｌｌも、それぞれＡＤＰＣＭ信号を第３
図（ａ）、 （ｂ）のタイムスロット番号＃２〜＃１
１（７）ＶＦ −Ａ２〜ＶＦ・Ａｌｌとして、シグナリ
ング信号をタイムスロット番号＃２６から＃３５の５Ｇ
−Ａ２−５Ｇ−ＡｌｌとしてＤＣ−Ａ送信信号２Ｓへ出
力する。The ADPCM channel board A1 transmits the transmission line signal 4 by the transmission signal processing circuit 21, and converts it to 32kbit/s ADP.
The ADPCM signal is converted into a CM signal and a signaling signal, and the ADPCM signal is converted into the VF-AI of time slot number #1 as shown in Fig. 3 (a) and (b), and the signaling signal is converted into the 5G-AI of time slot number #25. as DC-
Output to the A transmission signal 2S. Similarly, ADPCM channel boards A2 to All also transmit ADPCM signals to the third
Time slot numbers #2 to #1 in figures (a) and (b)
1 (7) As VF-A2 to VF・All, send the signaling signal to 5G in time slot numbers #26 to #35.
-A2-5G-All and output to the DC-A transmission signal 2S.
デルタチャンネル盤ＡＩ２は、ＤＣ−Ａ送信信号２Ｓ中
のシグナリング信号５Ｇ−ＡｔからＳＧ・Ａｌｌまでを
入力し、デルタチャンネル信号多重回路２３にて、Ｂｅ
１ｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｒｅ５ｅａｒｃｈ
発行のＴｅｃｈｎｉｃａｌ Ｒｅｆｅｒｅｎｃｅ ＴＲ
−ＴＳＹ−０００２１０ｌ５ｓｕｅ ｌで規定されてい
るデルタチャンネルマルチフレーム構成に変換し、デル
タチャンネル信号とし、第３図（ａ）、 （ｂ）のタ
イムスロット番号＃１２のＤＣｌとしてＤＣ−Ａ送信信
号２Ｓへ出力する。The delta channel board AI2 inputs the signaling signals 5G-At to SG/All in the DC-A transmission signal 2S, and the delta channel signal multiplexing circuit 23 outputs the signals from Be
1l Communication Research
Published Technical Reference TR
-Convert to the delta channel multi-frame configuration specified in TSY-000210l5sue l, make it a delta channel signal, and send it to the DC-A transmission signal 2S as DCl of time slot number #12 in Figures 3 (a) and (b). Output.
これとは逆に、ＤＣ−Ａ受信）言号２Ｒ中のタイムスロ
ット番号＃１２のデルタチャンネル信号ＤＣ１をデルタ
チャンネル盤Ａ１′２が入力すると、デルタチャンネル
信号分離回路２４で各ＡＤＰＣＭチャンネルごとのシグ
ナリング信号に分離し、第３図（ａ）、 （ｂ）のタ
イムスロット番号＃２５〜＃３５の５Ｇ−Ａｌ〜Ｓ Ｇ
−ＡｌｌとしてＤＣ−Ａ受信信号２Ｒへ出力する。Conversely, when the delta channel board A1'2 inputs the delta channel signal DC1 of time slot number #12 in the DC-A reception) word 2R, the delta channel signal separation circuit 24 performs signaling for each ADPCM channel. Separated into signals, 5G-Al to SG of time slot numbers #25 to #35 in Fig. 3 (a) and (b)
-Output as All to the DC-A received signal 2R.
ＡＤＰＣＭチャンネル盤Ａ１〜Ａｌｌは、ＤＧ・Ａ受信
信号２ＲによりＡＤＰＣＭ信号をタイムスロット番号＃
１〜＃１１で、またシグナリング信号をタイムスロット
番号＃２５〜＃３５で受信信号処理回路２２に入力し、
それぞれ受信回線信号５に変換し出力する。ADPCM channel boards A1 to All send the ADPCM signal to time slot number # by DG・A reception signal 2R.
1 to #11, and input the signaling signal to the received signal processing circuit 22 at time slot numbers #25 to #35,
Each is converted into a receiving line signal 5 and output.
以上、１つのＢｕｎｄｌｅ （Ａ Ｄ Ｐ ＣＭチャン
ネル盤Ａ１〜Ａｌｌの１１枚とデルタチャンネル盤ＡＩ
２の１枚）について述べたが、第１図のＤＧ−Ａ信号バ
ス２にインタフェースするもう１つのＢｕｎｄｌｅを構
成するＡＤＰＣＭチャンネル盤ＡＩ３〜Ａ２３およびデ
ルタチャンネル盤Ａ２４についても同様な信号構成とな
る。すなわち、ＡＤＰＣＭ信号は第３図（ａ）、 （
ｂ）のタイムスロット番号＃１３から＃２３のＶＦ−Ａ
１３〜Ｖ Ｆ −Ａ２３となり、シグナリング信号はタ
イムスロット＃３７〜＃４７の５Ｇ−Ａ１３〜５Ｇ−Ａ
２３となる。また、デルタチャンネル信号はタイムスロ
ット番号＃２４のＤＣ２となる。As mentioned above, one Bundle (11 pieces of ADP CM channel boards A1 to All and delta channel board AI
2), the ADPCM channel boards AI3 to A23 and delta channel board A24, which constitute another Bundle that interfaces to the DG-A signal bus 2 in FIG. 1, have similar signal configurations. That is, the ADPCM signal is as shown in Fig. 3(a), (
b) VF-A with time slot numbers #13 to #23
13 to V F -A23, and the signaling signal is 5G-A13 to 5G-A in time slots #37 to #47.
It will be 23. Further, the delta channel signal becomes DC2 of time slot number #24.
このようにして第１図のＤＣ−Ａ信号バス２とインタフ
ェースするパネル３０の２つのＢｕｎｄｌｅは、第３図
（ｂ）に示す信号構成のように、タイムスロット番号＃
１〜＃２４でＢｕｎｄｌｅフレーム信号を構成し、タイ
ムスロット番号＃２５〜＃４７でＡＤＰＣＭチャンネル
盤とデルタチャンネル盤のシグナリング情報の伝送を行
う。In this way, the two Bundles on the panel 30 that interface with the DC-A signal bus 2 in FIG.
1 to #24 constitute a bundle frame signal, and time slot numbers #25 to #47 transmit signaling information for the ADPCM channel board and delta channel board.
一方、第１図のＤＣ−Ｂ信号バス３とインタフェースす
るパネル４０の２つのＢｕｎｄｌｅ （Ａ Ｄ Ｐ Ｃ
Ｍチャンネル盤Ｂ１〜Ｂｌｌとデルタチャンネル盤Ｂ１
２、およびＡＤＰＣＭチャンネル盤Ｂ１３〜Ｂ２３とデ
ルタチャンネル盤Ｂ２４）では、第３図（ｃ）に示すよ
うにタイムスロット番号＃２５から＃４８でＢｕｎｄｌ
ｅフレーム信号を構成し、タイムスロット番号＃１〜＃
２３でＡＤＰＣＭチャンネル盤とデルタチャンネル盤の
シグナリング情報の伝送を行う。On the other hand, two Bundles (A D P C
M channel board B1~Bll and delta channel board B1
2, ADPCM channel boards B13 to B23, and delta channel board B24), the Bundle is set at time slot numbers #25 to #48 as shown in FIG. 3(c).
Configuring the e-frame signal, time slot numbers #1 to #
23, the signaling information of the ADPCM channel board and the delta channel board is transmitted.
第２図において、共通部１０！よ、ＤＣ−Ａ信号バス２
のＤＣ−Ａ送信信号２Ｓと、ＤＣ−Ｂ信号バス３のＤＧ
−Ｂ送信信号３Ｓを多重回路１１３に入力し、ＤＣ−Ａ
送信信号２Ｓのタイムスロット番号＃１〜＃２４のＶＦ
−Ａｌ〜ＤＣ２を、またＤＧ・Ｂ送信信号３Ｓのタイム
スロット番号＃２５〜＃４８のＶＦ−Ｂｌ〜ＤＣ４をそ
れぞれ選択し、４つのＢｕｎｄｌｅ信号とする多重化を
行う。さらにＤＳＬ信号のフレーム同期ビットを付加し
、ＤＳＬ送信信号ＩＳとしてＤ３１回線１へ送出する。In FIG. 2, the common part 10! Yo, DC-A signal bus 2
DC-A transmission signal 2S and DG of DC-B signal bus 3
-B transmission signal 3S is input to the multiplex circuit 113, and the DC-A
VF of time slot numbers #1 to #24 of transmission signal 2S
-Al to DC2 and VF-Bl to DC4 of time slot numbers #25 to #48 of the DG/B transmission signal 3S are selected, respectively, and multiplexed into four bundle signals. Furthermore, a frame synchronization bit of the DSL signal is added and sent to the D31 line 1 as a DSL transmission signal IS.
また、ＤＳ１回線１よりＤＳＩ受信信号ＩＲを共通部ｌ
Ｏが受信すると、ＤＳＩ信号のフレーム同期パターンを
検出し、同期を確立する。分離回路１１Ｒで、ＤＳＬ受
信信号のタイムスロット＃１〜＃２４（７）ＶＦ−Ａｌ
〜ＤＣ２（７）信号をＤＧ−Ａ信号バス２のＤＣ−Ａ
受信信号２Ｒへ出力し、Ｄｓ１受信信号のタイムスロッ
ト＃２５〜＃４８のＶＦ−Ｂｌ〜ＤＣ４の信号をＤＣ−
Ｂ信号バス３のＤＧＢ受信信号３Ｒへ出力する。In addition, the DSI received signal IR is transmitted from the DS1 line 1 to the common section l.
When received by O, it detects the frame synchronization pattern of the DSI signal and establishes synchronization. In the separation circuit 11R, time slots #1 to #24 (7) VF-Al of the DSL received signal
~ DC2 (7) signal to DC-A of DG-A signal bus 2
It outputs the signals of VF-Bl to DC4 in time slots #25 to #48 of the Ds1 received signal to DC-
Output to the DGB reception signal 3R of the B signal bus 3.
以上説明したように本発明を用いることにより、チャン
ネルバンクにおいてＢｕｎｄｌｅフレームによる伝送が
容易に実現できる効果がある。As explained above, by using the present invention, there is an effect that transmission using Bundle frames can be easily realized in a channel bank.
第１図および第２図は本発明の一実施例を示す図、
第３図は信号構成図である。
■・・・・・Ｄ８１回線
ＩＳ・・・・ＤＳＩ送信信号
ＩＲ・・・・ＤＳ１受信信号
２・・・・・ＤＣ−Ａ信号バス
２Ｓ・・・・ＤＣ−Ａ送信信号
２Ｒ・・・・ＤＣ−Ａ受信信号
３・・・・・ＤＧ−Ｂ信号バス
３Ｓ・・・・ＤＧ−Ｂ送信信号
３Ｒ・・・・ＤＣ−Ｂ受信信号
４・・・・・送信回線信号
５・・・・・受信回線信号
１０・・・・・共通部
・多重分離回路
・多重回路
・分離回路
・チャンネル部
・送信信号処理回路
・受信信号処理回路
・デルタチャンネル信号多重回路
・デルタチャンネル信号分離回路
、パネル
Ａ１３〜Ａ２４゜
Ｂ１３〜Ｂ２４
・・・ＡＤＰＣＭチャンネル盤
Ａ１２． Ａ２４． Ｂ１２． Ｂ２４・・・デ
ルタチャンネル盤
１１・ ・ ・ ・
１１Ｓ ・ ・ ・
１１Ｒ・ ・ ・
２０・ ・ ・ ・
２１・ ・ ・ ・
２２・ ・ ・ ・
２３・ ・ ・ ・
２４・ ・ ・ ・
３０．４０・ ・
Ａ１へＡ１１゜
Ｂ１〜Ｂ １１゜1 and 2 are diagrams showing an embodiment of the present invention, and FIG. 3 is a signal configuration diagram. ■...D81 line IS...DSI transmission signal IR...DS1 reception signal 2...DC-A signal bus 2S...DC-A transmission signal 2R... DC-A reception signal 3...DG-B signal bus 3S...DG-B transmission signal 3R...DC-B reception signal 4...Transmission line signal 5...・Reception line signal 10...Common part ・Demultiplexing circuit ・Multiple circuit ・Separation circuit ・Channel section ・Transmission signal processing circuit ・Reception signal processing circuit ・Delta channel signal multiplexing circuit ・Delta channel signal separation circuit, panel A13 ~A24°B13~B24...ADPCM channel board A12. A24. B12. B24...Delta channel board 11・ ・ ・ ・ 11S ・ ・ ・ 11R・ ・ 20・ ・ ・ 21・ ・ ・ ・ 22・ ・ ・ ・ 23・ ・ ・ 24・ ・ ・ 30.40・ ・A1 to A11゜B1~B 11゜
Claims (1)
し、また回線制御信号のレベル変換を行いシグナリング
信号とするＡＤＰＣＭチャンネル盤を含む１次群ＰＣＭ
端局装置でバンドルフレームを用いて伝送する場合のＡ
ＤＰＣＭチャンネル盤多重化方式であって、 ＡＤＰＣＭ信号のタイムスロット番号が＃１〜＃１１、
＃１３〜＃２３で、シグナリング信号のタイムスロット
番号が＃２５〜＃４７のＡＤＰＣＭチャンネル盤２２枚
と、このタイムスロット番号＃２５〜＃４７のシグナリ
ング信号をデルタチャンネルフォーマットに変換し、変
換されたデルタチャンネル信号のタイムスロット番号が
＃１２と＃２４となるデルタチャンネル盤２枚の合計２
４枚のパネル一組と、ＡＤＰＣＭ信号のタイムスロット
番号が＃２５〜＃３５、＃３７〜＃４７で、シグナリン
グ信号のタイムスロット番号が＃１〜＃２３のＡＤＰＣ
Ｍチャンネル盤２２枚と、このタイムスロット番号＃１
〜＃２３のシグナリング信号をデルタチャンネルフォー
マットに変換し、変換されたデルタチャンネル信号のタ
イムスロット番号が＃３６と＃４８となるデルタチャン
ネル盤２枚の合計２４枚のパネル一組と、前記２組のパ
ネルからの信号を多重し、バンドルフレームの１次群Ｐ
ＣＭ信号に変換する共通部とを有するＡＤＰＣＭチャン
ネル盤多重化方式。(1) Primary group PCM that includes an ADPCM channel board that converts the input audio band signal into an ADPCM signal and also converts the level of the line control signal and uses it as a signaling signal.
A when transmitting using a bundle frame at the end station equipment
It is a DPCM channel board multiplexing system, and the time slot numbers of the ADPCM signal are #1 to #11,
In #13 to #23, 22 ADPCM channel boards with signaling signal time slot numbers #25 to #47 and the signaling signals with time slot numbers #25 to #47 are converted into a delta channel format. A total of 2 delta channel boards with time slot numbers #12 and #24 of the delta channel signal.
One set of 4 panels, ADPC with ADPCM signal time slot numbers #25 to #35, #37 to #47, and signaling signal time slot numbers #1 to #23.
22 M channel records and this time slot number #1
A set of 24 panels in total, including two delta channel boards that convert the signaling signal of ~#23 into a delta channel format, and the time slot numbers of the converted delta channel signals are #36 and #48, and the two sets described above. The signals from the panels are multiplexed, and the primary group P of the bundle frame is
An ADPCM channel board multiplexing system that has a common section that converts into CM signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29006788A JPH02137430A (en) | 1988-11-18 | 1988-11-18 | System for multiplexing adpcm channel board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29006788A JPH02137430A (en) | 1988-11-18 | 1988-11-18 | System for multiplexing adpcm channel board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137430A true JPH02137430A (en) | 1990-05-25 |
Family
ID=17751360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29006788A Pending JPH02137430A (en) | 1988-11-18 | 1988-11-18 | System for multiplexing adpcm channel board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137430A (en) |
-
1988
- 1988-11-18 JP JP29006788A patent/JPH02137430A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2319886A1 (en) | Packet-transmitting system | |
| EP0369802A3 (en) | Network system | |
| JPH02137430A (en) | System for multiplexing adpcm channel board | |
| US5892771A (en) | System for establishing a TDM information protocol over a communications path | |
| JP2689508B2 (en) | Multiple information transmission processor for digital protection relay system | |
| JPS6367929A (en) | Communication controller | |
| JP3037371B2 (en) | Subscriber multiplex system | |
| JP2545538B2 (en) | Time division multiplexing transmission method | |
| JP2669844B2 (en) | Multiple access control method | |
| JP3772465B2 (en) | Digital line connection system | |
| JP3248503B2 (en) | Time division multiplexing circuit and time division multiplexing method | |
| JP3115067B2 (en) | Signaling data transmission method | |
| JPH042297A (en) | Line setting circuit | |
| JPS61181233A (en) | Frame synchronism system | |
| JPS6221338A (en) | Time division data multiplex system | |
| JPS58171151A (en) | Device for branching/inserting data | |
| JPH0373639A (en) | Voice data packet processing system | |
| JPH04115735A (en) | Time division multiplex converter | |
| JPH09266470A (en) | Transmission device | |
| JPH0194731A (en) | Time-division multiplexing device | |
| JPH03140031A (en) | Information distribution and collecting device | |
| JPS636931A (en) | Line circuit inscribed to the same communication area | |
| JPH04287589A (en) | Video signal multilplex system | |
| JPS6461146A (en) | Multiple access processing communication system | |
| JPH0738632B2 (en) | Transmission rate conversion method for digital data transmission |