JPH02132864A - Quantum interference type semiconductor device - Google Patents

Quantum interference type semiconductor device

Info

Publication number
JPH02132864A
JPH02132864A JP28705888A JP28705888A JPH02132864A JP H02132864 A JPH02132864 A JP H02132864A JP 28705888 A JP28705888 A JP 28705888A JP 28705888 A JP28705888 A JP 28705888A JP H02132864 A JPH02132864 A JP H02132864A
Authority
JP
Japan
Prior art keywords
resonant tunnel
tunnel barrier
layer
channel
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28705888A
Other languages
Japanese (ja)
Inventor
Makoto Okada
誠 岡田
Naoki Yokoyama
直樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28705888A priority Critical patent/JPH02132864A/en
Priority to US07/389,265 priority patent/US5130766A/en
Priority to EP89307963A priority patent/EP0357248B1/en
Priority to DE68921391T priority patent/DE68921391D1/en
Publication of JPH02132864A publication Critical patent/JPH02132864A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To make carriers, which are induced into an element, the same in speed by a method wherein a resonant tunnel barrier is provided to a contact section through which the carriers are introduced into a channel. CONSTITUTION:A side face of a formed epitaxial crystal is obliquely etched to form a slope where a resonant tunnel barrier structure is formed, the resonant tunnel barrier composed of a first barrier layer 8, a well layer 9, and a second barrier layer 10 and a source contact layer 11 are formed, and furthermore a source electrode 13, a drain electrode 14, and a gate electrode 15 are provided. As mentioned above, a resonant tunnel barrier is provided, whereby all injected electrons are made to have the same energy, so that the variability of the phase difference of an electron wave function which occurs when a control voltage is applied is eliminated and the range of a conductance change of an element is almost equal to a theoretical value.

Description

【発明の詳細な説明】 〔概 要〕 本発明は量子干渉半導体素子に関し、 素子に導入されるキャリャの速度を一定に揃えることを
目的とし、 〔産業上の利用分野〕 本発明は半導体内部に設けられたチャネルを走行するキ
ャリャの波動関数の位相差を制御して、素子のコンダク
タンスを制御する量子干渉型の半導体装置に関わるもの
である。
[Detailed Description of the Invention] [Summary] The present invention relates to a quantum interference semiconductor device, and an object of the present invention is to keep the speed of carriers introduced into the device constant. It relates to a quantum interference type semiconductor device that controls the conductance of an element by controlling the phase difference of the wave function of carriers traveling through a provided channel.

近年、リソグラ7イや結晶成長など半導体装置の形成に
関わる処理技術の進歩に伴って、様々な構造と機能を持
つ半導体素子が実用に供せられているが、S.Datt
a等によって提唱された量子干渉素子もその一つである
。該素子の詳細については(1) S.Datta e
t at. Phys.Rev.Lett.. 54.
 p.2344(2) S.Datta et al.
 Appl.Phys.Lett., ia. p.4
87(3) Bandyopadhyay et al
. IEDM−’86. Tech.Dig.,p.7
6 などの文献に記載されているが、その構造及び動作は概
略以下のように理解される。
In recent years, with advances in processing technology related to the formation of semiconductor devices, such as lithography and crystal growth, semiconductor elements with various structures and functions have been put into practical use. Datt
The quantum interference device proposed by et al. For details of the device, see (1) S. Datta e
t at. Phys. Rev. Lett. .. 54.
p. 2344(2) S. Datta et al.
Appl. Phys. Lett. , ia. p. 4
87(3) Bandyopadhyay et al.
.. IEDM-'86. Tech. Dig. , p. 7
6, and its structure and operation can be roughly understood as follows.

〔従来の技術〕[Conventional technology]

第6図は上記文献(1)に示されている量子干渉素子の
模式図である。図の紙面はX−Z平面であって、現実に
素子が形成される半導体基板面をX−Y平面とし、その
垂直断面が示されていると考えてよい。母体であるバル
ク状の半導体101の内部にバンドギャップの異なる半
導体材料で形成されたチャネル102は、コンダクタン
スの変化に関与する部分が2本の経路102′に分かれ
ており、更にチャネルの両端にはコンタクト103が設
けられた構造となっている。
FIG. 6 is a schematic diagram of the quantum interference device shown in the above-mentioned document (1). The paper surface of the figure is an X-Z plane, and it can be considered that the semiconductor substrate surface on which elements are actually formed is an X-Y plane, and a vertical cross section thereof is shown. A channel 102 formed of semiconductor materials with different band gaps inside a bulk semiconductor 101 that is a base body is divided into two paths 102' at the part involved in changing the conductance, and furthermore, there are two paths 102' at both ends of the channel. It has a structure in which contacts 103 are provided.

該素子の両コンタクト間に図示のように電圧を加えると
、左コンタクトから送り込まれた電子はチャネルを右方
に走行するが、チャネルが2つの経路に分かれている部
分では電子の波動関数は夫々の経路に分かれて進み、チ
ャネルの合流によって再び重ね合わされる。
When a voltage is applied between both contacts of the element as shown in the figure, electrons sent from the left contact travel to the right through the channel, but in the part where the channel is divided into two paths, the wave functions of the electrons are It divides into two paths, and then overlaps again by merging channels.

その際、チャネルに電場或いは磁場が印加されていると
、2つの経路の夫々を進行する波動関数に位相差が生じ
、再度重ね合わされた時に干渉しあうため、チャネル中
の電流値は実効的に増減される効果が生じる。
At that time, if an electric or magnetic field is applied to the channel, a phase difference will occur in the wave functions traveling on each of the two paths, and when they are superimposed again, they will interfere with each other, so the effective current value in the channel will be The effect is increased or decreased.

この効果を電子の透過率という観点から見ると、素子の
コンダクタンスGは G=Go(1 +< c o sφ>) −−−−−−
 (1)となる。ここでφは電場或いは磁場による位相
のずれであり、<Cosφ〉は素子内を透過する電子に
ついてアンサンブル平均を取ったものである。
Looking at this effect from the perspective of electron transmittance, the conductance G of the element is G = Go (1 + < co sφ>) −−−−−−
(1) becomes. Here, φ is a phase shift caused by an electric field or a magnetic field, and <Cosφ> is an ensemble average of electrons passing through the element.

電場を加えた時に生ずる位相差φ(e Iec tro
static Ahavonov−Bohm effe
ct)は、加えられた電場ε2の関数として、 φ=eεz L d / ’K V x ’−−−−−
’−’−”−” (2)で与えられる。ここでeは電子
当量、Lは分割されたチャネルの電場内の長さ、dは分
割されたチャネルの夫々の軸の間隔、五はブランク定数
、■8はチャネル軸方向の電子の走行速度である。
The phase difference φ (e Iec tro
static Ahavonov-Bohm effe
ct) as a function of the applied electric field ε2, φ=eεz L d / 'K V x '
'−'−”−” is given by (2). Here, e is the electron equivalent, L is the length of the divided channel in the electric field, d is the distance between the respective axes of the divided channel, 5 is the blank constant, and 8 is the traveling speed of the electron in the channel axis direction. be.

上記(1). (2)式から、Z方向に印加する電場を
変化させて位相差φを変化させれば、コンダクタンスG
が変化することが分かる。即ち、素子のコンダクタンス
Cは位相差φの変化に伴い、第7図に示すように振動す
る。
Above (1). From equation (2), if the electric field applied in the Z direction is changed to change the phase difference φ, the conductance G
It can be seen that the changes. That is, the conductance C of the element oscillates as shown in FIG. 7 as the phase difference φ changes.

以上が量子干渉素子の概要であるが、該素子の動作を子
細に検討してみると、次のような問題のあることが分か
る。
The above is an overview of the quantum interference device, but when the operation of the device is examined in detail, it is found that there are the following problems.

(発明が解決しようとする課題〕 上記(2)式によれば、位相差φは電場ε2の関数であ
るのみならず、注入される電子の速度vXの関数でもあ
るため、電手の速放即ち電子のエネルギにばらつきがあ
れば位相差φにもばらつきを生ずることになり、素子の
コンダクタンスの変化幅ΔGが小となる。ΔG/Gが十
分な大きさでなければ、能動素子としての機能が劣った
ものとなるから、注入される電子のエネルギは一定値に
揃っていることが望ましい。
(Problem to be Solved by the Invention) According to equation (2) above, the phase difference φ is not only a function of the electric field ε2, but also a function of the velocity vX of the injected electrons, so the rapid release of the electric hand In other words, if there are variations in the energy of electrons, there will be variations in the phase difference φ, and the width of change ΔG in the conductance of the element will become small.If ΔG/G is not large enough, it will not function as an active element. Therefore, it is desirable that the energy of the injected electrons be constant.

C課題を解決するための手段〕 素子のΔG/Gを縮小する原因となっているVXのばら
つきを解消するため、本発明の量子干渉素子では、 素子の電子注入部に特定のエネルギの電子のみを通過さ
せる構造体として共鳴トンネル障壁を備えており、それ
によって特定のエネルギ準位の電子のみが注入される構
造となっている。
Means for Solving Problem C] In order to eliminate the variation in VX that causes a reduction in ΔG/G of the device, in the quantum interference device of the present invention, only electrons with a specific energy are injected into the electron injection part of the device. The structure is equipped with a resonant tunnel barrier as a structure that allows electrons to pass through, so that only electrons at a specific energy level are injected.

〔作 用〕[For production]

第3図は本発明に利用される共鳴トンネル障壁の機能を
説明するエネルギ帯図である。同図(a)は父方向の電
圧が印加されていない状態を示しており、禁制帯幅のよ
り狭い半導体領域Bが、禁制帯幅のより広い半導体領域
Aに挾まれて存在する場合、その伝導帯に着目すると、
両側を障壁に挟まれた量子井戸には電子の定在波が立つ
ことになる。
FIG. 3 is an energy band diagram illustrating the function of the resonant tunnel barrier used in the present invention. Figure (a) shows a state in which no voltage is applied in the father direction, and when a semiconductor region B with a narrower forbidden band exists sandwiched by a semiconductor region A with a wider forbidden band, Focusing on the conduction band,
A standing wave of electrons will form in a quantum well that is sandwiched by barriers on both sides.

第3図(b)のようにX方向に電界が印加されるとエネ
ルギ帯が変形し、上記定在波のエネルギ準位と伝導帯下
端のレベルが一致すると、その準位のエネルギを持つ電
子のトンネリング確率が1に近くなり、他のエネルギを
持つ電子のトンネリング確率はOに近くなる。
As shown in Figure 3(b), when an electric field is applied in the X direction, the energy band deforms, and when the energy level of the standing wave and the lower end of the conduction band match, the electron The tunneling probability of electrons becomes close to 1, and the tunneling probability of electrons with other energies becomes close to O.

即ち、共鳴トンネル障壁は量子井戸と共鳴する電子だけ
を通過させる極めてQの高いバンドパスフィルタとして
機能することになり、同図(b)の左方に描き込まれた
ような熱的広がりを持つ電子群の中、共鳴準位のエネル
ギを持つ電子のみが、同図ら)の右方に描き込まれたよ
うに、この障壁を通過することになる。
In other words, the resonant tunnel barrier functions as an extremely high-Q bandpass filter that allows only electrons that resonate with the quantum well to pass through, and has a thermal spread as depicted on the left side of the figure (b). Among the electron group, only electrons with energy at the resonance level pass through this barrier, as shown on the right side of the figure.

原理的には共鳴トンネル障壁以外にも、同様のフィルタ
効果を示すもの或いは電子の波動関数の位相を揃える機
能を有するものにより、同様の効果が得られるのである
が、このような手段によって素子内の電子の速度を揃え
ことにより、位相差のばらつきを解消することができる
In principle, the same effect can be obtained by using a material other than a resonant tunnel barrier that exhibits a similar filter effect or has the function of aligning the phase of the electron wave function. By aligning the speeds of the electrons, variations in phase difference can be eliminated.

量子井戸を構成する障壁の厚さと最低次の定在波のエネ
ルギ準位の半値幅ΔEとの関係はTsuchiya等の
報告によれば第4図のようになる(M.Tsuchiy
a et al,応用電子物性分科会研究報告,No.
410. p.25)。図中、a + b + C +
 dは井戸の幅を異ならせた場合の夫々の値である。
According to a report by Tsuchiya et al., the relationship between the thickness of the barrier constituting a quantum well and the half-width ΔE of the energy level of the lowest order standing wave is as shown in Figure 4 (M.Tsuchiya et al.
a et al, Applied Electronics Physics Subcommittee Research Report, No.
410. p. 25). In the figure, a + b + C +
d is the value when the width of the well is different.

共鳴トンネル障壁を設けることにより実現するΔE=数
十μeVという値は、室温の熱エネルギ26meVに比
べて十分小であることは勿論、4.2Kの熱エネルギ0
. 3 6 m e Vに比べても約1桁小であるから
、フェルミ面の熱的なぼけによる注入エネルギのぼけは
無視できる程度にまで低減されることになる。
The value of ΔE=several tens of μeV achieved by providing a resonant tunnel barrier is of course sufficiently small compared to the thermal energy of 26 meV at room temperature, and the thermal energy of 4.2 K is 0.
.. Since it is about one order of magnitude smaller than 36 m e V, the blur in the implanted energy due to the thermal blur of the Fermi surface is reduced to a negligible level.

また、量子井戸の定在波は一次のものだけでなく、より
高次のものもあり、それらにおける電子のエネルギと障
壁透過係数との関係は第5図に示されるようなものにな
る。該図における6 5meVのピークは1次の共鳴準
位によるもの、260meVのそれは2次の共鳴準位に
よるものである。
Furthermore, the standing waves in quantum wells are not only of first order, but also of higher order, and the relationship between electron energy and barrier transmission coefficient in these waves is as shown in FIG. The peak at 65 meV in the figure is due to the first-order resonance level, and the peak at 260 meV is due to the second-order resonance level.

これ等のエネルギ準位によって注入される電子の夫々の
速度V,,V2の比は V+/Vz=(26 0meV/6 5meV)””=
2であるから、前記(2)式により、同じ制御電圧ε2
によって生ずる位相差は1/2となり、コンダクタンス
Gが変化する周期は2倍となる。
The ratio of the respective velocities V,, V2 of the electrons injected by these energy levels is V+/Vz=(26 0 meV/6 5 meV)""=
2, so by equation (2) above, the same control voltage ε2
The phase difference caused by this becomes 1/2, and the period in which the conductance G changes is doubled.

このように電子注入部に共鳴トンネル障壁が設けられて
いれば、素子の寸法形状を同一に形成した場合でも、使
用条件を選択することにより、素子特性を異なったもの
とすることが出来る。
If the resonant tunnel barrier is provided in the electron injection part in this manner, even if the dimensions and shape of the elements are the same, the characteristics of the elements can be made different by selecting the usage conditions.

〔実施例〕〔Example〕

第1図は本発明実施例の素子の断面構造を示す模式図で
ある。単結晶基板1の上にGaAsバッファ層2、第1
のn−GaAs層3、第1のi一GaAs層4、第2の
n−CraAs層5、第2のi−CyaAs層6、第3
のn−GaAs層7が順次積層された構造であり、該構
造体ソース側の側面には第1のバリアN8、井戸層9、
第2のバリア層10、ソースコンタクト層11が設けら
れている。
FIG. 1 is a schematic diagram showing the cross-sectional structure of an element according to an example of the present invention. A GaAs buffer layer 2, a first
n-GaAs layer 3, first i-GaAs layer 4, second n-CraAs layer 5, second i-CyaAs layer 6, third
It has a structure in which n-GaAs layers 7 are sequentially stacked, and a first barrier N8, a well layer 9,
A second barrier layer 10 and a source contact layer 11 are provided.

更に素子として必要なソース電極13、ドレイン電極1
4、ゲート電極15が設けられているが、ドレインUl
iをオーミックコンタクトとするためのアロイ領域12
も、不純物拡散によって形成されている。
Furthermore, a source electrode 13 and a drain electrode 1 necessary for the element
4. Although the gate electrode 15 is provided, the drain Ul
Alloy region 12 for making i an ohmic contact
are also formed by impurity diffusion.

上記実施例の素子は、以下の如く作成されるエビタキシ
ャル結晶を用いて形成される。まず、GaAs或いはS
iの単結晶基板1にGaAsバッファN2を成長させ、
その上にM O C V D法或いはMBE法によりn
型GaAs層3.5.7と不純物を添加しないi型Cy
aAs層4.6を交互にエビタキシャル成長させる。
The device of the above embodiment is formed using an epitaxial crystal prepared as follows. First, GaAs or S
A GaAs buffer N2 is grown on a single crystal substrate 1 of i,
On top of that, n
Type GaAs layer 3.5.7 and i-type Cy without adding impurities
The aAs layers 4.6 are epitaxially grown alternately.

この2層のi−GaAsが電流経路で、前記第6図の素
子の2分割されたチャネルに相当するが、第6図の素子
ではバンド構造の違いによってチャネルと母体部が区分
され、チャネル自身が導電性を有するものとして説明さ
れていたのに対し、本実施例ではi−GaAsJiを挟
むn − G a A s層から電子を供給されること
によって導電性を示す構成となっている。なお、これ等
のi−CraAs層の厚みや経路長は素子設計の際に決
定される事項である。
These two layers of i-GaAs are the current path and correspond to the two-split channel in the device shown in FIG. 6, but in the device shown in FIG. However, in this example, the structure exhibits conductivity by being supplied with electrons from the n-GaAs layers sandwiching i-GaAsJi. Note that the thickness and path length of these i-CraAs layers are determined at the time of device design.

以上のように形成されたエビタキシャル結晶の側面を斜
めにエッチングして、共鳴トンネリング構造が形成され
る斜面を作り出す。該面が斜面となっているのはウエハ
状のエビタキシャル結晶を処理対象とする故であり、垂
直面に所定の結晶成長が行える処理法を採用する場合は
、斜面でなく垂直面であっても構わない。
The sides of the epitaxial crystal formed as described above are etched diagonally to create slopes on which resonant tunneling structures are formed. The reason why this surface is an inclined surface is because the wafer-shaped epitaxial crystal is to be processed, and when a processing method that allows a specified crystal growth on a vertical surface is adopted, it is necessary to use a vertical surface instead of an inclined surface. I don't mind.

エッチング法は例えば2 5 0 nm程度の紫外光を
照射しながら行うC!2ガスエッチングが採用される。
The etching method is performed while irradiating ultraviolet light of about 250 nm, for example. Two gas etching is used.

該処理法は面方位による異方性を示すので、斜面を形成
するのに適しており、素子形成領域に機械的な損傷を与
えることもない。
Since this processing method exhibits anisotropy depending on the plane orientation, it is suitable for forming slopes, and does not cause mechanical damage to the element forming region.

この斜面に共鳴トンネル障壁層を形成する。これはAf
GaAsのようにGaAsよりもバンドギャップの広い
材料から成る厚さ数nmのバリャ層を、同程度の厚さの
CyaAs層から成る井戸層を挟んで形成したもので、
図示の如く、第1のバリャ層8、井戸層9、第2のバリ
ャJilOによって構成される。
A resonant tunnel barrier layer is formed on this slope. This is Af
A barrier layer several nm thick made of a material with a wider band gap than GaAs, such as GaAs, is sandwiched between a well layer made of a CyaAs layer of similar thickness.
As shown, it is composed of a first barrier layer 8, a well layer 9, and a second barrier layer JILO.

超格子構造である上記共鳴トンネル障壁構造体の形成は
、セルフリミテイング効果を示す材料を所定時間ずつ繰
り返し供給して行う原子層エビタキシーによるのが適当
である。各層を何原子層成長させるかは素子設計の際に
定められる。
The resonant tunnel barrier structure having a superlattice structure is suitably formed by atomic layer epitaxy, which is performed by repeatedly supplying a material exhibiting a self-limiting effect for a predetermined period of time. The number of atomic layers to grow in each layer is determined at the time of device design.

共鳴トンネル障壁を形成した後、n’−GaAsである
コンタクト層l1をエビタキシャル成長させC r /
 A uのソースコンタクト電極13を、スパッタリン
グ等の方法により形成する。
After forming the resonant tunnel barrier, a contact layer l1 made of n'-GaAs is epitaxially grown to form C r /
A source contact electrode 13 of Au is formed by a method such as sputtering.

一方、素子のドレイン側は不純物拡散によってアロイ領
域12を形成し、その部分にAuGe/Auのドレイン
電極l4を設ける。更に、分割された電子の経路に制御
電圧を印加するためのゲート電極15が被着されるが、
これはGaAs層7に対しショットキバリャを形成する
ものであり、例えばAlが用いられる。素子の動作では
ゲートに印加される電圧によって2分割されたチャネル
の位相差が制御される。
On the other hand, on the drain side of the element, an alloy region 12 is formed by impurity diffusion, and an AuGe/Au drain electrode 14 is provided in that region. Furthermore, a gate electrode 15 is deposited for applying a control voltage to the divided electron paths.
This forms a Schottky barrier with respect to the GaAs layer 7, and Al is used, for example. In the operation of the device, the phase difference between the two divided channels is controlled by the voltage applied to the gate.

以上が超格子構造の共鳴トンネル障壁を有する本発明の
素子の構造と形成方法の一例であるが、共鳴トンネル障
壁は部分的に電圧を印加することによっても生せしめる
ことが可能であり、ソース側に共鳴トンネル電極を設け
た構造によっても本発明の素子を構成することができる
The above is an example of the structure and formation method of the device of the present invention having a superlattice-structured resonant tunnel barrier. However, the resonant tunnel barrier can also be created by partially applying a voltage. The element of the present invention can also be configured with a structure in which a resonant tunnel electrode is provided on the wafer.

その場合の素子の平面形状の一例が第2図に示されてい
る。母体結晶内部に設けられたチャネルの形状や、ドレ
イン、ゲートの構造は第1図の素子と同様であるが、ソ
ース側コンタクトの構造はドレイン側と同様不純物拡散
により形成されたアロイ領域22にA u G e /
 A uのソース電極23が設けられたものとなってお
り、更に、ソース側アロイ領域とゲート電極の間の母体
結晶表面にショットキバリャ型の2本の共鳴トンネル電
極28.29が設けられている。
An example of the planar shape of the element in that case is shown in FIG. The shape of the channel provided inside the host crystal and the structure of the drain and gate are the same as those of the device shown in FIG. u G e /
A source electrode 23 of Au is provided, and two Schottky barrier type resonant tunnel electrodes 28 and 29 are further provided on the host crystal surface between the source side alloy region and the gate electrode. There is.

該共鳴トンネル電極にバイアス電圧を印加することによ
り、電極下部のチャネルのN,が変化し、実効的な共鳴
トンネルが形成されるので、注入される電子の速度を揃
えることが出来る。
By applying a bias voltage to the resonant tunnel electrode, the N of the channel below the electrode changes and an effective resonant tunnel is formed, so that the speed of the injected electrons can be made uniform.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の量子干渉素子ではソース
構造を特殊なものとすることにより、注入される電子の
エネルギを一定に揃えるので、制御電圧を印加した時に
生ずる電子の波動関数の位相差にばらつきが無くなり、
素子のコンダクタンス変化幅が理論値に近いものとなる
As explained above, in the quantum interference device of the present invention, the energy of the injected electrons is made constant by using a special source structure, so that the phase difference in the wave function of the electrons that occurs when a control voltage is applied is There is no variation in
The range of change in conductance of the element becomes close to the theoretical value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は実施例の素子の構造を示す断面模式図、第2図
は別な実施例の素子の構造を示す模式図、第3図は共鳴
トンネル障壁のエネルギ帯図、第4図は障壁構造とエネ
ルギ準位半値幅の関係を示す図、 第5図は電子のエネルギと透過係数の関係を示す図、 第6図は公知の量子干渉素子の構造を示す断面模式図、 第7図は素子のコンダクタンスと位相差の関係を示す図 であって、 図に於いて 1は基板、 2はバッファ層、 3,5.7はn−Aj!GaAs, 4,6はi−GaAs, 8.10はバリャ層、 9は井戸層、 11はコンタクト層、 12.22はアロイ領域、 13.23はソース電極、 14はドレイン電極、 15はゲート電極、 28.29は共鳴トンネル電極、 101は半導体母体、 102はチャネル、 102′は分割された経路、 103はコンタクト である。 (、L) 無バイアス状態 (b) バイアス印加状態 共鳴トンネル障壁のエネルギ帯図 第3図 1.0 2.0     3.0 障N厚さ (nm) 障壁構造とエネルギ準位半値幅の関係を示す図第4図 1基板 実施例の素子の構造を示す断面模式図 第1図 共鳴トン木ル電極 別な実施例の素子の構造を示す模式図 第2図 電子のエネルギ(meV) 電子のエネルギと透過係数の関係を示す図第5図 一一− L −一二 101半導体母体 公知の量子干渉素子の構造を示す断面模式図第6図
Fig. 1 is a schematic cross-sectional diagram showing the structure of an element of an example, Fig. 2 is a schematic diagram showing the structure of an element of another example, Fig. 3 is an energy band diagram of a resonant tunnel barrier, and Fig. 4 is a barrier diagram. Figure 5 is a diagram showing the relationship between structure and energy level half width, Figure 5 is a diagram showing the relationship between electron energy and transmission coefficient, Figure 6 is a cross-sectional schematic diagram showing the structure of a known quantum interference device, and Figure 7 is a diagram showing the relationship between electron energy and transmission coefficient. It is a diagram showing the relationship between conductance and phase difference of an element, in which 1 is the substrate, 2 is the buffer layer, and 3, 5.7 is n-Aj! GaAs, 4 and 6 are i-GaAs, 8.10 is a barrier layer, 9 is a well layer, 11 is a contact layer, 12.22 is an alloy region, 13.23 is a source electrode, 14 is a drain electrode, 15 is a gate electrode , 28 and 29 are resonant tunnel electrodes, 101 is a semiconductor matrix, 102 is a channel, 102' is a divided path, and 103 is a contact. (, L) No-bias state (b) Bias applied state Energy band diagram of resonant tunnel barrier Figure 3 1.0 2.0 3.0 Thickness (nm) Figure 4: Schematic cross-sectional diagram showing the structure of an element in one substrate embodiment Figure 1: Resonance tunnel electrode Schematic diagram showing the structure of an element in another embodiment Figure 2: Electron energy (meV) Electron energy 11-L-12 101 Semiconductor matrix A schematic cross-sectional diagram showing the structure of a known quantum interference element FIG. 6

Claims (1)

【特許請求の範囲】 半導体母体内に設けられた平行な2経路から成るチャネ
ル中を走行する電子の波動関数が、前記チャネルに印加
される電界或いは磁界により前記経路間で位相差を生ず
ることを利用してコンダクタンスを変化せしめる量子干
渉半導体素子に於いて、 前記チャネルにキャリヤを導入するコンタクト部に共鳴
トンネル障壁が設けられて成ることを特徴とする量子干
渉型半導体装置。
[Claims] A wave function of electrons traveling in a channel consisting of two parallel paths provided in a semiconductor matrix causes a phase difference between the paths due to an electric field or a magnetic field applied to the channel. 1. A quantum interference semiconductor device that uses quantum interference to change conductance, characterized in that a resonant tunnel barrier is provided in a contact portion for introducing carriers into the channel.
JP28705888A 1988-08-04 1988-11-14 Quantum interference type semiconductor device Pending JPH02132864A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28705888A JPH02132864A (en) 1988-11-14 1988-11-14 Quantum interference type semiconductor device
US07/389,265 US5130766A (en) 1988-08-04 1989-08-03 Quantum interference type semiconductor device
EP89307963A EP0357248B1 (en) 1988-08-04 1989-08-04 Semiconductor device of the quantum interference type
DE68921391T DE68921391D1 (en) 1988-08-04 1989-08-04 Quantum interference semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28705888A JPH02132864A (en) 1988-11-14 1988-11-14 Quantum interference type semiconductor device

Publications (1)

Publication Number Publication Date
JPH02132864A true JPH02132864A (en) 1990-05-22

Family

ID=17712508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28705888A Pending JPH02132864A (en) 1988-08-04 1988-11-14 Quantum interference type semiconductor device

Country Status (1)

Country Link
JP (1) JPH02132864A (en)

Similar Documents

Publication Publication Date Title
Pfeiffer et al. Cleaved edge overgrowth for quantum wire fabrication
JP4864202B2 (en) Single charge carrier transistor, method for holding charge carriers in quantum dots, and detection method
US7026641B2 (en) Electrically tunable quantum dots and methods for making and using same
US5130766A (en) Quantum interference type semiconductor device
US5234848A (en) Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
US20020190249A1 (en) Quantum computer
JPH09102616A (en) Manufacture of quantum structure and component containing quantum structure
US4959696A (en) Three terminal tunneling device and method
JPH07326730A (en) Semiconductor device, unit electronic device and manufacturing method thereof
JPH04296059A (en) Resonance tunnel device
JPH02132864A (en) Quantum interference type semiconductor device
EP2224500A2 (en) Controlled electro-optical device
JP2675362B2 (en) Semiconductor device
JPH04137521A (en) Semiconductor super lattice and its manufacture
Ensslin et al. Electron motion in lateral superlattices on semiconductors
AU2023225130A1 (en) Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
Bimberg et al. Scientific session of the Division of General Physics and Astronomy of the Russian Academy of Sciences (January 29, 1997)
Kelly Quantum semiconductor devices
JPH1012860A (en) Formation of micro tunnel joint and micro tunnel joint element
von Klitzing Zero-dimensional structures in semiconductors
JPH02156681A (en) Quantum wiring transistor
JPH05102198A (en) Pseudo-one-dimensional field-effect transistor and its manufacture
JPH01226182A (en) Electron wave interference device
JPH0121631B2 (en)
Linfield et al. Patterns below the surface