JPH02130963A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02130963A
JPH02130963A JP28489088A JP28489088A JPH02130963A JP H02130963 A JPH02130963 A JP H02130963A JP 28489088 A JP28489088 A JP 28489088A JP 28489088 A JP28489088 A JP 28489088A JP H02130963 A JPH02130963 A JP H02130963A
Authority
JP
Japan
Prior art keywords
nitride film
oxide film
silicon nitride
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28489088A
Other languages
Japanese (ja)
Inventor
Hisayuki Kato
久幸 加藤
Ken Uchida
憲 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28489088A priority Critical patent/JPH02130963A/en
Publication of JPH02130963A publication Critical patent/JPH02130963A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE:To improve writing/erasing characteristics while improving yield and reliability of an MNOS semiconductor device by forming a nitride film by using cryooptical CVD process. CONSTITUTION:MNOS memory cell according to the invention includes silicon oxide film 3 formed on a part of a P-type semiconductor substrate 2 where a channel is to be formed, the substrate 2 having an N<+> type diffused layer 1 for providing source and drain. A silicon nitride film 4 is formed on the film 3 and a gate electrode 5 is further formed thereon. The element thus produced is isolated from other circuit elements by an oxide film 9 and a P<+> type channel stopper 10. The silicon nitride film 4 is formed by the following method. The substrate 2 is heated within a reaction chamber to a temperature of 400 deg.C or below and the reaction chamber is exhausted. Reaction gas consisting of disilane and ammonium is supplied into the reaction chamber and irradiated with light from a mercury lamp. The nitride film 4 is formed on the oxide film 3 by radical reaction and the nitride film 4 thus formed is lamp annealed. The writing/erasing characteristics can be improved in this manner.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路の形成に適用して有効な技術
に関するものであり、さらに詳しくは、MNOS形の半
導体装置の形成に利用して有効な技術に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a technique that is effective when applied to the formation of a semiconductor integrated circuit, and more specifically, to a technique that is applied to the formation of an MNOS type semiconductor device. Concerning effective techniques.

[従来の技術] MNOS形の半導体装置については1例えば、昭和61
年3月1日に日経マグロウヒル社から発行された「日経
マイクロデバイス」第67頁〜第79頁に記載されてい
る。このMNOS形の半導体装置の一例の概要を説明す
れば下記のとおりである。
[Prior art] Regarding MNOS type semiconductor devices, for example,
It is described on pages 67 to 79 of "Nikkei Microdevices" published by Nikkei McGraw-Hill on March 1, 2017. An overview of an example of this MNOS type semiconductor device is as follows.

即ち、このMNOS形の半導体装置は、MOSFETの
ゲート酸化膜を、ごく薄い酸化膜と窒化膜の2重層構造
に置き換えた構造となっている。
That is, this MNOS type semiconductor device has a structure in which the gate oxide film of the MOSFET is replaced with a double layer structure of an extremely thin oxide film and a nitride film.

さらに具体的に説明すれば、このMNOS形の半導体装
置は、拡散層(ソース/ドレイン)が形成された半導体
基板のチャネルに相当する部分の上に厚さ2nm以下の
薄いシリコン酸化膜(SiO2)が形成され、その上に
厚さ30〜50nmのシリコン窒化膜(sxxN4)が
形成され、さらにその上に多結晶シリコンからなるゲー
ト電極が設けられた構造となっている。
More specifically, this MNOS type semiconductor device has a thin silicon oxide film (SiO2 with a thickness of 2 nm or less) on a portion corresponding to a channel of a semiconductor substrate on which a diffusion layer (source/drain) is formed. is formed, a silicon nitride film (sxxN4) with a thickness of 30 to 50 nm is formed thereon, and a gate electrode made of polycrystalline silicon is further provided thereon.

そして、このMNOS形の半導体装置では、ゲート電極
と半導体基板との間に高電圧を加え、半導体基板からシ
リコン窒化膜へ薄いシリコン酸化膜を通して電子または
正孔をトンネリングで送り込むことによって書込みを行
うようになっている。
In this MNOS type semiconductor device, writing is performed by applying a high voltage between the gate electrode and the semiconductor substrate and sending electrons or holes through a thin silicon oxide film from the semiconductor substrate to the silicon nitride film by tunneling. It has become.

そして、この書込みによってしきい値電圧vthを変え
られるようになっている。
The threshold voltage vth can be changed by this writing.

ところで、従来、上記MNOS形の半導体装置における
シリコン窒化膜を高温加熱下での低圧CVD法によって
形成している。つまり、半導体基板の上に薄いシリコン
酸化膜を形成した後、半導体基板を高周波誘導加熱等に
より750℃以上の高温に加熱し、反応ガス(NH,、
S i H2C11,)を反応炉内に導入して次式(1
)の反応を行なわせることによって薄いシリコン酸化膜
上にシリコン窒化膜を形成している。
By the way, conventionally, the silicon nitride film in the above-mentioned MNOS type semiconductor device is formed by a low pressure CVD method under high temperature heating. That is, after forming a thin silicon oxide film on a semiconductor substrate, the semiconductor substrate is heated to a high temperature of 750°C or higher by high frequency induction heating, etc., and a reactive gas (NH,...
S i H2C11,) was introduced into the reactor and the following equation (1
) A silicon nitride film is formed on a thin silicon oxide film.

1ONH,+3SiH,CQ、−+Si、N、+6NH
4CQ +6H,=・・(1)しかして、シリコン窒化
膜形成の後、水素アニールを施してトラップサイトをコ
ントロールしてゲート電極への電荷のリークを防止する
ようにしている。
1ONH, +3SiH, CQ, -+Si, N, +6NH
4CQ +6H, = (1) After forming the silicon nitride film, hydrogen annealing is performed to control the trap sites and prevent leakage of charge to the gate electrode.

[発明が解決しようとする課題] しかしながら、上記技術によって製造されたMNOS形
の半導体装置について検討したところ下記のことが分か
った。
[Problems to be Solved by the Invention] However, when an MNOS type semiconductor device manufactured by the above technique was studied, the following was found.

即ち、高温加熱下でシリコン窒化膜の形成を行っている
ため、巻き込み酸素によりシリコン窒化膜の下地となる
シリコン酸化膜が成長して、酸化膜厚増加によって電荷
のトンネリングが妨げられてしまい、書込みができない
場合がある。
In other words, since the silicon nitride film is formed under high-temperature heating, the silicon oxide film underlying the silicon nitride film grows due to the entrained oxygen, and the increased oxide film thickness prevents charge tunneling. may not be possible.

また、半導体基板が高温に晒されるため、半導体基板に
ダメージ(結晶欠陥)が残ったり、さらにはソース/ド
レイン等の拡散層が必要以上に拡がったりして、半導体
装置の歩留りおよび信頼性が低下する。
In addition, since the semiconductor substrate is exposed to high temperatures, damage (crystal defects) may remain on the semiconductor substrate, and diffusion layers such as source/drain may expand more than necessary, reducing the yield and reliability of semiconductor devices. do.

なお、水素アニールの際の温度をシリコン窒化膜形成時
の温度より高くしなければならず、その作業には危険が
伴う。
Note that the temperature during hydrogen annealing must be higher than the temperature during silicon nitride film formation, and this work is dangerous.

また1種々の方法によってシリコン窒化膜を形成したM
NOS形の半導体装置を製造し、ESR(電子スピン共
鳴)を用いてトラップサイトとなるダングリングボンド
と素子特性との関係を調べたところ下記のことが分かっ
た。
In addition, a silicon nitride film was formed using various methods.
When NOS type semiconductor devices were manufactured and the relationship between dangling bonds, which serve as trap sites, and device characteristics was investigated using ESR (electron spin resonance), the following was found.

即ち、電荷保持容量はシリコン窒化膜中のシリコン酸化
膜近傍部分のダングリングボンド量に依存し、該部分で
のダングリングボンド量が多い程電荷保持容量が大きい
That is, the charge storage capacity depends on the amount of dangling bonds in the silicon nitride film in the vicinity of the silicon oxide film, and the larger the amount of dangling bonds in the portion, the larger the charge storage capacity.

また、ゲート電極側への電荷のリークはシリコン窒化膜
中のゲート電極近傍部分のダングリングボンド量に依存
し、該部分でのダングリングボンド量が多い程リークが
大きい。
Further, leakage of charge toward the gate electrode side depends on the amount of dangling bonds in the silicon nitride film in the vicinity of the gate electrode, and the larger the amount of dangling bonds in the portion, the greater the leakage.

本発明は、上記問題点および知見に基づいてなされたも
ので、書込み/消去(W/E)特性の向上と、電荷保持
容量の増大と、電荷保持特性および歩留り・信頼性の向
上とを図れる半導体技術を提供することを主たる目的と
している。
The present invention has been made based on the above problems and findings, and is capable of improving write/erase (W/E) characteristics, increasing charge retention capacity, and improving charge retention characteristics, yield, and reliability. Its main purpose is to provide semiconductor technology.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本顆において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this article will be summarized as follows.

即ち、第1の発明は、MNOS形の半導体装置の窒化膜
を低温光CVD法によって形成し、その後アニールを施
すようにしたものである。
That is, the first invention is such that the nitride film of the MNOS type semiconductor device is formed by a low temperature photo-CVD method, and then annealed.

また、第2の発明は、半導体基板温度を400℃以下に
保持した状態で光CVDによって窒化膜を形成し、その
後アニールを施すようにしたものである。
Further, in a second invention, a nitride film is formed by photo-CVD while the semiconductor substrate temperature is maintained at 400° C. or lower, and then annealing is performed.

さらに、第3の発明は、上記第1または第2の発明の7
ニールとしてランプアニールまたはレーザアニールを用
いるようにしたものである。
Furthermore, a third invention is the seventh aspect of the first or second invention.
Lamp annealing or laser annealing is used as the annealing.

[作用] 上記した第1〜第3の発明によれば、窒化膜を低温光C
VD法によって形成しているので、窒化膜の下地となる
酸化膜には自然酸化膜が形成されず、電荷のトンネリン
グが阻害されないという作用によって、書込み/消去(
W/E)特性の向上が図れることになる。さらには、半
導体基板自体にダメージを与えず、また拡散層が必要以
上に拡がらないので5歩留り・信頼性の向上が図れるこ
とになる。
[Function] According to the first to third inventions described above, the nitride film is exposed to low-temperature light C.
Since it is formed by the VD method, a natural oxide film is not formed on the oxide film underlying the nitride film, and the tunneling of charges is not inhibited.
W/E) characteristics can be improved. Furthermore, since the semiconductor substrate itself is not damaged and the diffusion layer is not expanded more than necessary, yield and reliability can be improved.

また、非結晶状態の窒化膜が形成され、その窒化膜中に
はダングリングボンドおよび未結合状態の水素を多く含
むので、その後のアニールによってダングリングボンド
量を高精度にコントロールすることが可能となる。つま
り、水素の追い出しによって窒化膜中のダングリングボ
ンド量を酸化膜近傍では多く、一方ゲート電極近傍では
少なくすることができる。その結果、@荷保持容量の増
大、電荷保持特性の向上、リーク電流の減少が図れるこ
とになる。
In addition, since an amorphous nitride film is formed and contains a large amount of dangling bonds and unbonded hydrogen, it is possible to control the amount of dangling bonds with high precision through subsequent annealing. Become. In other words, by expelling hydrogen, the amount of dangling bonds in the nitride film can be increased near the oxide film, while it can be reduced near the gate electrode. As a result, it is possible to increase the load holding capacity, improve charge holding characteristics, and reduce leakage current.

[実施例] 以下、本発明に係る半導体記憶装置の実施例を説明する
[Example] Hereinafter, an example of a semiconductor memory device according to the present invention will be described.

第1図には本発明の実施例によるMNOSメモリセルの
縦断面図が示されている。
FIG. 1 shows a longitudinal cross-sectional view of an MNOS memory cell according to an embodiment of the invention.

この実施例のMNOSメモリセルは、ソース/ドレイン
となるN+拡散層1が形成されたP型半導体基板2のチ
ャネルとなる部分の上に厚さ1゜5〜2.Onmのシリ
コン酸化膜3が形成され、その上に厚さ20〜30nm
のシリコン窒化膜4が形成され、さらにその上に多結晶
シリコンからなるゲート電極5が形成された構造となっ
ている。
The MNOS memory cell of this embodiment has a thickness of 1.5 to 2.5 degrees above the channel portion of the P type semiconductor substrate 2 on which the N+ diffusion layer 1, which becomes the source/drain, is formed. A silicon oxide film 3 with a thickness of 20 to 30 nm is formed on it.
A silicon nitride film 4 is formed thereon, and a gate electrode 5 made of polycrystalline silicon is further formed thereon.

なお、第1図において符号6はソース/ドレインの電極
を表わし、この画電極6はゲート電極5と厚いシリコン
酸化膜7を介して絶縁分離されている。8は眉間絶縁膜
である。
In FIG. 1, reference numeral 6 represents a source/drain electrode, and this picture electrode 6 is insulated and isolated from the gate electrode 5 via a thick silicon oxide film 7. 8 is an insulating film between the eyebrows.

また、第2図には第1図と直交する方向のMNOSメモ
リセルの縦断面図が示されており、このMNOSメモリ
セルは他の回路素子とフィールド酸化膜9およびその下
側のP+チャネルストッパ10によって素子分離されて
いる。
FIG. 2 also shows a vertical cross-sectional view of the MNOS memory cell in the direction perpendicular to FIG. The elements are separated by 10.

ここで、上記シリコン窒化膜4は次のようにして形成さ
れている。
Here, the silicon nitride film 4 is formed as follows.

即ち、反応室内に半導体基板2を設置し、半導体基板2
を400℃以下の温度に加熱する。その状態で反応室内
を真空にした後、ジシラン(Si2H6)とアンモニア
(NH3)の反応ガスを供給すると共に水銀ランプを照
射する。すると、反応ガスは次の第(2)式のようにラ
ジカル反応する6ジシラン(s iz H@ )+アン
モニア(NH,)→シリコン窒化膜(S xzNyHz
)+・++ (2)但し、5izNyHzは水素(Hよ
)を多く含むシリコン窒化膜の意味である。また、z、
x、yはz<xtyの条件を満たす。
That is, the semiconductor substrate 2 is installed in a reaction chamber, and the semiconductor substrate 2 is
is heated to a temperature below 400°C. After evacuating the reaction chamber in this state, reaction gases of disilane (Si2H6) and ammonia (NH3) are supplied, and a mercury lamp is irradiated. Then, the reaction gas undergoes a radical reaction as shown in the following equation (2): 6 disilane (s iz Hz) + ammonia (NH,) → silicon nitride film (S
)+・++ (2) However, 5izNyHz means a silicon nitride film containing a large amount of hydrogen (H). Also, z,
x and y satisfy the condition z<xty.

そうして、上記ラジカル反応によってシリコン酸化膜3
上にシリコン窒化膜4が形成される。このシリコン窒化
膜4中には多数のダングリングボンドおよび未結合状態
の水素(図示せず)を含んでいる。
Then, the silicon oxide film 3 is formed by the above radical reaction.
A silicon nitride film 4 is formed thereon. This silicon nitride film 4 contains many dangling bonds and unbonded hydrogen (not shown).

その後、例えば800〜LOOO℃、10秒程度のラン
プアニールを行う。なお、この場合のアニールとしてレ
ーザアニールを用いても良い、これによってシリコン窒
化膜4中の未結合状態の水素を追い出し、該水素によっ
てシリコン窒化膜4中のダングリングボンドの量をコン
トロールする。
Thereafter, lamp annealing is performed at, for example, 800° C. to LOOO° C. for about 10 seconds. Note that laser annealing may be used as the annealing in this case, whereby unbonded hydrogen in the silicon nitride film 4 is expelled, and the amount of dangling bonds in the silicon nitride film 4 is controlled by the hydrogen.

上記のようにして構成されたMNOSメモリセルによれ
ば下記のような効果を得ることができる。
According to the MNOS memory cell configured as described above, the following effects can be obtained.

即ち、上記実施例のMNOSメモリセルによれば、シリ
コン窒化膜4を低温光CVD法によって形成しているの
で、シリコン窒化膜4の下地となるシリコン酸化膜3に
は自然酸化膜が形成されず、電荷のトンネリングが阻害
されないという作用によって、書込み/消去(W/E)
特性の向上が図れることになる。さらには、半導体基板
2自体にダメージを与えず、またソース/ドレインの拡
散層1が必要以上に拡がらないので、歩留り・信頼性の
向上が図れることになる。
That is, according to the MNOS memory cell of the above embodiment, since the silicon nitride film 4 is formed by the low-temperature photoCVD method, no natural oxide film is formed on the silicon oxide film 3 that is the base of the silicon nitride film 4. , write/erase (W/E) due to the effect that charge tunneling is not inhibited.
The characteristics can be improved. Furthermore, since the semiconductor substrate 2 itself is not damaged and the source/drain diffusion layer 1 is not expanded more than necessary, yield and reliability can be improved.

また、低温光CVD法によって形成されるシリコン窒化
膜4は非結晶状態となっているため、そのシリコン窒化
膜4中にはダングリングボンドおよび未結合状態の水素
を多く含むので、その後のアニールによってダングリン
グボンド量を高精度にコントロールすることが可能とな
る。つまり、水素の追い出しによってシリコン窒化膜4
中のダングリングボンド量をシリコン酸化膜3近傍では
多く、一方ゲート電極5近傍では少なくすることができ
る。その結果、電荷保持容量の増大、電荷保持特性の向
上、リーク電流の減少が図れることになる。この点につ
いて次に詳しく説明する。
Furthermore, since the silicon nitride film 4 formed by low-temperature photo-CVD is in an amorphous state, it contains a large amount of dangling bonds and unbonded hydrogen. It becomes possible to control the amount of dangling bonds with high precision. In other words, by expelling hydrogen, the silicon nitride film 4
The amount of dangling bonds inside can be increased near the silicon oxide film 3, while it can be reduced near the gate electrode 5. As a result, it is possible to increase the charge retention capacity, improve charge retention characteristics, and reduce leakage current. This point will be explained in detail next.

即ち、低温光CVD法によって形成された膜中のダング
リングボンドの量はI X I O” ((1m−3)
となっており、従来の方法のダングリングボンド量(5
X 10”″(aI+−’) )よりも大櫂に多くなっ
ており、また、シリコン窒化膜4中に含まれる未結合状
態の水素量も従来に比べて多くなっている。
That is, the amount of dangling bonds in the film formed by low-temperature photo-CVD method is I
The amount of dangling bonds in the conventional method (5
X10''''(aI+-')), and the amount of unbonded hydrogen contained in the silicon nitride film 4 is also larger than in the past.

この状態で、アニールを施せば、シリコン窒化膜4中の
水素が容易に追い出され、その途中で該水素はダングリ
ングボンドを消失させるように働く。
If annealing is performed in this state, the hydrogen in the silicon nitride film 4 is easily expelled, and during the annealing, the hydrogen acts to eliminate the dangling bonds.

したがって、シリコン窒化膜4中のダングリングボンド
の量は上方に行くに従って少なくすることができる。こ
のことはシリコン窒化膜4中のダングリングボンド量を
シリコン酸化膜3近傍では多く、一方ゲート電極5近傍
では少なくできることを意味し、その結果、電荷保持容
量の増大、リーク電流の減少が図れることになる。また
、シリコン窒化膜4中のダングリングボンド量をシリコ
ン酸化膜3近傍で多くできるということは深いレベルに
トラップサイトがなるということを意味し。
Therefore, the amount of dangling bonds in the silicon nitride film 4 can be reduced as it goes upward. This means that the amount of dangling bonds in the silicon nitride film 4 can be increased in the vicinity of the silicon oxide film 3 and decreased in the vicinity of the gate electrode 5, and as a result, the charge retention capacity can be increased and the leakage current can be reduced. become. Furthermore, the fact that the amount of dangling bonds in the silicon nitride film 4 can be increased near the silicon oxide film 3 means that trap sites are formed at deep levels.

その結果、電荷保持特性の向上が図れることになる。な
お、この場合のアニール処理は高温短時間で、できるの
で半導体基板2.拡散/l!31へ悪影響を与えること
はない。
As a result, the charge retention characteristics can be improved. Note that the annealing treatment in this case can be performed at high temperature and in a short time, so that the semiconductor substrate 2. Diffusion/l! 31 will not be adversely affected.

さらに、アニールとしてランプアニールまたはレーザア
ニールを用いているので、その時間制御または走査速度
の制御によって高度にダングリングボンド量をコントロ
ールすることができる。
Furthermore, since lamp annealing or laser annealing is used as annealing, the amount of dangling bonds can be highly controlled by controlling the time or scanning speed.

また、ラジカル反応を利用しているため、表面反応特性
が向上され、その結果、ステップカバレージの向上も図
れることになる。
Furthermore, since a radical reaction is utilized, surface reaction characteristics are improved, and as a result, step coverage can also be improved.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

上記実施例では、半導体基板2としてP型基板を用いた
ものについて述べてきたが、N型基板を用いるものであ
っても良い。但し、この場合には、電子がシリコン窒化
膜4内にトラップされることになる。
In the above embodiments, a P-type substrate is used as the semiconductor substrate 2, but an N-type substrate may also be used. However, in this case, electrons will be trapped within the silicon nitride film 4.

なお、上記実施例では、反応ガスの1つとしてジシラン
を用いたものについて説明したが、その他の高次シラン
を用いるようにしても良い。
In the above embodiment, disilane was used as one of the reaction gases, but other higher-order silanes may be used.

また、上記のようにして構成されたMNOSをキャパシ
タとして用いることも可能である。
It is also possible to use the MNOS configured as described above as a capacitor.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

即ち、MNOS形の半導体装置の窒化膜を低温光CVD
法によって形成し、その後アニールを施すようにしたの
で、窒化膜の下地となる酸化膜には自然酸化膜が形成さ
れず、電荷のトンネリングが阻害されない結果、書込み
/消去(W/E)特性の向上が図れることになる。
That is, the nitride film of the MNOS type semiconductor device is formed by low-temperature optical CVD.
Since the nitride film is formed using a method and then annealed, a natural oxide film is not formed on the oxide film underlying the nitride film, and charge tunneling is not inhibited, resulting in improved write/erase (W/E) characteristics. This will lead to improvements.

また、半導体基板自体にダメージを与えず、また拡散層
が必要以上に拡がらないので、歩留り・信頼性の向上が
図れることになる。
Further, since the semiconductor substrate itself is not damaged and the diffusion layer is not expanded more than necessary, yield and reliability can be improved.

さらに、非結晶状態の窒化膜が形成でき、その窒化膜中
にはダングリングボンドおよび未結合状態の水素を多く
含むので、その後のアニールによってダングリングボン
ド量を高精度にコントロールすることが可能となる。つ
まり、水素の追い出しによって窒化膜中のダングリング
ボンド量を酸化膜近傍では多く、一方ゲート電極近傍で
は少なくすることができる。その結果、1!荷保持容量
の増大、電荷保持特性の向上、リーク電流の減少が図れ
ることになる。
Furthermore, since an amorphous nitride film can be formed and contains a large amount of dangling bonds and unbonded hydrogen, it is possible to control the amount of dangling bonds with high precision through subsequent annealing. Become. In other words, by expelling hydrogen, the amount of dangling bonds in the nitride film can be increased near the oxide film, while it can be reduced near the gate electrode. As a result, 1! It is possible to increase the load holding capacity, improve charge holding characteristics, and reduce leakage current.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用して得られるMNOSメモリセル
の縦断面図、 第2図はMNOSメモリセルの第1図と直交する方向の
縦断面図である。 2・・・・半導体基板、3・・・・シリコン酸化膜、4
パ・・シリコン窒化膜、5・・・・ゲート電極。
FIG. 1 is a longitudinal sectional view of an MNOS memory cell obtained by applying the present invention, and FIG. 2 is a longitudinal sectional view of the MNOS memory cell in a direction perpendicular to FIG. 1. 2...Semiconductor substrate, 3...Silicon oxide film, 4
P: Silicon nitride film, 5: Gate electrode.

Claims (1)

【特許請求の範囲】 1、MNOS形の半導体装置における窒化膜を形成する
にあたり、該窒化膜を低温光CVD法で形成し、その後
アニールを施すようにしたことを特徴とする半導体装置
の製造方法。 2、半導体基板の温度を400℃以下に保持した状態で
窒化膜の形成を行うようにしたことを特徴とする請求項
1記載の半導体装置の製造方法。 3、アニールとしてランプアニールまたはレーザアニー
ルを用いることを特徴とする請求項1または請求項2記
載の半導体装置の製造方法。
[Claims] 1. A method for manufacturing a semiconductor device, characterized in that when forming a nitride film in an MNOS type semiconductor device, the nitride film is formed by a low-temperature photo-CVD method, and then annealed. . 2. The method of manufacturing a semiconductor device according to claim 1, wherein the nitride film is formed while the temperature of the semiconductor substrate is maintained at 400° C. or lower. 3. The method of manufacturing a semiconductor device according to claim 1 or 2, wherein lamp annealing or laser annealing is used as the annealing.
JP28489088A 1988-11-11 1988-11-11 Manufacture of semiconductor device Pending JPH02130963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28489088A JPH02130963A (en) 1988-11-11 1988-11-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28489088A JPH02130963A (en) 1988-11-11 1988-11-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02130963A true JPH02130963A (en) 1990-05-18

Family

ID=17684365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28489088A Pending JPH02130963A (en) 1988-11-11 1988-11-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02130963A (en)

Similar Documents

Publication Publication Date Title
US7259433B2 (en) Non-volatile semiconductor memory device and method for producing same
US7060594B2 (en) Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US5162892A (en) Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
US7245010B2 (en) System and device including a barrier layer
US6023093A (en) Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
JP2007043147A (en) Method of forming silicon-rich nanocrystal structure using atomic layer deposition process and method of manufacturing nonvolatile semiconductor device using the same
JP4703277B2 (en) Manufacturing method of semiconductor device
JPH08116059A (en) Formation of dielectric with improved performance
US5656516A (en) Method for forming silicon oxide layer
KR20100056971A (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US20090124096A1 (en) Method of fabricating flash memory device
US6326274B2 (en) Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells
US6350707B1 (en) Method of fabricating capacitor dielectric
US20020168869A1 (en) Method for fabricating an ONO layer
JPH02130963A (en) Manufacture of semiconductor device
EP0152624A2 (en) Method of manufacturing a semiconductor device having a polycristalline silicon-active region.
KR100685742B1 (en) Non-volatile memory device and Method of manufacturing the same
KR100719680B1 (en) Non-volatile memory device and fabrication method thereof
JPS603159A (en) Manufacture of nonvolatile memory device
US20090068850A1 (en) Method of Fabricating Flash Memory Device
JPH0656856B2 (en) Method for manufacturing semiconductor device
KR100200707B1 (en) Fabrication method of semiconductor device
JP3239823B2 (en) Thin film formation method
JPH06296029A (en) Semiconductor nonvolatile storage element and manufacture thereof
JPH01264268A (en) Manufacture of nonvolatile memory device