JPH02127692A - Sound source device - Google Patents

Sound source device

Info

Publication number
JPH02127692A
JPH02127692A JP63281642A JP28164288A JPH02127692A JP H02127692 A JPH02127692 A JP H02127692A JP 63281642 A JP63281642 A JP 63281642A JP 28164288 A JP28164288 A JP 28164288A JP H02127692 A JPH02127692 A JP H02127692A
Authority
JP
Japan
Prior art keywords
polyphonic
sound source
n0te
value
note information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63281642A
Other languages
Japanese (ja)
Other versions
JP2843852B2 (en
Inventor
Naoaki Matsumoto
松本 直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63281642A priority Critical patent/JP2843852B2/en
Priority to US07/431,738 priority patent/US5025701A/en
Publication of JPH02127692A publication Critical patent/JPH02127692A/en
Application granted granted Critical
Publication of JP2843852B2 publication Critical patent/JP2843852B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE:To increase the polyphonic number of a musical sound to be generated according to the number of sound source modules which are connected by connecting the sound modules. CONSTITUTION:A sound source circuit 6 is a circuit which generates eight sounds at the same time and when sound source modulates are connected, all the sound source modules have a 1st polyphonic area in common and also have 2nd polyphonic areas specified individually, for example, without overlapping one another. When the respective sound source modules are put in simultaneously operation after the specification, updating operation on note information storage means of the respective sound source modules are carried out completely concurrently according to the same rule and the respective sound source modules are put in partial charge of only polyphonic channels in the 2nd polyphonic areas to control the generation of musical sounds. In this case, polyphonic area specifying means of the respective sound modules set the 2nd polyphonic areas optionally with upper-limit and lower-limit values and polyphonic numbers are set differently, module by module, freely without overlapping with one another.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部からノート情報(楽音データ)を入力し
て楽音を発音する音源モジュールタイプの音源装置に係
り、さらに詳しくは複数の音源モジュールを接続した場
合に1台の音源楽器として連動して動作させることが可
能な音源装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a sound source device of a sound source module type that generates musical tones by inputting note information (musical sound data) from the outside, and more specifically relates to a sound source device of a sound source module type that generates musical tones by inputting note information (musical sound data) from the outside. The present invention relates to a sound source device that can be operated in conjunction with each other as a single sound source instrument when connected.

(従来の技術〕 MIDI (Musical In5t、rament
 Digital Interface)方式の出現と
、デジタル信号処理を用いた電子楽器の発展により、複
数の電子楽器をMIDIで相互に接続し、同期させて演
奏動作を行わせることが可能となっている。特に、その
ような同期演奏を目的として、鍵盤等の演奏部を除いた
音源モジュールタイプの電子楽器が多々開発されており
、このような音源モジュールを複数接続することにより
、高度な演奏効果を得ることが可能となっている。
(Conventional technology) MIDI (Musical In5t, rament
With the advent of the digital interface system and the development of electronic musical instruments using digital signal processing, it has become possible to connect a plurality of electronic musical instruments to each other via MIDI and perform performance operations in synchronization. In particular, for the purpose of such synchronized performance, many sound source module type electronic musical instruments without a performance section such as a keyboard have been developed, and by connecting multiple such sound source modules, advanced performance effects can be obtained. It is now possible.

上記のような音源モジュールにおいては、外部に鍵盤等
を接続し、そこから入力するN0TE ONデータ(ノ
ートオンデータ;発音指示データ)又はN0TE OF
Fデータ(ノートオフデータ;消音指示データ)等のM
IDIデータを受信することにより、楽音の発音又は消
音等の発音制御を行う。この場合、音源モジュール単体
では、通常、時分割処理により複数の楽音を並列して発
音させることが可能であり、8〜16音程度のポリフォ
ニック数を有する音源モジュールが一般的である。そし
て、このような音源モジュールをMIDIにより複数台
接続して使用する場合、各音源モジュールが各MIDI
データを独立して受信することにより、複数の音源モジ
ュールを同期させて演奏させることが可能である。この
場合、8〜16音ポリフオニツクの各音源モジュールが
並列して独立して発音動作を行うことになる。
In the above-mentioned sound source module, a keyboard or the like is connected externally, and N0TE ON data (note-on data; pronunciation instruction data) or N0TE OF is input from there.
M such as F data (note-off data; mute instruction data)
By receiving the IDI data, sound production control such as production or muting of musical tones is performed. In this case, a single sound source module is usually capable of generating a plurality of musical tones in parallel through time-sharing processing, and a sound source module having a polyphonic number of about 8 to 16 sounds is common. When multiple such sound source modules are connected and used by MIDI, each sound source module is connected to each MIDI
By receiving data independently, it is possible to synchronize and perform multiple sound source modules. In this case, each of the 8- to 16-note polyphonic sound source modules performs sound generation operations in parallel and independently.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、」−記従来例では、複数の音源モジュールが並
列に演奏動作されるだけであり、音源モジュールを拡張
接続し、複数台の音源モジュールを1台の音源モジュー
ルとして使用するようなことはできないという問題点を
有している。
However, in the conventional example mentioned above, multiple sound source modules are only operated in parallel, and it is not possible to expand and connect the sound source modules and use multiple sound source modules as one sound source module. There is a problem with this.

このような問題点に対して、音源モジュール毎に発音す
る音域を指定し、外部から入力するN0TENo、  
(ノートナンバー;音階)により、発音の有無を決定し
て音源の拡張性を図った従来例があるが、このタイプで
は、演奏する音域によって発音を行う音源モジュールが
決定されてしまい、ある音域を多用するような演奏にお
いては、1台の音源モジュールあたりのポリフォニック
数をオーバーしてしまい、それ以上は発音不可能となっ
てしまって、自由度の狭い演奏しか行えないという問題
点を有している。
To solve these problems, specify the range of sounds to be produced for each sound source module, and input N0TENo from the outside.
There is a conventional example in which the extensibility of the sound source is achieved by determining whether or not to produce a sound based on the note number (scale), but with this type, the sound source module that produces the sound is determined by the range of notes being played, When performing a performance that requires a lot of use, the number of polyphonic sounds per tone generator module is exceeded, making it impossible to produce any more sounds, and the problem is that the performance can only be performed with a narrow degree of freedom. There is.

また、偶数番号のN0TE No、と、奇数番号のN0
TENo、とで、別々の音源で発音を行わせる従来例も
あるが、この場合も演奏形態によっては、偶数番号のN
0TE No、ばかりが指定された場合には、前記音域
指定による場合と同様の問題点が発生する。
Also, even numbered N0TE No, and odd numbered N0TE
There is a conventional example in which sounds are produced using separate sound sources for TENo and N.
If 0TE No. is specified, the same problem as in the case of specifying the range will occur.

本発明の課題は、複数の音源モジュールを接続すること
により、発音される楽音のポリフォニック数を接続台数
に応じて拡張することを可能にし、特に各音源モジュー
ル毎に独立したポリフォニック数の設定を可能にし、こ
れにより各音源モジュールの特性を生かした細かいポリ
フォニック数の拡張を可能にすることにある。
An object of the present invention is to make it possible to expand the polyphonic number of musical tones produced by connecting multiple sound source modules in accordance with the number of connected sound source modules, and in particular to enable independent polyphonic number settings for each sound source module. The purpose of this is to make it possible to expand the polyphonic number in detail by taking advantage of the characteristics of each sound source module.

[課題を解決するための手段〕 本発明は、外部からノート情報を受信可能で、該ノート
情報により楽音の発音制御が可能な音源装置を前提とす
る。この場合、各音源装置は、例えばMIDIにより相
互に接続され、また、例えばそのうちの1台が鍵盤等の
演奏部を存し、そこでの演奏動作により演奏部から出力
されるノート情報に基づいて自己の音源及び外部に接続
される音源モジュールを制御するような構成にできる。
[Means for Solving the Problems] The present invention is based on a sound source device capable of receiving note information from the outside and controlling the production of musical tones based on the note information. In this case, each sound source device is connected to each other by, for example, MIDI, and one of the sound source devices has a performance section such as a keyboard, and the sound source devices are connected to each other by, for example, a MIDI, and one of them has a performance section such as a keyboard. The configuration can be configured to control the sound source and the externally connected sound source module.

上記音源モジュールにおいて、まず、ポリフォニック領
域指定手段は、複数のポリフォニックチャンネルからな
る第1のポリフォニック領域内で、第2のポリフォニッ
ク領域をその上限値と下限値により指定する手段である
。ここで、ポリフォニックチャンネルとは、楽音を発音
する場合に複数の音階で同時に発音可能とするための複
数の発音チャンネルのことをいう。例えば、ポリフォニ
ッり数(同時発音可能数)を64まで可能とした場合、
第1のポリフォニック領域は、第1チヤンネルから第6
4チヤンネルまでをいう。そして、第2のポリフォニッ
ク領域とは、上記チャンネル範囲のうち、例えば第9チ
ヤンネルから第16チヤンネルまでをいう。そして、こ
の例の場合、ポリフォニック領域指定手段は、下限値「
9」と上限値「16」を指定することにより、第9〜第
16チヤンネルの第2のポリフォニック領域を指定する
ための、例えばカーソルスイッチと■、CD等の表示装
置である。
In the above sound source module, first, the polyphonic area specifying means is a means for specifying a second polyphonic area within a first polyphonic area consisting of a plurality of polyphonic channels by its upper and lower limit values. Here, the term "polyphonic channel" refers to a plurality of sounding channels that allow simultaneous sounding of a plurality of scales when producing musical tones. For example, if the polyphonic number (number of simultaneous sounds) is allowed to reach 64,
The first polyphonic region includes channels from the first channel to the sixth channel.
This refers to up to 4 channels. The second polyphonic region refers to, for example, from the 9th channel to the 16th channel in the channel range described above. In this example, the polyphonic area specifying means sets the lower limit "
This is a display device such as a cursor switch, ■, CD, etc., for specifying the second polyphonic area of the 9th to 16th channels by specifying ``9'' and the upper limit value ``16''.

次に、ノート情報記憶手段は、前記第1のポリフォニッ
ク領域内の各ポリフォニックチャンネル毎にノート情報
を記憶する手段である。同手段は、例えば前記第1チヤ
ンネルから第64チヤンネルに対応する各アドレスに、
ノートナンバー又は消音中であることを示すコードその
他の情報を記憶可能なメモリである。
Next, the note information storage means is means for storing note information for each polyphonic channel in the first polyphonic area. The means includes, for example, each address corresponding to the first channel to the 64th channel.
This is a memory that can store note numbers, codes indicating that the sound is muted, and other information.

続いて、ポリフォニックチャンネル制御手段は、ノート
情報を受信した場合に、所定の規則に従つてノート情報
記憶手段上の前記第1のポリフォニック領域内のポリフ
ォニックチャンネルのノート情報を更新する手段である
。同手段は、例えばノートオン(発音指示)データを受
信した場合に、前記ノート情報記憶手段上の第1チヤン
ネルから第64チヤンネルに対応する各アドレスのうち
、現在空いているチャンネル又は消音中のチャンネルに
、若いアドレスから順にノートオンすべきノートナンバ
ーをセーブする制御を行う。また、ノートオフ(消音指
示)データを受信した場合に、上記各アドレスに記憶さ
れているノートナンバーのうち、ノートオフすべきノー
トナンバーと一致するものを消音中を表すコードに変更
する制御を行う。その他、音高変更(ベンド指示)又は
各種効果の変更等を指示するノート情報に従って、記憶
内容を上記と同様に制御する手段としてもよい。
Subsequently, the polyphonic channel control means is means for updating the note information of the polyphonic channel in the first polyphonic area on the note information storage means according to a predetermined rule when note information is received. For example, when note-on (pronunciation instruction) data is received, the means selects a currently vacant channel or a muted channel among the addresses corresponding to the first channel to the 64th channel on the note information storage means. Then, control is performed to save the note numbers to be turned on in order from the youngest address. In addition, when note-off (mute instruction) data is received, control is performed to change the note number stored in each of the above addresses that matches the note number to which note-off should be performed to a code indicating that the sound is muted. . Alternatively, the stored content may be controlled in the same manner as described above in accordance with note information that instructs changes in pitch (bend instructions) or changes in various effects.

更に、楽音制御手段は、ノート情報記憶手段上の前記第
2のポリフォニック領域内の各ポリフォニックチャンネ
ルに記憶されているノート情報に基づいて楽音の発音制
御を行う手段である。同手段は、例えば前記ノート情報
記憶手段上の例えば第1〜第64チヤンネルに対応する
アドレスのうち、自己の音源モジュールに指定された例
えば第9・〜第16チヤンネルのアドレスのうち何れか
にノー トナンバーが記憶されれば、そのノートナンバ
ーで発音を開始し、また、消音中を表すコードが記憶さ
れれば、今までそこに記憶されていたノートナンバーに
対応する発音中の楽音を消音する。
Further, the musical tone control means is means for controlling the sound production of musical tones based on the note information stored in each polyphonic channel in the second polyphonic area on the note information storage means. The means is configured to make a note to any one of the addresses corresponding to, for example, the 1st to 64th channels on the note information storage means, for example, the addresses of the 9th to 16th channels designated for the own sound source module. If a note number is memorized, the sound will start at that note number, and if a code indicating muting is memorized, the currently sounding musical tone corresponding to the note number stored there will be muted. .

上記構成において、楽音制御手段は、ノート情報記憶手
段上の前記第2のポリフォニック領域内の各ポリフォニ
ックチャンネルに記憶されているノート情報に基づいて
楽音の発音IIr御を行うモードと、前記受信したノー
ト情報に基づいて無条件に楽音の発音制御を行うモード
とを切り換えて制御可能としてもよい。
In the above configuration, the musical tone control means has a mode in which musical tone generation IIr is controlled based on note information stored in each polyphonic channel in the second polyphonic area on the note information storage means, and a mode in which musical tone generation IIr is controlled based on note information stored in each polyphonic channel in the second polyphonic area on the note information storage means, Control may be possible by switching between a mode in which musical tones are unconditionally controlled based on the information.

また、前記外部から入力する前記ノート情報はMIDI
 (Musical Instrument Digi
tal Interface)方式に従って入力するよ
うにし、ポリフォニック領域指定手段、ノート情報記憶
手段、ポリフォニックチャンネル制御手段及び楽音制御
手段の各々は、MIDIチャンネル毎に独立して動作す
るようにしてもよい。
Further, the note information inputted from the outside is MIDI.
(Musical Instrument Digi
The polyphonic area specifying means, the note information storage means, the polyphonic channel control means, and the tone control means may each operate independently for each MIDI channel.

〔作   用〕[For production]

本発明の作用は、以下の通りである。 The effects of the present invention are as follows.

まず、上記のような音源モジュールを複数台接続した場
合、全ての音源モジュールで前記第1のポリフォニック
領域は共通である。そして、各音源モジュール毎に、前
記第2のポリフォニック領域を例えば互いに重ならない
ように指定する。すなわち、1台目の音源モジュールで
は第1〜第8チヤンネルまで、2台目の音源モジュール
では第9〜第16チヤンネルまでというように指定する
First, when a plurality of sound source modules as described above are connected, the first polyphonic area is common to all the sound source modules. Then, for each sound source module, the second polyphonic areas are specified so as not to overlap with each other, for example. That is, the first to eighth channels are specified for the first sound source module, the ninth to 16th channels are specified for the second sound source module, and so on.

上記指定の後、各音源モジュールを同時に動作させた場
合、各音源モジュールにおけるノート情報記憶手段上の
更新動作は、同じ規則に従って完全に一致して行われる
。そして、各音源モジュールは、各々に指定された第2
のポリフォニック領域内のポリフォニックチャンネルの
みを分担して楽音の発音制御を行う。
After the above designation, when the sound source modules are operated simultaneously, the updating operations on the note information storage means in each sound source module are performed completely in unison according to the same rule. Then, each sound source module receives its designated second sound source module.
Only the polyphonic channels within the polyphonic area of the musical tones are controlled.

従って、接続された音源モジュール全体では、あたかも
1台の音源モジュールで楽音を発音しているように動作
する。
Therefore, the connected sound source modules as a whole operate as if a single sound source module were producing musical tones.

この場合、各音源モジュールのポリフォニック領域指定
手段は、上限値と下限値により第2のボリフすニック領
域を任意に設定でき、各音源モジュール毎にポリフォニ
ック数を異なるように設定することもでき、また、互い
に重複させることも自由である。これにより、各音源モ
ジュールの特性を生かした細かい拡張を行うことが可能
となる。
In this case, the polyphonic area specifying means of each sound source module can arbitrarily set the second polyphonic area according to the upper limit value and the lower limit value, and can also set the polyphonic number to be different for each sound source module. , they are also free to overlap each other. This makes it possible to perform detailed expansions that take advantage of the characteristics of each sound source module.

〔実  施  例〕〔Example〕

以下、図面を参照しながら本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

(本裏施貫公徘底) 第1図は、本発明の実施例の全体構成図である。(The bottom of the book) FIG. 1 is an overall configuration diagram of an embodiment of the present invention.

本実施例は外部からのMIDIデータを入力することに
より楽音を発音する音源モジュールタイプの電子楽器と
して実現され、鍵盤部等の演奏部は具備していない、従
って、鍵盤部等の演奏部はMIDIを介して外部に接続
されるが、外部からMIDIデータ等としてN0TE 
ONデータ及びN0TE OFFデータを入力可能であ
れば、鍵盤部等を有する通常の電子楽器として実現して
もよい。
This embodiment is realized as a sound source module type electronic musical instrument that produces musical tones by inputting external MIDI data, and is not equipped with a performance section such as a keyboard. It is connected to the outside via the N0TE as MIDI data etc.
As long as ON data and N0TE OFF data can be input, it may be realized as a normal electronic musical instrument having a keyboard section or the like.

第1図において、外部入力インタフェース回路1は、シ
リアルデジタル信号であるMIDIデータを受信するイ
ンタフェース回路である。
In FIG. 1, an external input interface circuit 1 is an interface circuit that receives MIDI data, which is a serial digital signal.

CPU4は、ROM2に記憶されているプログラムに従
い、また、RAM3をデータメモリとして用いながら、
後述する各動作フローチャートを実行する。これにより
、外部入力インタフェース回路1よりMIDIデータを
受信し、コンソール部インタフェースDo路5を介して
、コンソールスイッチ8の各スイッチのオン/オフ状態
を入力すると共に表示装置9を制御し、これら各処理に
基づいて、楽音発音のだめの制御処理を行う。なお、表
示装置9は、LCDによって構成される。
The CPU 4 follows the program stored in the ROM 2 and uses the RAM 3 as a data memory.
Each operation flowchart described later is executed. As a result, MIDI data is received from the external input interface circuit 1, and the on/off state of each switch of the console switch 8 is input via the console section interface Do path 5, and the display device 9 is controlled, and each of these processes is performed. Based on this, a control process for controlling musical tone generation is performed. Note that the display device 9 is configured by an LCD.

音源回路6は、8音を同時に発音可能な楽音発生回路で
あり、CPU4から発音の開始・終了、音色の設定及び
ビブラート等、発音に関する制御処理に基づいて、8音
対応の8時分割処理によって楽音の発音処理を行い、デ
ジタルの楽音信号を出力する。
The tone generator circuit 6 is a musical tone generation circuit that can simultaneously generate eight tones, and based on control processing related to pronunciation, such as start and end of tone generation, tone settings, and vibrato, from the CPU 4, the tone generator circuit 6 performs 8-time division processing corresponding to eight tones. Performs musical tone pronunciation processing and outputs a digital musical tone signal.

D/A部7は、音源回路6から出力されるデジタル楽音
信号をD/A変換した後、ローパスフィルタでろ波する
ことにより、アナログ楽音信号を出力する回路である。
The D/A section 7 is a circuit that performs D/A conversion on the digital musical tone signal output from the sound source circuit 6, and then filters it with a low-pass filter to output an analog musical tone signal.

このアナログ楽音信号は、音源モジュール本体から外部
に出力され、外部の増幅器及びスピーカ又はヘッドホン
等を介して放音される。
This analog musical tone signal is output from the main body of the sound source module to the outside, and is emitted via an external amplifier, speaker, headphones, or the like.

(本実1−糎辺111函1) 本実施例では、外部から楽音データを入力して楽音を発
音する第1図の構成の音源モジュールタイプの電子楽器
を、楽音データ転送用の専用インタフェースMIDI(
Musical Instrument Digita
l Interface)により複数台接続し、それら
複数台の音源モジュールを1台の楽器として使用できる
ようにするものである。すなわち、通常、音源モジュー
ル1台では、同時発音可能なポリフォニック数は8音程
度であり、従来はこれらを複数台接続しても8音ボリフ
オニシクの楽音がその台数分電なって発音されたり、又
ある音域に楽音が集中すると発音されない楽音が生じる
が、本実施例では8音ポリフオニツクの音源モジュール
を2台接続すると16音ポリフオニツクの1台の楽器と
して使用でき、そのような接続を最大8台まで可能とし
、従って64音ポリフオニツクまで実現することができ
る。
(Honji 1 - 111 boxes 1) In this example, a sound source module type electronic musical instrument configured as shown in FIG. (
Musical Instrument Digital
A plurality of sound source modules can be connected to each other via a 1-interface, and the plurality of sound source modules can be used as a single musical instrument. In other words, normally, the number of polyphonic notes that can be produced simultaneously with one sound source module is about 8, and conventionally, even if multiple of these modules were connected, the 8-note polyphonic musical tone would be produced as many times as the number of polyphonic notes, or When musical tones are concentrated in a certain range, some tones are not produced, but in this example, if two 8-note polyphonic sound source modules are connected, they can be used as one 16-note polyphonic instrument, and up to 8 such connections can be made. Therefore, it is possible to realize up to 64-note polyphony.

そのため、第1図の構成の各音源モジュール毎に最大8
音ポリフオニツクまでの範囲で、ポリナンバーというも
のを定義可能としている。演奏者は、1台目の音源モジ
ュールに例えばNα1〜No、 8のポリナンバーを割
り当て、2台目の音源モジュールに例えばNα9〜Nα
16のポリナンバーを割り当てることができる。そして
、この設定例で演奏者が例えば外部の鍵盤等で演奏開始
し、押鍵操作に基づ< N0TE ONデータ(発音開
始データ)がMIDIを介して、1台目及び2台目の音
源モジュールに順次入力すると、第1音目から第8音目
までの各N0TE ONデータによって指示されるNo
TE番号(音階番号、以下N0TE No、)は、1台
目の音源モジュールのNα1〜N018のポリナンバー
に若い番号順に順次割り当てられ、1台目の音源モジュ
ールで発音される。更に、第9音目以降の各N0TE 
ONデータが入力すると、2台目の音源モジュールのN
α9以降のポリナンバーに順次割り当てられて、2台目
の音源モジュールで発音される。この処理中に、現在押
鍵中の何れかの鍵が離鍵されて、対応するN0TE O
FFデータ(消音指示データ)が入力すると、そのデー
タで指示されるN0TE No、が割り当てられている
ポリナンバーの楽音が消音される。それ以後、新たなN
0TE ONデータが入力すると、現在空いているポリ
ナンバーのうち最も番号の若いものに割り当てられ、そ
のポリナンバーが含まれる音源モジュールで発音される
Therefore, each sound source module in the configuration shown in Figure 1 has a maximum of 8
It is possible to define polynumbers within the range of sound polyphonics. The performer assigns, for example, poly numbers Nα1 to No. 8 to the first sound source module, and assigns poly numbers, for example Nα9 to Nα, to the second sound source module.
16 poly numbers can be assigned. Then, in this setting example, the performer starts playing on an external keyboard, etc., and based on the key press operation, < N0TE ON data (sound generation start data) is transmitted via MIDI to the first and second sound source modules. If you input the numbers sequentially, the numbers specified by each N0TE ON data from the 1st note to the 8th note will be input.
TE numbers (scale numbers, hereinafter referred to as N0TE No.) are sequentially assigned to the poly numbers Nα1 to N018 of the first sound source module in ascending order of numbers, and are produced by the first sound source module. Furthermore, each N0TE after the 9th note
When ON data is input, the N of the second sound source module
They are sequentially assigned to poly numbers starting from α9 and are produced by the second sound source module. During this process, any key currently being pressed is released and the corresponding N0TEO
When FF data (mute instruction data) is input, the musical tone of the poly number to which the N0TE No. specified by the data is assigned is muted. After that, a new N
When 0TE ON data is input, it is assigned to the lowest polynumber among the currently vacant polynumbers, and the tone generator module that includes that polynumber produces sound.

以上の動作を、接続されている全ての音源モジュールが
互いに同期して行い、演奏者は音源モジュールを望みの
台数分接続することにより、所望のポリフォニック数で
の楽音の発音が可能となる。
All the connected sound source modules perform the above operations in synchronization with each other, and by connecting the desired number of sound source modules, the performer can produce musical tones with a desired polyphonic number.

そのため、第1図の構成の各音源モジュールのRAMa
内に、自己に割り当てられているポリナンバーに関する
状態と共に他の全ての音源モジュールに割り当てられて
いるポリナンバーに関する状態を保持すルN0TE 5
AVE MEMORYというテーブルヲ有し、N0TE
 ON及びN0TE OFFの各データが入力する毎に
、上記テーブルの内容を全ての音源モジュールが一定の
規則に従って、完全に同期して更新するようにしている
。これが本実施例の大きな特徴である。
Therefore, the RAM of each sound source module with the configuration shown in FIG.
N0TE 5 holds the state related to the poly number assigned to itself as well as the state related to the poly number assigned to all other sound source modules.
I have a table called AVE MEMORY, N0TE
Every time ON and N0TE OFF data is input, all the sound source modules update the contents of the table in complete synchronization according to a certain rule. This is a major feature of this embodiment.

以下の説明では、上記動作を実現するための第1図の構
成の1台あたりの音源モジュールの動作につき、詳細に
説明する。なお、本実施例では、各音源モジュール毎に
上記ポリフォニックの同期動作を行うモードと、従来通
り他の音源モジュールからは独立して動作するモードを
切り換えることができ、以下前者をポリ同期動作ENA
BLEモード、後者をポリ同期動作DISABLEモー
ドと呼ぶことにする。
In the following description, the operation of each sound source module having the configuration shown in FIG. 1 for realizing the above operation will be explained in detail. In this embodiment, each sound source module can be switched between a mode in which the polyphonic synchronous operation is performed and a mode in which it operates independently from other sound source modules as in the past.
BLE mode, and the latter will be referred to as polysynchronous operation DISABLE mode.

(本演lJし1月劉肱作) 上記構成の実施例の動作を以下に説明する。まず、第2
図は、本実施例のメイン動作フローチャトである。
(Created by Liu Chiu, January 1st) The operation of the embodiment with the above configuration will be described below. First, the second
The figure is a main operation flowchart of this embodiment.

まず、特には図示しない電源スィッチが投入されると、
Slでイニシャライズ処理を行う。ここでは、第1図の
RAM3の記憶内容の初期化、音源回路6のリセットと
音色設定等を行う。
First, when the power switch (not shown) is turned on,
Initialization processing is performed in Sl. Here, the contents of the RAM 3 shown in FIG. 1 are initialized, the tone generator circuit 6 is reset, tone color settings, etc. are performed.

そして、S2のスイッチチェンジ処理及びS3の旧DI
 IN処理(共に後述する)を繰り返すことにより、楽
音発音のための制御を行う。
Then, switch change processing of S2 and old DI of S3
Control for musical tone generation is performed by repeating the IN process (both of which will be described later).

これとは別に、一定時間間隔で割り込み(インターラブ
ド)が発生し、S4において第1図の音源回路6の制御
処理が実行される。この処理は本発明には直接は関係し
ないが、音源回路6で発音される楽音信号にビブラート
効果を付加する処理である。この効果は、一定時間間隔
で楽音の音程にゆらぎを与える効果であるため、上記の
ように一定時間間隔の割り込み処理によって制御するよ
うにしている。
Apart from this, an interrupt occurs at regular time intervals, and in S4 the control process for the sound source circuit 6 in FIG. 1 is executed. Although this process is not directly related to the present invention, it is a process that adds a vibrato effect to the musical tone signal generated by the tone generator circuit 6. This effect is an effect that causes the pitch of the musical tone to fluctuate at regular time intervals, so it is controlled by interrupt processing at regular time intervals as described above.

第1図のコンソールスイッチ8及び表示装置9の外観構
成を第3図に示す。同図において、[4CD9は第1図
の表示装置9である。その他の部分は、第1図のコンソ
ールスイッチ8に対応する。
FIG. 3 shows the external configuration of the console switch 8 and display device 9 shown in FIG. 1. In the same figure, [4CD9 is the display device 9 of FIG. 1. The other parts correspond to the console switch 8 in FIG.

ここで、モード設定スイッチ(MODE)  10は、
前記LCD9により表示されるパラメータのモードを設
定する(これについては後述する)、また、カーソルス
インチ11.12で、LCD9内に表示されている複数
のデータのうち1つを選択し、選択したデータの変更を
UPスイッチ14及びDOWNスイッチ13で行う。更
に、#1〜#8の番号が付与されているスイッチ15〜
22によって、発音すべき音色を選択する。
Here, the mode setting switch (MODE) 10 is
Set the mode of the parameters displayed by the LCD 9 (this will be described later), and select one of the multiple data displayed on the LCD 9 using cursor switch 11.12. Data is changed using the UP switch 14 and the DOWN switch 13. Furthermore, switches 15 to 15 are numbered #1 to #8.
22, the tone to be produced is selected.

次に、第4図は第2図S1のスイッチチェンジ処理の詳
細であり、この処理は第2図で示すように繰り返し実行
され、第3図の各スイッチ10〜22が切り替えられた
か否かを常に監視しており、切り替えられたスイッチに
対応するモードの処理を行う。
Next, FIG. 4 shows the details of the switch change process in S1 in FIG. 2, and this process is repeatedly executed as shown in FIG. It constantly monitors and processes the mode corresponding to the switched switch.

まず、S5では、ポリ数設定モードか否かを判定する。First, in S5, it is determined whether the mode is poly count setting mode.

今、LCD9には、例えば音色設定の情報、エフェクト
設定の情報等の様になモードの情報の表示が可能である
が、そのモード表示は、第3図のモード設定スイッチ1
0を1回押す毎に切り替わる。ここで、本発明に特に関
係するのは、ポリ数設定モードである。そして、ポリ数
設定モード以外のモードが表示されている場合には、S
9でポリ数設定モード以外の処理、例えば第3図のスイ
ッチ15〜22による音色の設定変更、又は特には図示
しないスイッチによるエフェクトの設定変更等を行った
後、スイッチチェンジ処理を終了する。
Now, the LCD 9 can display mode information such as tone setting information, effect setting information, etc., but the mode display can be done by pressing the mode setting switch 1 in Fig. 3.
It changes each time you press 0. Here, what is particularly relevant to the present invention is the poly number setting mode. If a mode other than poly count setting mode is displayed, S
At step 9, after processing other than the poly number setting mode, such as changing tone color settings using switches 15 to 22 in FIG. 3, or changing effect settings using switches not shown, the switch change process ends.

これとは逆に、ポリ数設定モードが表示されている場合
にはS6に進み、第3図のモード設定スイッチ10が切
り替えられたか否かを判定する。
On the contrary, if the poly number setting mode is displayed, the process advances to S6 and it is determined whether the mode setting switch 10 in FIG. 3 has been switched.

判定がYESの場合には310に進み、ここで第3図の
LCD9に表示のモードを現在のポリ数設定モードから
モード設定スイッチ10の切り替え動作に対応する他の
モードに切り替えた後、第2図82のスイッチチェンジ
処理を終了する。従って、これ以後第2図S3のMID
I IN処理を経て再び第2図32のスイッチチェンジ
処理になると、第3図55の判定がNOとなり、S9で
前記したようなポリ数設定モード以外の処理が実行され
る。
If the determination is YES, the process proceeds to 310, where the mode displayed on the LCD 9 in FIG. 3 is switched from the current poly number setting mode to another mode corresponding to the switching operation of the mode setting switch 10, and then the second The switch change process in FIG. 82 is completed. Therefore, from now on, the MID of S3 in Figure 2
When the switch change processing shown in FIG. 2 32 returns after the I IN processing, the determination shown in FIG. 3 55 becomes NO, and processing other than the above-mentioned poly number setting mode is executed in S9.

なお、特には図示しないが、S9の処理の中にも、56
−310と同様の処理フローがあり、そこでモード設定
スイッチ10が切り替えられてポリ数設定モードになる
と、S5の判定がYESとなってポリ数設定モードの処
理に戻る。
Although not specifically shown in the figure, the 56
There is a processing flow similar to -310, and when the mode setting switch 10 is switched to enter the poly number setting mode, the determination in S5 becomes YES and the process returns to the poly number setting mode.

S6の判定がNoの場合37に進み、ここで第3図のカ
ーソルスイッチ11.12の何れかが切り替えられたか
否かが判定される。判定がYESの場合Sllに進み、
LCDQ内に表示されている複数のデータのうち1つを
選択する。本実施例では、ポリ数設定モードにおける第
3図のLCD9の表示は、例えば第5図のようになって
いる。
If the determination in S6 is No, the process proceeds to 37, where it is determined whether any of the cursor switches 11, 12 in FIG. 3 has been switched. If the judgment is YES, proceed to Sll,
Select one of the multiple pieces of data displayed on the LCDQ. In this embodiment, the display on the LCD 9 shown in FIG. 3 in the poly number setting mode is as shown in FIG. 5, for example.

すなわち、「本実施例の概略動作」の項でも説明したよ
うに、本実施例による音源モジュールは、各モジュール
毎にポリナンバーを設定でき、そのポリナンバーの範囲
は第5図のLCD9のP2及びP3の位置に示される数
字によって表示される。
That is, as explained in the section "General operation of this embodiment," the sound source module according to this embodiment can set a poly number for each module, and the range of the poly number is P2 and P2 of the LCD 9 in FIG. It is displayed by the number shown at the P3 position.

同図の例では、魔9〜Nα16のポリナンバーが割り当
てられていることを表示している。また、第5図のPl
の位置に表示される記号開は、現在自己の音源モジュー
ルがr本実施例の概略動作」の項で説明したポリ同期動
作ENABLEモードであることを表示し、また、この
表示がOFFの場合、ポリ同期動作DISABLEモー
ドであることを表示する。そして、P1〜P3の各位置
に表示される状態は、第3図のDOWNスイッチ13及
びUPスイッチ14によって切り換えられるが、第3図
のカーソルスイッチ11.12は、これらP1〜P3の
どの位置の状態を変更するかを選択する。すなわち、第
5図では現在、Plの位置にカーソル23があり、PI
の位置のデータが変更可能であるが、第3図のカーソル
スイッチ11.12を押すことにより、カーソル23の
位置をP2又はP3の位置に移動させることができ、こ
れによりカーソル23の移動した位置のデータが変更可
能となる。このカーソル変更処理を行うのが第4図の3
11であり、このカーソル変更処理の後、第2図52の
スイッチチェンジ処理を終了する。
In the example shown in the figure, it is displayed that poly numbers from 9 to Nα16 are assigned. Also, Pl in Figure 5
The symbol open displayed at the position indicates that the own sound source module is currently in the poly-synchronization operation ENABLE mode as explained in the section ``Overview of operation of this embodiment'', and if this display is OFF, Displays that poly synchronous operation is in DISABLE mode. The states displayed at each position of P1 to P3 are switched by the DOWN switch 13 and the UP switch 14 in FIG. 3, and the cursor switches 11 and 12 in FIG. Select whether to change the status. That is, in FIG. 5, the cursor 23 is currently located at the Pl position, and the PI
Although the data at the position can be changed, by pressing the cursor switch 11 or 12 in FIG. data can be changed. This cursor change process is performed in step 3 in Figure 4.
11, and after this cursor change process, the switch change process shown in FIG. 2 is completed.

上記処理の後、第2図S3のMiDI IN処理を経て
再び第2図32のスイッチチェンジ処理になると、第3
図37の判定がNoとなり、S8で第3図のDOWNス
イッチ13又はUPスイッチ14が押されたか否かが判
定される。何れも押されていなければS8の判定はNO
となり、そのまま第2図82のスイッチチェンジ処理を
終了する。
After the above processing, when the switch change processing of FIG. 2 32 is started again after passing through the MiDI IN processing of S3 in FIG. 2, the third
The determination in FIG. 37 is No, and in S8 it is determined whether the DOWN switch 13 or the UP switch 14 in FIG. 3 has been pressed. If neither is pressed, the judgment of S8 is NO.
Then, the switch change processing of FIG. 2 82 is ended.

上記とは逆に何れかのスイッチが押された場合において
、第5図のLCDQ上でPlの位置にカーソル23があ
れば、S12及び313の判定がNoとなって、S16
のDIS、/ENA、変更処理を行う。また、第5図の
LCDQ上でP2の位置にカーソル23があれば、31
2の判定がNO,313の判定がYESとなって、S1
5のLOWER変更処理を行う。更に、第5図のLCD
9上でP3の位置にカーソル23があれば、312の判
定がY・ESとなって、S14のUPPER変更処理を
行う。
Contrary to the above, if any switch is pressed and the cursor 23 is at the position of Pl on the LCDQ in FIG.
DIS, /ENA, change processing is performed. Also, if the cursor 23 is at the P2 position on the LCDQ in FIG.
The judgment of 2 is NO, the judgment of 313 is YES, and S1
Perform the LOWER change processing in step 5. Furthermore, the LCD in Figure 5
If the cursor 23 is located at the position of P3 on the screen 9, the determination at 312 becomes YES/ES, and the UPPER change process at S14 is performed.

以下、上記3つの処理を順を追って説明する。Hereinafter, the above three processes will be explained in order.

まず、S16のDIS、/ENA、変更処理は、前記し
たように、現在の自己の音源モジュールのモードを、第
3図のDOWNスイッチ13又はUPスイッチ14によ
って、ポリ同期動作のENABLEモードとDISAB
LEモードとで切り換える処理である。第6図に第4図
316の処理の詳細を示す。
First, in the DIS, /ENA, change process in S16, as described above, the mode of the current own sound source module is changed to ENABLE mode of polysynchronous operation and DISAB mode by the DOWN switch 13 or UP switch 14 in FIG.
This is a process for switching between LE mode and LE mode. FIG. 6 shows details of the processing in FIG. 4 316.

まず、317で現在のモードが前記ポリ同期動作のDI
SABLEモードであるかENABLEモードであるか
が判定される。
First, in 317, the current mode is DI of the polysynchronous operation.
It is determined whether the mode is SABLE mode or ENABLE mode.

DISABLEモードすなわち第5図P1の位置の表示
がOFFであれば、S17の判定がYESとなり、S1
8でJOB DISABLE FLAGをリセットする
。このフラグについては後に詳述するが、DISABL
EモードかENABLEモードかを設定するフラグであ
り、第1図のRAMa内に構成される発音数割り当て制
御メモリのFLAG内に設けられる(第10図参照)。
If the DISABLE mode, that is, the display of the position P1 in FIG. 5 is OFF, the determination in S17 is YES, and S1
8 to reset JOB DISABLE FLAG. This flag will be explained in detail later, but DISABL
This is a flag for setting E mode or ENABLE mode, and is provided in FLAG of the number of pronunciation allocation control memory configured in RAMa of FIG. 1 (see FIG. 10).

そして、このフラグはS18でリセットされることによ
りENABLEモードに変化する。この処理と共に、第
5図P1の位置の表示をONにする。
Then, this flag is reset in S18 to change to the ENABLE mode. Along with this process, the display of the position P1 in FIG. 5 is turned on.

一方、現在のモードがENABLEモードすなわち第5
図P1の位置の表示がONであれば、S17の判定がN
Oとなり、S19でJOB DISABLE FLAG
がセットされることでDISABLEモードに変化する
。この処理と共に、第5図P1の位置の表示をOFFに
する。
On the other hand, the current mode is the ENABLE mode, that is, the fifth mode.
If the display of the position in figure P1 is ON, the determination in S17 is N.
O, and JOB DISABLE FLAG is set in S19.
When is set, the mode changes to DISABLE mode. Along with this process, the display of the position P1 in FIG. 5 is turned off.

なお、上記S18又はS19の処理は、第3図のDOW
Nスイッチ13又はUPスイッチ14のどちらが押され
ても同様に行われ、両スイッチの区別はない。
Note that the process in S18 or S19 above is performed in the DOW mode shown in FIG.
The same operation is performed regardless of whether the N switch 13 or the UP switch 14 is pressed, and there is no distinction between the two switches.

上記318又は319の処理の後、S20で第1図のR
AMg内に構成される第10図の発音数割り当て制御メ
モリの、各POINTER、C0UNTER。
After the processing in step 318 or 319, R in FIG.
Each POINTER and C0UNTER of the sound generation number allocation control memory shown in FIG. 10 configured in the AMg.

FLAG及びN0TE 5AVE MEMORYをイニ
シャライズ(0にクリア)し、発音中の楽音を全て消音
する。なお、同メモリについては後述する。
Initialize (clear to 0) FLAG and N0TE 5AVE MEMORY to mute all musical tones that are currently being produced. Note that the memory will be described later.

以上第6図に示される第4図316のDIS、/ENA
DIS, /ENA of FIG. 4 316 shown in FIG.
.

変更処理の後、第2図32のスイッチチェンジ処理を終
了する。
After the change processing, the switch change processing shown in FIG. 2 is completed.

次に、第4図315のLOWER変更処理は、前記した
ように、現在の自己の音源モジュールに設定されている
ポリナンバーの範囲の下限を、第3図のDOWNスイッ
チ13又はUPスイッチ14によって、変更する処理で
ある。第7図に第4図815の処理の詳細を示す。
Next, in the LOWER change process of 315 in FIG. 4, as described above, the lower limit of the poly number range currently set for the own sound source module is set by the DOWN switch 13 or the UP switch 14 in FIG. This is a process to change. FIG. 7 shows details of the process 815 in FIG. 4.

まず、321でJOB RANGE LOWERPOI
NTERの値をレジスタAIIEGにロードし、JOB
 RANGE UPPERPOINTERの値をレジス
タB REGにロードする。ここで、JOB RANG
E LOWERPOINTER及びJOB RANGE
UPPERPOINTERは後に詳述するが、ポリナン
バーの下限及び上限の値を設定するポインターであり、
第1図のRAM5内に構成される発音数割り当て制御メ
モリ内に設けられる(第10図参照)。また、レジスタ
AREG及びレジスタBREGは、第1図のCPUd内
のレジスタである。なお、第5図のLCD9のP2とP
3の位置に表示されるポリナンバーの下限及び上限の値
に対して、−1した値が上記各ポインタ及びレジスタに
セットされる。
First, JOB RANGE LOWERPOI at 321
Load the value of NTER into register AIIEG and execute JOB
Load the value of RANGE UPPERPOINTER into register B REG. Here, JOB RANG
E LOWER POINTER and JOB RANGE
UPPERPOINTER will be explained in detail later, but it is a pointer that sets the lower and upper limits of the poly number.
It is provided in the number of pronunciation allocation control memory configured in the RAM 5 in FIG. 1 (see FIG. 10). Further, register AREG and register BREG are registers within CPUd in FIG. In addition, P2 and P of LCD 9 in FIG.
The values obtained by subtracting 1 from the lower and upper limits of the poly number displayed at position 3 are set in each of the pointers and registers.

上記321の処理の後、S22で第3図のDOWNスイ
ッチ13が切り換えられたか否かが判定される。この場
合、既に第4図の88で、第3図のDOWNスイッチ1
3又はUPスイッチ14の何れかが押されたと判定され
ているため、322の判定がYESならDOWNスイッ
チ13が押され、NoならUPスイッチ14が押された
ことになる。
After the processing in step 321, it is determined in step S22 whether or not the DOWN switch 13 in FIG. 3 has been switched. In this case, at 88 in FIG. 4, the DOWN switch 1 in FIG.
Since it is determined that either 322 or the UP switch 14 has been pressed, if the determination in 322 is YES, the DOWN switch 13 has been pressed, and if the determination is No, it means that the UP switch 14 has been pressed.

DOWNスイッチ13が押され322の判定がYES(
7)場合、S23でレジスタAIIEG (7)値が0
であるか否かが判定される。「本実施例の概略動作」の
項で説明したように、ポリナンバーとして指定できる最
小値は1であり、レジスタAREG上の値ではそれより
1だけ少ないOが最小値である。
The DOWN switch 13 is pressed and the determination at 322 is YES (
7) If the register AIIEG (7) value is 0 in S23
It is determined whether or not. As explained in the section "General operation of this embodiment", the minimum value that can be specified as a poly number is 1, and the minimum value of the value on the register AREG is O, which is 1 less than that value.

従って、レジスタAREGの値が0であればそれ以下に
設定できないため、323の判定がYESとなってその
まま第4図315のLOWER変更処理を終了する。0
でなければ、S24でレジスタAIEGの値が−1され
る。なお、レジスタA REGでの値0は前記したよう
に第5図のLCDQ上の表示ではNα1のポリナンバー
に対応する。
Therefore, if the value of the register AREG is 0, it cannot be set to a value lower than that, so the determination at 323 becomes YES and the LOWER changing process at 315 in FIG. 4 ends. 0
Otherwise, the value of register AIEG is decremented by 1 in S24. Note that the value 0 in the register A REG corresponds to the poly number Nα1 in the display on the LCDQ in FIG. 5, as described above.

逆に、UPスイッチ14が押され322の判定がNOの
場合、S25でレジスタAREGの値が+1される。
Conversely, if the UP switch 14 is pressed and the determination at 322 is NO, the value of the register AREG is incremented by 1 at S25.

上記324又はS25の処理の後、326のJOBRA
NGE POINTER設定処理に進む。この処理の詳
細を第9図に示す。
After the processing of 324 or S25 above, 326 JOBRA
Proceed to NGE POINTER setting processing. The details of this process are shown in FIG.

S33ではレジスタAREGの値がレジスタB IIE
Gの値を越えていないか否かが判定される。前記したよ
うに(第7図321)、レジスタB REGにはポリナ
ンバーの上限の値が格納されているため、ここでは、レ
ジスタAREGの新たに変更されるべきポリナンバーの
下限の値が上限の値を上回らないようチエツクする。そ
して、S33の判定がYESの場合、何もせず第7図3
26の処理を終了し、S24又は325で変更されたレ
ジスタARE、。
In S33, the value of register AREG is set to register B IIE
It is determined whether or not the value of G is exceeded. As mentioned above (Fig. 7, 321), since the upper limit value of the poly number is stored in the register B REG, here, the lower limit value of the poly number to be newly changed in the register AREG is the upper limit value. Check that it does not exceed the value. If the determination in S33 is YES, nothing is done and FIG.
The register ARE changed in S24 or S325 after completing the process in S26.

の値は無効とし、JOB RANGE UPPERPO
INTERの値は変更せずに、第4図S15の処理を終
了する。
The value of JOB RANGE UPPERPO is invalid.
The process of S15 in FIG. 4 is ended without changing the value of INTER.

第9図でS33の判定がNoの場合、S34に進む。L
OWER変更処理では、レジスタB REGの値は変更
されないため、S34の判定はNoとなり(この処理は
後述する)、335に進む。ここでは、レジスタB R
EGのポリナンバーの上限値とレジスタAREGのポリ
ナンバーの下限値との差が8以上であるか否が判定され
る。本実施例では、1つの音源モジュールで発音可能な
ポリフォニック数は8であるため、ここでは上限と下限
の差が8以上に設定されないようチエツクする。そして
、S35の判定がYESの場合、S33の場合と同様、
何もせずに第7図326の処理を終了し、そのまま第4
図315の処理を終了する。
In FIG. 9, if the determination in S33 is No, the process advances to S34. L
In the OWER change process, the value of the register B REG is not changed, so the determination in S34 is No (this process will be described later), and the process advances to S335. Here, register B R
It is determined whether the difference between the upper limit value of the poly number of EG and the lower limit value of the poly number of register AREG is 8 or more. In this embodiment, the number of polyphonic sounds that can be produced by one sound source module is 8, so here it is checked that the difference between the upper and lower limits is not set to 8 or more. Then, if the determination in S35 is YES, as in the case of S33,
Finish the process of 326 in FIG. 7 without doing anything, and proceed to the fourth step.
The process in FIG. 315 ends.

335の判定がNOの場合、次の336で第6図320
の場合と同様、第1図のRAMa内に構成される第1O
図の発音数割り当て制御メモリの、各POINTER等
をイニシャライズし、発音中の楽音を全て消音する。
If the determination at 335 is NO, the next step 336 is 320 in FIG.
As in the case of , the first O configured in RAMa in FIG.
Initialize each POINTER, etc. in the sound generation number allocation control memory shown in the figure, and mute all musical tones that are being generated.

続いて、S37でレジスタAREGの内容をJOBRA
NGE LOWERPOrNTERにセーブし、レジス
タB REGの内容をJOB RANGE LIPPE
RPOINTERにセーブする。
Next, in S37, the contents of register AREG are set to JOBRA.
Save to NGE LOWERPOrNTER and save the contents of register B REG to JOB RANGE LIPPE
Save to RPOINTER.

そして、JOB RANGE LOWERPOINTE
Rの内容が変更されるのに従って、第5図P2の位置の
表示を変更する。
And JOB RANGE LOWER POINTE
As the contents of R are changed, the display of the position P2 in FIG. 5 is changed.

以上の処理により、第7図326の処理を終了し、第4
図315のLOWER変更処理を終了する。
With the above processing, the processing in FIG. 7 326 is completed, and the fourth
The LOWER change process in FIG. 315 ends.

なお、上記一連の処理は、第3図のDOWNスイッチ1
3又はUPスイッチ14が1回押されるのに対応して実
行され、更に続けて押された場合は、第2図52、S3
のループの繰り返しにより、S2が実行される毎に1回
ずつ処理される。
Note that the above series of processing is performed when the DOWN switch 1 in FIG.
3 or UP switch 14 is pressed once, and if it is pressed continuously, S3 in FIG.
By repeating the loop, the process is performed once each time S2 is executed.

次に、第4図314のUPPER変更処理は、前記した
ように、現在の自己の音源モジュールに設定されている
ポリナンバーの範囲の上限を、第3図のDOWNスイッ
チ13又はUPスイッチ14によって、変更する処理で
ある。第8図に第4図316の処理の詳細を示す。ここ
での327〜S32の処理は、処理の対象がポリナンバ
ーの下限値に関するレジスタAREGの内容から上限値
に関するレジスタBREGの内容に変更されるだけで、
第4図315に対応する第7図のS21〜S26のLO
WER変更処理と同様である。
Next, in the UPPER change process of 314 in FIG. 4, as described above, the upper limit of the poly number range currently set for the own sound source module is set by the DOWN switch 13 or the UP switch 14 in FIG. This is a process to change. FIG. 8 shows details of the processing in FIG. 4 316. The processing from 327 to S32 here simply changes the processing target from the contents of the register AREG regarding the lower limit value of the polynumber to the contents of the register BREG regarding the upper limit value.
LO of S21 to S26 in FIG. 7 corresponding to 315 in FIG. 4
This is similar to the WER change process.

すなわち、第3図のDOWNスイッチ13又はUPスイ
ンチ14の操作に従い、JOB RANGE UPPE
RPOINTERの内容がロードされたレジスタB R
EGの内容が+1又は−1され、S32に対応する第9
図の333〜S35で変更されたレジスタB REGの
内容がレジスタAREGの内容と矛盾しないか否かがチ
エツクされる。
That is, according to the operation of the DOWN switch 13 or the UP switch 14 in FIG.
Register B R loaded with the contents of RPOINTER
The contents of EG are incremented by +1 or -1, and the ninth
It is checked whether the contents of the register BREG changed in steps 333 to S35 in the figure are consistent with the contents of the register AREG.

なお、第9図334では、レジスタB 1lE6の値が
64以上であるか否かが判定される。「本実施例の概略
動作」の項で説明したように、ポリナンバーとして指定
できる最大値は64であり、レジスタB BEG上の値
ではそれより1だけ少ない63が最大値である。従って
、レジスタB RIGの値が64以上であればその設定
は無効となり、334の判定がYESとなって第8図3
32の処理を終了し、そのまま第4図314のUPPE
R変更処理を終了する。
In addition, in FIG. 9 334, it is determined whether the value of the register B 11E6 is 64 or more. As explained in the section "General Operation of this Embodiment", the maximum value that can be specified as a poly number is 64, and the maximum value of the value on register B BEG is 63, which is one less than that. Therefore, if the value of register B RIG is 64 or more, the setting becomes invalid, and the determination at 334 becomes YES, and the process shown in FIG.
32 is finished, and the UPPE of 314 in FIG. 4 is completed.
The R change process ends.

333〜S35のチエツクを全てパスすれば、336で
発音数割り当て制御メモリの各POINTER等をイニ
シャライズし、発音中の楽音を全て消音する。そして、
S37でレジスタAIIEGの内容をJOB RANG
E LOWERPOINTERにセーブし、レジスタB
 BEGの内容をJOB RANGE UPPERPO
INTERにセーブする。更に、JOB RANGE 
UPPERPOINTER(7)内容が変更されるのに
従って、第5図P3の位置の表示を変更する。
If all the checks in steps 333 to S35 are passed, in step 336, each POINTER, etc. in the sound generation number allocation control memory is initialized, and all musical tones being generated are muted. and,
In S37, JOB RANG the contents of register AIIEG.
E Save to LOWERPOINTER and register B
JOB RANGE UPPERPO contents of BEG
Save to INTER. Furthermore, JOB RANGE
UPPERPOINTER (7) Change the display of the position of P3 in FIG. 5 as the contents are changed.

上記処理により、第8図332の処理を終了し、第4図
SI4のUPPER変更処理を終了する。
Through the above processing, the processing in FIG. 8 332 is completed, and the UPPER change processing in FIG. 4 SI4 is completed.

以上説明したように、第3図のカーソルスイッチ11.
12を操作すると、第4図のSllの処理により第5図
のLCD9上でP1〜P3の各位置にカーソル23を移
動させることができる。更に、第3図のDOWNスイッ
チ13又はUPスイッチ14を操作した場合、Plの位
置にカーソル23があれば、第4図316のDIS、/
ENA、変更処理により、ポリ同期動作のENABLE
モードとDISABLEモードとを切り換えることがで
きる。また、P2の位置にカーソル23があれば、S1
5のLOWER変更処理により、ポリナンバーの範囲の
下限を変更できる。更に、P3の位置にカーソル23が
あれば、314のUPPER変更処理により、ポリナン
バーの範囲の上限を変更できる。
As explained above, the cursor switch 11 in FIG.
12, the cursor 23 can be moved to each position of P1 to P3 on the LCD 9 of FIG. 5 through the processing of Sll of FIG. 4. Furthermore, when the DOWN switch 13 or the UP switch 14 in FIG. 3 is operated, if the cursor 23 is at the position of Pl, the DIS, /
ENA, polysynchronous operation ENABLE by change processing
mode and DISABLE mode can be switched. Also, if the cursor 23 is at the position of P2, S1
The lower limit of the poly number range can be changed by the LOWER change process in step 5. Further, if the cursor 23 is located at the position of P3, the upper limit of the poly number range can be changed by the UPPER change process at 314.

次に、第2図S3のMIDI IN処理について説明す
る。これ以降は、第10図の発音数割り当て制御メモリ
の構成につき説明した後、第12図〜第14図のMID
I IN処理の詳細動作につき、第11図に基づくMI
DI IN処理に従ったポリ同期動作の動作例を用いな
がら説明してゆく。
Next, the MIDI IN process in S3 of FIG. 2 will be explained. From this point on, after explaining the structure of the sound generation number allocation control memory shown in FIG. 10, the MID
Regarding the detailed operation of I IN processing, MI based on Fig. 11
This will be explained using an example of polysynchronization operation according to DI IN processing.

まず、第10図は第1図のRAMa内に構成される発音
数割り当て制御メモリの構成図である。
First, FIG. 10 is a block diagram of the number of pronunciation allocation control memory configured in RAMa of FIG. 1.

同図(a)のN0TE 5AVEとEMORYは、64
バイト構成であり、64個までのN0TE No、をセ
ーブでき、各バイトは1〜64のポリナンバーに対応す
る。そして、各バイトの構成は、同図に示すように下位
7ビツトがO〜127の値を取り得るN0TE No、
、最上位ビット(MSB)が0N10FFフラグで、こ
のフラグが1の場合そのバイトに対応するポリナンバー
が消音中であることを示し、更に、この場合下位7ビツ
トは全てOの値をとり、従って、消音時の1バイト分の
値は80H(Hは、16進数表現であることを示す)と
なる。これらについては、後に詳述する。
N0TE 5AVE and EMORY in the same figure (a) are 64
It is a byte structure and can save up to 64 NOTE numbers, and each byte corresponds to a poly number from 1 to 64. As shown in the figure, the configuration of each byte is N0TE No, where the lower 7 bits can take values from 0 to 127.
, the most significant bit (MSB) is the 0N10FF flag, and when this flag is 1, it indicates that the poly number corresponding to that byte is being muted.Furthermore, in this case, the lower 7 bits all take the value O, so , the value of 1 byte when muting is 80H (H indicates hexadecimal representation). These will be detailed later.

次に、ポインタ、カウンタ及びフラグ類について、簡単
に説明する。なお、これらについては、後に詳述する。
Next, pointers, counters, and flags will be briefly explained. Note that these will be detailed later.

第10図(b)のOFF POINTERは、ノートオ
フしたN0TE No、がセーブされていたN0TE 
5AVE MEMORYの先頭番地からの相対アドレス
で、かつ、最も小さい数値を保持するポインターで、下
位5ビツトによりO〜63の値をとり得る。上位2ビツ
トには、値Oが挿入される。
The OFF POINTER in Figure 10(b) is the N0TE where the note-off N0TE No. was saved.
It is a relative address from the first address of 5AVE MEMORY and is a pointer that holds the smallest numerical value, and can take a value from 0 to 63 depending on the lower 5 bits. The value O is inserted into the upper two bits.

第10図(C)(7)EMPTY C0UNTERは、
N0TE  SAVEMEMORYに一度N0TE N
o、がセーブされ、更に、ノートオフされて値80Hが
書き込まれた後に、まだ、N0TE No、が書き込ま
れていない番地の総数を保持するカウンターで、下位6
ビツトにより0〜64の値をとり得る。MSBには値O
が挿入される。
Figure 10 (C) (7) EMPTY C0UNTER is
Once in N0TE SAVE MEMORY N0TE N
This is a counter that holds the total number of addresses for which N0TE No. has not yet been written after the value 80H has been written after the note-off and the lower 6
It can take values from 0 to 64 depending on the bit. MSB has value O
is inserted.

第10図(d)(7)ON POINTERは、N0T
E 5AVE MEMORYにセーブされているN0T
E No、の中で、最も前記相対アドレスが大きいN0
TE No、の相対アドレスに1だけ加算した値を保持
するポインターで、下位5ビツトにより0〜63の値を
とり得る。上位2ビツトには、値Oが挿入される。
Figure 10 (d) (7) ON POINTER is N0T
N0T saved in E 5AVE MEMORY
Among the E Nos., N0 has the largest relative address.
This is a pointer that holds the value obtained by adding 1 to the relative address of TE No. It can take a value from 0 to 63 depending on the lower 5 bits. The value O is inserted into the upper two bits.

第10図(e)のJOB RANGE LOWERPO
!NTERは、前記したようにポリナンバーの下限の値
を保持するポインターであり、第5図のLCDe上のP
2の位置に表示されるポリナンバーより1だけ小さい数
値が保持され、下位5ビツトによりO〜63の値をとり
得る。上位2ビツトには、値Oが挿入される。
JOB RANGE LOWERPO in Figure 10(e)
! NTER is a pointer that holds the lower limit value of the poly number as described above, and P
A value 1 smaller than the poly number displayed at position 2 is held, and the lower 5 bits can take values from 0 to 63. The value O is inserted into the upper two bits.

第10図げ)のJOB RANGE UPPERPOI
NTERは、前記したようにポリナンバーの上限の値を
保持するポインターであり、第5図のLCDQ上のP3
の位置に表示されるポリナンバーより1だけ小さい数値
が保持され、JOB RANGE LOWERPOIN
TERと同様のビット構成である。
10th figure) JOB RANGE UPPERPOI
NTER is a pointer that holds the upper limit value of the poly number as described above, and is a pointer that holds the upper limit value of the poly number, and is
The number that is 1 smaller than the poly number displayed at the position is retained, and the JOB RANGE LOWERPOIN
It has the same bit configuration as TER.

第10図(g)(7)NOTE ON C0LINTE
Rは、N0TE SAVEMEMORYにセーブされて
いるN0TE No、の総数を保持するカウンターで、
下位6ビツトによりO〜64の値をとり得る。MSBに
は値Oが挿入される。
Figure 10 (g) (7) NOTE ON C0LINTE
R is a counter that holds the total number of N0TE No. saved in N0TE SAVE MEMORY,
The lower 6 bits can take values from 0 to 64. The value O is inserted into the MSB.

第10図(5)のFLAGは、最下位ピント(LSB)
にJOB REQUEST FLAG、最下位ビットか
ら2ビツト目にJOB DISABLE FLAGが設
けられる。JOB REQLIESTFLAGは、入力
したN0TE ONデータに対して、そのデータで指示
されるN0TE No、で発音を要求するか否かを保持
するフラグであり、JOB DISABLE FLAG
は自己の音源モジュールに対して、ポリ同期動作ニツイ
テDrsABLE % −トかENABLE−e −F
かを設定するフラグである。
FLAG in Figure 10 (5) is the lowest focus (LSB)
A JOB REQUEST FLAG and a JOB DISABLE FLAG are provided at the second bit from the least significant bit. JOB REQLESTFLAG is a flag that holds whether or not to request the input N0TE ON data to produce the N0TE No specified by that data, and JOB DISABLE FLAG
is a polysynchronous operation for its own sound source module.
This is a flag to set whether

上記発音数割り当て制御メモリを用いた本実施例による
MIDI IN処理の詳細動作を、第12図〜第14図
の動作フローチャートに沿って説明する。
The detailed operation of the MIDI IN process according to this embodiment using the above-mentioned tone number allocation control memory will be explained along with the operation flowcharts of FIGS. 12 to 14.

第12図は、第2図33のMIDI IN処理の詳細な
動作フローチャートである。
FIG. 12 is a detailed operational flowchart of the MIDI IN process of FIG. 233.

まず、33Bにおいて、第1図のCPU4は、外部入力
インタフェース回路1を介してMIDIデータが入力し
ているか否かを監視する。入力していなければ、338
の判定はNOとなり、第2図33のMIDI IN処理
を即座に終了し、S2のスイッチチェンジ処理を介して
再びS3を繰り返す。従って、338が繰り返し実行さ
れることにより、MIDIデータの入力待ち状態を維持
する。
First, at 33B, the CPU 4 of FIG. 1 monitors whether MIDI data is being input via the external input interface circuit 1. If not entered, 338
The determination is NO, the MIDI IN process of FIG. 233 is immediately terminated, and S3 is repeated again via the switch change process of S2. Therefore, by repeatedly executing step 338, the MIDI data input waiting state is maintained.

[01データが入力して338の判定がYESとなると
339に進み、そのMID+データがN0TE ONデ
ータ、N0TE OFFデータの何れかであるか否かが
判定される。Noの場合S50に進み、ノートオン及び
ノートオフ以外の処理を行い、33Bの監視を繰り返す
[If the 01 data is input and the determination at 338 is YES, the process advances to 339, where it is determined whether the MID+ data is either N0TE ON data or N0TE OFF data. If No, the process advances to S50, processes other than note-on and note-off are performed, and the monitoring of 33B is repeated.

N0TE ONデータ又はN0TE OFFデータが入
力し、S39の判定がYESとなると340に進み、そ
のデータに含まれているN0TE No、をCPU4内
のレジスタAIIEGにロードする。
When the N0TE ON data or N0TE OFF data is input and the determination in S39 becomes YES, the process advances to 340, and the N0TE No included in the data is loaded into the register AIIEG in the CPU 4.

続いて、341において、入力したMIDIデータがN
0TE ONデータであるかN0TE OFFデータで
あるかを判定する。N0TE ONデータが入力し34
1の判定がYESとなった場合342に進み、ポリ同期
動作のENABLEモードであるかDISABLEモー
ドであるかを判定する。
Next, in 341, the input MIDI data is
Determine whether it is 0TE ON data or N0TE OFF data. N0TE ON data is input and 34
If the determination in step 1 is YES, the process proceeds to step 342, where it is determined whether the polysynchronization operation is in ENABLE mode or DISABLE mode.

DISABLEモードである場合(第5図P1の位置の
表示がOFFの場合)、S42の判定がYESとなって
345に進み、レジスタAREGにセットされたN0T
E No、に従って、N0TE ON処理を行った後、
338の判定に戻る。すなわち、この場合の動作は通常
の音源モジュールの発音動作であり、第1図のCPU4
が音源回路6に対して、N0TE ONデータのN0T
E No、に対応する音高で無条件に発音指示を行う処
理である。
If the mode is DISABLE mode (when the display at the position P1 in FIG. 5 is OFF), the determination in S42 becomes YES and the process proceeds to 345, where the N0T set in the register AREG is
After performing N0TE ON processing according to E No.
Returning to the determination of 338. That is, the operation in this case is the normal sound generation operation of the sound source module, and the CPU 4 in FIG.
is the N0TE ON data N0T for the sound source circuit 6.
This is a process of unconditionally instructing to produce a sound at a pitch corresponding to E No.

ENABLEモードである場合(第5図Piの位置の表
示がONの場合)、S42の判定がNoとなって343
に進み、ここでN0TE ON JOB判別処理を行う
。この処理が本実施例の最も特徴とする処理であり、後
に詳述するが、ここではN0TE ON処理を行うか否
かを決定し、行うならば第10図(ハ)の発音数割り当
て制御メモリのFLAG内のJOB REQtJEST
FLAGを1にセントし、行わないなら0にリセ・ン卜
する。
If it is in the ENABLE mode (when the display of the position of Pi in Fig. 5 is ON), the determination in S42 is No and 343
The process then proceeds to N0TE ON JOB determination processing. This process is the most characteristic process of this embodiment, and will be described in detail later, but here it is determined whether or not to perform the N0TE ON process, and if it is performed, the number of sound generation allocation control memory shown in FIG. 10 (c) is determined. JOB REQtJEST in FLAG
Set FLAG to 1, and reset it to 0 if you do not want to do so.

この処理によりJOB REQUEST FLAGに1
がセットされた場合、S44の判定がYESとなって3
45に進み、N0TE ON処理が実行される。一方、
0にリセットされた場合、S44の判定がNoとなり、
N0TE ON処理は行わずに338の処理に戻る。
This process sets 1 to JOB REQUEST FLAG.
is set, the determination in S44 is YES and 3
The process advances to step 45, where N0TE ON processing is executed. on the other hand,
If it is reset to 0, the determination in S44 becomes No, and
The process returns to step 338 without performing the N0TE ON process.

上記N0TE ONデータが入力した場合とは逆に、N
0TE OFFデータが入力しS41の判定がNOとな
った場合346に進み、342の場合と同様の判定を行
う。
Contrary to the case where the above N0TE ON data is input, N
If the 0TE OFF data is input and the determination in S41 is NO, the process advances to 346 and the same determination as in 342 is made.

DISABLEモードである場合、346の判定がYE
Sとなって349に進み、レジスタAREGにセットさ
れたN0TE No、に従って、N0TE OFF処理
を行った後、33Bの判定に戻る。すなわち、この場合
の動作は通常の音源モジュールの消音動作であり、第1
図のCP U 4が音源回路6に対し、N0TEOFF
データのN0TE No、に対応する現在発音中の楽音
について無条件に消音指示を行う処理である。
If it is in DISABLE mode, the determination of 346 is YE.
S, the process advances to 349, performs N0TE OFF processing according to the N0TE No set in the register AREG, and then returns to the determination in 33B. In other words, the operation in this case is a normal silencing operation of the sound source module, and the first
The CPU 4 in the figure tells the sound source circuit 6 to turn N0TEOFF.
This is a process for unconditionally instructing to mute the currently sounding musical tone corresponding to N0TE No. of the data.

一方、ENABLEモードである場合、346の判定が
Noとなって347に進み、ここでN0TE 0FFJ
OB判別処理を行う。この処理も、S43のN0TEO
N JOB判別処理と並んで、本実施例の最も特徴とす
る処理であり、後に詳述するが、ここではN0TEOF
F処理を行うか否かを決定し、行うならばJOBREQ
UEST FLAGを1にセットし、行わないなら0に
リセットする。
On the other hand, if the mode is ENABLE, the determination in 346 is No and the process proceeds to 347, where N0TE 0FFJ
Performs OB discrimination processing. This process also applies to N0TEO of S43.
Along with the N JOB determination process, this is the most characteristic process of this embodiment, and will be described in detail later, but here, the N0TEOF
Decide whether or not to perform F processing, and if so, JOBREQ
Set UEST FLAG to 1, otherwise reset to 0.

この処理によりJOB REQUEST FLAGに1
がセットされた場合、S48の判定がYESとなって5
49に進み、N0TE OFF処理が実行される。一方
、0にリセットされた場合、348の判定がNOとなり
、N0TE OFF処理は行わずに338の処理に戻る
This process sets 1 to JOB REQUEST FLAG.
is set, the determination in S48 is YES and 5
The process advances to step 49, where N0TE OFF processing is executed. On the other hand, if it is reset to 0, the determination at 348 becomes NO, and the process returns to step 338 without performing the N0TE OFF process.

次に、第12図343のN0TE ON JOB判別処
理及びS47のN0TE OFF JOB判別処理に対
応する第13図及び第14図の動作フローチャートにつ
き、第11図の動作例に従って説明する。
Next, the operation flowcharts of FIGS. 13 and 14 corresponding to the N0TE ON JOB determination process of 343 in FIG. 12 and the N0TE OFF JOB determination process of S47 will be explained according to the operation example of FIG. 11.

まず、本実施例では、音源モジュール1台分につき説明
を行っているが、その音源モジュールでは、前記第2図
32のスイッチチェンジ処理により、第5図に示すよう
に例えばNα9〜Nα16のポリナンバーが指定された
とする。そして、第2図31、第6図320又は第9図
336で、発音数割り当て制御メモリがイニシャライズ
された状態では、第11図(a)に示すように、 ON POINTER= 0 JOB  RANGE  LOWERPOINTER=
  8JOB RANGE UPPERPOINTER
= 15EMPTY C0UNTER= 0 NOTE ON C0tlNTER= 0OFF PO
INTER=不定 となる。また、この状態では、N0TE 5AVE M
EMORYの内容は不定である。
First, in this embodiment, the explanation is given for one sound source module, but in that sound source module, the polynumber of Nα9 to Nα16, for example, as shown in FIG. Suppose that is specified. When the polyphony allocation control memory is initialized in FIG. 2 31, FIG. 6 320, or FIG. 9 336, ON POINTER=0 JOB RANGE LOWERPOINTER= as shown in FIG. 11(a).
8JOB RANGE UPPERPOINTER
= 15EMPTY C0UNTER= 0 NOTE ON C0tlNTER= 0OFF PO
INTER=indeterminate. Also, in this state, N0TE 5AVE M
The contents of EMORY are undefined.

次に、音源モジュールの外部で鍵盤等が演奏され、第1
図の外部入力インタフェース回路1を介してCPU4に
、N0TE No、が20H〜34Hの各N0TE O
Nデータが連続して21ノ一ト分入力されると、第11
図(b)に示すように、ON POINTERの値は0
→21 、 N0TE ON C0UNTERO値も0
−21となり、N0TE 5AVE MEMORYニは
先頭番地カラ連続する相対アドレス0〜20に、20H
〜34Hの各N0TE No、がセーブされる。なお、
OFF POINTERの値は不定である。この場合、
第1図のCPU4は第11図(b)の状態で、JOB 
RANGE LOIJERPOINTER及びJOB 
RANGE UPPERPOINTERによって指定さ
れるポリナンバーに対応する相対アドレス8〜15にセ
ーブされたN0TE No、についてのみ、第1図の音
源回路6に対して発音指示を行う。これにより、自己の
音源モジュールにおいてポリナンバー9〜16に対応す
る8ポリフォニック分の発音が行われる。
Next, a keyboard or the like is played outside the sound source module, and the first
Each N0TE O whose N0TE No. is 20H to 34H is sent to the CPU 4 via the external input interface circuit 1 shown in the figure.
When 21 notes of N data are input continuously, the 11th
As shown in figure (b), the value of ON POINTER is 0.
→21, N0TE ON C0UNTERO value is also 0
-21, and N0TE 5AVE MEMORY 2 is 20H at the first address and successive relative addresses 0 to 20.
Each N0TE No. of ~34H is saved. In addition,
The value of OFF POINTER is undefined. in this case,
In the state shown in FIG. 11(b), the CPU 4 in FIG.
RANGE LOIJERPOINTER and JOB
A sound generation instruction is given to the sound source circuit 6 in FIG. 1 only for the N0TE No. saved in the relative addresses 8 to 15 corresponding to the polynumber specified by RANGE UPPERPOINTER. As a result, eight polyphonic sounds corresponding to poly numbers 9 to 16 are produced in the own sound source module.

上記第11図ら)の状態における動作は、以下のように
して実現される。
The operation in the state shown in FIG. 11 etc. above is realized as follows.

まず、N0TE ONデータが1個入力する毎に第2図
53のMIDI IN処理が1回ずつ繰り返される。
First, each time one N0TE ON data is input, the MIDI IN process shown in FIG. 253 is repeated once.

そして、各繰り返し毎に、第12図338−339−3
40→S41−542−=S43と処理され、第13図
のN0TE ON JOB判別処理に入る。
Then, for each repetition, FIG. 12 338-339-3
40→S41-542-=S43, and the N0TE ON JOB determination process shown in FIG. 13 begins.

第13図の351では、N0TE ON CO[JNT
ERの値が64以上になっていないか否かを判別し、6
4以上になッテイレばS 664:進み、JOB RE
QUESTFLAGをリセットし第12図343のN0
TE ON JOB判別処理を終了する。すなわち、本
実施例では、ポリフォニック数すなわち同時発音数は6
4まで許容しているため、65個目からはサポートしな
いようにするための判定処理であり、JOB REQU
ESTFLAGがOにリセンI−されることにより、第
12図344の判定がNOとなり、これ以上N[)TE
 ON処理は行われない、第11図(b)の例では、初
期状態は、N0TE ON C0UNTERの値が63
以下であるため、351の判定がYESとなりS52に
進む。
At 351 in Figure 13, N0TE ON CO[JNT
Determine whether the ER value is 64 or higher, and
If it is 4 or more, S 664: Proceed, JOB RE
Reset QUESTFLAG and set N0 in 343 in Figure 12.
The TE ON JOB determination process ends. That is, in this embodiment, the polyphonic number, that is, the number of simultaneous sounds is 6.
JOB REQU
By resetting ESTFLAG to O, the determination in FIG. 12 344 becomes NO, and no more N[)TE
In the example of FIG. 11(b) in which ON processing is not performed, the initial state is that the value of N0TE ON C0UNTER is 63.
Since it is the following, the determination in 351 becomes YES and the process advances to S52.

S52では、N0TE ON C0INTEHの値が+
1される。このS52での処理が各N0TE No、の
入力毎に繰り返されることで、第11図(b)の例では
、N0TEON C0UNTERO値がO→21と変化
する。
In S52, the value of N0TE ON C0INTEH is +
1 will be given. By repeating this process at S52 for each input of N0TE No, the N0TEON C0UNTERO value changes from 0 to 21 in the example of FIG. 11(b).

次に、S53では、EMPTY C0UNTERの値が
0か否かを判定する。第11図(b)の例では0である
ため354に進む。
Next, in S53, it is determined whether the value of EMPTY C0UNTER is 0 or not. In the example of FIG. 11(b), since it is 0, the process proceeds to 354.

ここでは、ON POINTERの値をレジスタCRE
Gにロードした後、ON POINTERの値を+1す
る。すなわち、ON POINTERは第10図(d)
で説明したように、N0TE 5AVE MEMORY
にセーブされているN0TE No、の中で、最も相対
アドレスが大きいN0TE No、の相対アドレスに1
を加算した値が入っているため、このS54での処理が
各N0TE No、の入力毎に繰り返されることにより
、レジスタCREGには今回N0TENo、をセーブす
べき相対アドレスがセットされることになる。また、こ
こで、第11図Cb)の例では、ON POiNTER
の値がO→21と変化する。
Here, the value of ON POINTER is stored in register CRE.
After loading into G, add 1 to the value of ON POINTER. In other words, ON POINTER is as shown in Fig. 10(d)
As explained in N0TE 5AVE MEMORY
1 to the relative address of the N0TE No. with the largest relative address among the N0TE No.s saved in
Since the value obtained by adding N0TE No. is stored, the process in S54 is repeated for each N0TE No., so that the relative address at which N0TE No. should be saved this time is set in the register CREG. Moreover, here, in the example of FIG. 11Cb), ON POiNTER
The value changes from 0 to 21.

S56では、第10図(a)のN0TE 5AVE M
EMORYの先頭番地(絶対番地)AD、に、レジスタ
CREGにセットされている相対アドレスを加算して当
該相対アドレスに対応する絶対アドレスを計算し、その
アドレスに第12図の340でレジスタAugsにセン
トされたN0TE No、をセーフ゛する。このS54
での処理が各N0TE No、の入力毎に繰り返される
ことで、第11図(b)(7)例では、N0TE 5A
VE MEMORYの先頭番地から連続する相対アドレ
スO〜20に、20H〜34Hの各N0TE No、が
セーブされる。
In S56, N0TE 5AVE M in FIG. 10(a)
The relative address set in the register CREG is added to the first address (absolute address) AD of EMORY to calculate the absolute address corresponding to the relative address, and the address is sent to the register Augs at 340 in FIG. Safe the N0TE No. This S54
By repeating the process for each input of N0TE No., in the example of FIG. 11(b) (7), N0TE 5A
Each N0TE No. of 20H to 34H is saved at consecutive relative addresses O to 20 from the first address of the VE MEMORY.

S57では、レジスタCIIEGにセットされている相
対アドレスが、JOB RANGE LOWERPOI
NTERの値とJOB RANGE UPPERPOI
NTERの値で定まる範囲内に入っているか否かが判定
される。そして、入っていれば35BでJOB REQ
LIEST FLAGが1にセットされ、入っていなけ
ればS59でOにリセットされる。このS57での判定
が各N0TE No、の入力毎に繰り返されることで、
第11図(b)の例では、相対アドレス8〜15にセー
ブされたN0TE No、についてのみ、JOB RE
QUEST FLAGが1にセントされ、それ以外はO
にリセットされる。
In S57, the relative address set in register CIIEG is JOB RANGE LOWERPOI.
NTER value and JOB RANGE UPPERPOI
It is determined whether the value is within a range determined by the value of NTER. And if it is included, JOB REQ for 35B
LIEST FLAG is set to 1, and if it is not in, it is reset to O in S59. By repeating this determination in S57 for each input of N0TE No.
In the example of FIG. 11(b), JOB RE is only applied to N0TE No saved at relative addresses 8 to 15.
QUEST FLAG is set to 1, otherwise O
will be reset to

続いて、S60ではEMPTY C0UNTERの値が
Oか否かを判定する。第11図(b)の例では0である
ため、この判定がYESとなり、第12図343のN0
TE ON JOB判別処理を終了する。
Subsequently, in S60, it is determined whether the value of EMPTY C0UNTER is O. In the example of FIG. 11(b), it is 0, so this determination is YES, and N0 of 343 in FIG.
The TE ON JOB determination process ends.

そして、第12図344で、JOB REQUEST 
FLAGに1がセットされた場合にのみ、その判定がY
ESとなって345に進み、N0TE ON処理が実行
される。このS44での判定が各N0TE No、の入
力毎に繰り返されることで、第11図(b)の例では、
前記したように相対アドレス8〜15にセーブされたN
0TE No、についてのみ、第1図の音源回路6に対
して発音指示が行われることになる。
Then, at 344 in FIG. 12, JOB REQUEST
The determination is Y only if FLAG is set to 1.
It becomes ES and proceeds to 345, where N0TE ON processing is executed. By repeating this determination in S44 for each input of N0TE No., in the example of FIG. 11(b),
As mentioned above, N saved at relative addresses 8 to 15
Only for 0TE No., a sound generation instruction is given to the sound source circuit 6 of FIG. 1.

次に、第11図の説明に戻る。同図(b)の状態で、2
BH132H及び23Hの各N0TE No、に対応す
る外部の鍵盤等が離鍵され、それらの各N0TE No
Next, the explanation returns to FIG. 11. In the state shown in figure (b), 2
When the external keyboard corresponding to each N0TE No. of BH132H and 23H is released, each of those N0TE No.
.

に対応するN0TE OFFデータが上記順で入力する
と、2BH,32H及び23Hの各N0TE No、が
格納されていた相対アドレス11.18及び3に消音中
を示す値80Hが格納され、同時にOFF POINT
ERの値(相対アドレス)は、不定−11−11−3と
変化する(第11図(C)■−■−■)、なお、■の過
程において、N0TE No、 = 32 Hが格納さ
れていた相対アドレス18は、N0TE No、 = 
2 B Hが格納されていた相対アドレス11より大き
いので、OFF POINTERの値は18へは変化し
ない。また、EMPTY C0UNTERの値は、0→
1→2→3、N0TEON C0UNTER(7)値は
21−20 →19−18と変化する。但し、ON P
OINTERの値は変化しない。この場合、第1図のC
PU4は、第11図(C)の状態で、JOB RANG
E LOWERPOINTER及びJOB RANGE
 UPPERPOINTERによって指示されるポリナ
ンバーに対応する相対アドレス8〜15において、値8
0Hに書き換えられたN0TE No、 = 2 B 
Hが格納されていた相対アトし・ス11についてのみ、
第1図の音源回路6に対しそのN0TE No、の消音
指示を行う。
When the N0TE OFF data corresponding to 2BH, 32H, and 23H are input in the above order, the value 80H indicating mute is stored in the relative addresses 11.18 and 3 where each N0TE No. of 2BH, 32H, and 23H was stored, and at the same time, the OFF POINT
The value of ER (relative address) changes to indeterminate -11-11-3 (Fig. 11 (C) ■-■-■). Note that in the process of ■, N0TE No. = 32 H is stored. The relative address 18 is N0TE No, =
Since 2 B H is larger than the relative address 11 at which it was stored, the value of OFF POINTER does not change to 18. Also, the value of EMPTY C0UNTER is 0 →
1 → 2 → 3, N0TEON C0UNTER (7) value changes as 21-20 → 19-18. However, ONP
The value of OINTER does not change. In this case, C in Figure 1
PU4 is in the state shown in Fig. 11 (C), JOB RANG
E LOWER POINTER and JOB RANGE
The value 8 at relative addresses 8 to 15 corresponding to the polynumber indicated by UPPERPOINTER
N0TE rewritten to 0H No, = 2 B
Only for the relative Atsushi 11 where H was stored,
The sound source circuit 6 in FIG. 1 is instructed to mute the N0TE No.

上記第11図(C)の状態における動作は、以下のよう
にして実現される。
The operation in the state shown in FIG. 11(C) above is realized as follows.

まず、N0TE OFFデータが1個入力する毎に第2
図83のMIDI IN処理が1回ずつ繰り返される。
First, every time one N0TE OFF data is input, the second
The MIDI IN process in FIG. 83 is repeated once.

そして、各繰り返し毎に、第12図338−331−3
40−→S 41−”S 46→S47と処理され、第
14図+7)NOTE OFF JOB判別処理に入る
Then, for each repetition, FIG. 12 338-331-3
40-→S 41-”S 46→S47 and enters the NOTE OFF JOB determination process shown in FIG. 14+7).

第14図の367では、まず、レジスタCREGにOを
セットし、次の568−369→S70→368のルー
プ処理で、、S70でレジスタCRE。
At 367 in FIG. 14, O is first set in the register CREG, and in the next loop processing of 568-369→S70→368, the register CRE is set at S70.

のイ直を+1ずつインクリメントしながら、S69でレ
ジスタAIIEGにセットされたノートオフすべきN0
TE No、とN0TE 5AVE MEMORY上の
アドレス(ADo 十C*tG)の内容とを比較し、一
致するものを検索する。なお、S68では、レジスタC
REGの指定する相対アドレスが、N0TE 5AVE
阿EMORY上でN0TE No、が存在しなくなるO
N POINTERの値に達したか否かを判定する。こ
の値に達すると、868の判定がYESとなり、382
でJOB REQUESTFLAGが0にリセットされ
、第12図347のN0TEOFF JOB判別処理を
終了する。従って、この場合は、N0TE 5AVE 
MEMORY上に対応するN0TE No、が存在しな
いことになり、第12図348の判定がNOとなって、
349のN0TE OFF処理は行われない。
While incrementing the value of N0 by +1, the note-off value N0 set in the register AIIEG in S69 is
Compare TE No. with the contents of the address (ADo 10C*tG) on N0TE 5AVE MEMORY and search for a match. Note that in S68, register C
The relative address specified by REG is N0TE 5AVE
N0TE No, no longer exists on AEMORY
Determine whether the value of N POINTER has been reached. When this value is reached, the judgment of 868 becomes YES and 382
Then, JOB REQUESTFLAG is reset to 0, and the N0TEOFF JOB determination process at 347 in FIG. 12 is completed. Therefore, in this case, N0TE 5AVE
The corresponding N0TE No. does not exist on MEMORY, and the determination at 348 in FIG. 12 becomes NO.
The N0TE OFF processing of H.349 is not performed.

上記第14図S68→S 69−370−368のルー
プ処理が繰り返されることにより、第11図(C)の例
では、ノートオフすべき2BH132H及び23Hの各
N0TE No、が格納されていた相対アドレス11.
18及び3が検索される。
By repeating the loop process of S68→S69-370-368 in FIG. 14 above, in the example of FIG. 11.
18 and 3 are searched.

そして、上記処理でN0TE No、が一致する相対ア
ドレスが検索される毎にS69の判定がYESとなりS
71に進む。ここでは、検索されたアドレス(ADO+
C11EG )に、消音中を示す値80Hが格納される
と共に、EMPTY C01lNTER(7)値が千1
される。この371の処理が各N0TE No、の入ノ
〕毎に繰り返されることで、第11図(C)の例では、
相対アドレス11.18及び3に消音中を示ず値80H
が格納され、同時にE14PTY C0UNTERの値
が、0−1−2→3と変化する。
Then, in the above process, every time a relative address with matching N0TE No is searched, the determination in S69 becomes YES and S
Proceed to 71. Here, the searched address (ADO+
C11EG), the value 80H indicating that the sound is muted is stored, and the EMPTY C01lNTER(7) value is 1,000.
be done. By repeating this process of 371 for each entry of N0TE No., in the example of FIG. 11(C),
Relative addresses 11, 18 and 3 do not indicate mute, value 80H
is stored, and at the same time the value of E14PTY C0UNTER changes from 0-1-2 to 3.

次に、S72ではEMPTY C0UNTERの値が1
か否かを判定し、1である場合には374でレジスタC
IIEGの値をOFF POINTERにセーブする。
Next, in S72, the value of EMPTY C0UNTER is 1.
If it is 1, register C is determined at 374.
Save the value of IIEG to OFF POINTER.

この処理は、第11図(C)の例では、第1番目のN0
TE No。
In the example of FIG. 11(C), this process is performed for the first N0
TE No.

=28Hに対応する相対アドレス11が検索された場合
に、OFF POINTERの値が不定→11となる場
合に実行される。
This is executed when the relative address 11 corresponding to =28H is retrieved and the value of OFF POINTER changes from undefined to 11.

S72の判定がNOの場合、S73において0FFPO
INTERのレジスタCREGの値を比較し、レジスタ
CREGの値の方が大きければ、OFF POINTE
Rの値は変更しない。この処理は、第11図(C)の例
では、第2番目のN0TE No、 = 32 Hに対
応する相対アドレス18が検索された場合に、OFF 
POINTF、Rの値が11のまま変化しない場合に実
行される。
If the determination in S72 is NO, 0FFPO is determined in S73.
Compare the value of register CREG of INTER, and if the value of register CREG is larger, turn OFF POINTE
The value of R is not changed. In the example of FIG. 11(C), this process is turned OFF when the relative address 18 corresponding to the second N0TE No. = 32H is retrieved.
This is executed when the values of POINTF and R remain 11 and do not change.

上記とは逆に、レジスタC1lEGの値の方が小さけれ
ば、レジスタCREG (7)値をOFF POINT
ERニセーブする。この処理は、第11図(C)の例で
は、第3番目のN0TE No、 = 23 Hに対応
する相対アドレス3が検索された場合に、OFF PO
INTERの値がlJ−・3に変化する場合に実行され
る。
Contrary to the above, if the value of register C1lEG is smaller, turn off the value of register CREG (7) POINT
Save ER. In the example of FIG. 11(C), this process is performed when relative address 3 corresponding to the third N0TE No. = 23H is searched, OFF PO
It is executed when the value of INTER changes to lJ-.3.

上記S72〜374(7)処理ニヨリ、OFF POI
NTERには現在消音中を示す値80Hが格納されてい
る相対アドレスのうぢ、最も小さい相対アドレスが格納
される。
Above S72-374 (7) Processing grin, OFF POI
NTER stores the smallest relative address among the relative addresses in which the value 80H indicating that the sound is currently muted is stored.

S75では、レジスタCREGにセットされている相対
アドレスが、JOB RANGE LOWERPOIN
TERノ値とJOB RANGE UPPERPOIN
TERの値で定まる範囲内に入っているか否かが判定さ
れる。そして、入ッテイればS 76 テJOB RE
QLIEST FLAGが1にセントされ、入っていな
ければS77で0にリセットされる。この375での判
定が各N0TE No、の入力毎に繰り返されることで
、第11図(C)の例では、相対アドレス8〜15にお
いて、値80Hに書き換えられたN0TE No、 =
 2 B Hが格納されていた相対アドレス11につい
てのみJOB REQUEST FLAGが1にセット
され、それ以外はOにリセットされる。
In S75, the relative address set in register CREG is JOB RANGE LOWERPOIN.
TER value and JOB RANGE UPPERPOIN
It is determined whether or not it is within a range determined by the value of TER. And if you enter S 76 Te JOB RE
QLIEST FLAG is set to 1, and if it is not in, it is reset to 0 in S77. By repeating this determination at 375 for each input of N0TE No, in the example of FIG.
JOB REQUEST FLAG is set to 1 only for the relative address 11 where 2BH was stored, and is reset to O for the others.

次に、378ではレジスタCREGの値を+1し、続く
S79でレジスタCREG とON POINTERの
値とを比較し、レジスタCREGの値≧ON POIN
TERであれば、S80でON POINTERの値を
−1する。これらの処理は、N0TE 5AVE ME
MOTIY上(7)NOTE No、(7)うち、最も
相対アドレスが大きいN0TE No、がノートオフさ
れたときに、ON POINTERの値をノートオフさ
れた相対アドレスにもってくる処理である。第11図(
C)の例では、379の判定は常にNoとなり、ON 
POINTERの値は変化しない。
Next, in step 378, the value of the register CREG is incremented by 1, and in the following S79, the register CREG and the value of ON POINTER are compared, and the value of register CREG≧ON POIN
If it is TER, the value of ON POINTER is decremented by 1 in S80. These processes are N0TE 5AVE ME
MOTIY (7) NOTE No. When note-off is performed on (7) NOTE No., which has the largest relative address, this is a process of bringing the ON POINTER value to the note-off relative address. Figure 11 (
In the example of C), the determination of 379 is always No and ON.
The value of POINTER does not change.

最後に、S81ではN0TE ON C:0UNTER
の値を1だけ減算して、第12図347のN0TE O
FF JOB判別処理を終了する。S81の処理を各N
0TE No、の入力毎に操り返すことで、第11図(
C)の例では、N0TE ON C0UNTERO値が
21→20〜→19−18と変化する。
Finally, in S81, N0TE ON C:0UNTER
By subtracting the value of 1 by 1, N0TE O in Fig.
FF JOB determination processing ends. Processing in S81 for each N
By repeating the operation for each input of 0TE No, Figure 11 (
In the example of C), the N0TE ON C0UNTERO value changes from 21 to 20 to 19-18.

上記処理の後、第12図348で、前記第14図376
でJOB REQUEST FLAGに1がセットされ
た場合にのみ、その判定がYESとなって549に進み
、N0TE OFF処理が実行される。この34Bでの
判定が各N0TE No、の入力毎に繰り返されること
で、第11図(C)の例では、前記したように相対アド
レス8〜15において、値80Hに書き換えられたN0
TE No、= 2 B Hが格納されていた相対アド
レス11についてのみ、第1図の音源回路6に対して消
音指示が行われることになる。
After the above processing, in FIG. 12 348, the aforementioned FIG. 14 376
Only when 1 is set in JOB REQUEST FLAG, the determination becomes YES and the process proceeds to 549, where N0TE OFF processing is executed. By repeating this determination at 34B for each input of N0TE No., in the example of FIG.
A mute instruction is given to the sound source circuit 6 in FIG. 1 only for the relative address 11 where TE No.=2BH was stored.

再び第11図の説明に戻る。同図(C)の状態で、外部
の鍵盤等で新たな押鍵動作が行われ、50 H151H
及び52Hの各N0TE No、に対応のN0TE O
Nデータが順に入力した場合を考える。
Returning to the explanation of FIG. 11 again. In the state shown in (C) of the same figure, a new key press operation is performed on an external keyboard, etc., and the
and N0TE O corresponding to each N0TE No. of 52H.
Consider the case where N data are input in sequence.

まず、N0TE No、 = 50 HのN0TE O
Nデータが入力した時点で、50HがOFF POIN
TERの指示する相対アドレス3に書き込まれ、OFF
 POINTERの値は現在消音中を示す値808が格
納されている最小相対アドレス11に変更され、EMP
TY C0IJNTERの値は−1されて3−2へ変更
され、また、N0TE01J C0UNTERの値は+
1されて18→19に変更される。続いて、N0TE 
No、= 51 HのN0TE ONデータが入力する
と、51HがOFF POINTERの指示する相対ア
ドレス11に書き込まれ、OFF POINTERの値
は相対アドレス18に変更される。これと共に、EMP
TY C0tlNTERの値は2→1へ変更され、また
、N0TE ON C0UNTERO値は19→20に
変更される。更に、N0TE No、 = 52 Hの
N0TE ONデータが入力すると、52HがOFF 
POINTERの指示する相対アドレス18に書き込ま
れ、OFF POINTERの値ハネ定トナリ、EMP
TY C0UNTER(7)値は1→0となり、N0T
E ON C0UNTERの値は20→21となる。
First, N0TE No, = 50 H N0TE O
When N data is input, 50H is OFF POIN
Written to relative address 3 specified by TER and turned OFF
The value of POINTER is changed to the minimum relative address 11 where the value 808 indicating that the sound is currently muted is stored, and the EMP
The value of TY C0IJNTER is changed to -1 to 3-2, and the value of N0TE01J C0UNTER is +
1 and changed from 18 to 19. Next, N0TE
When N0TE ON data of No, = 51H is input, 51H is written to relative address 11 indicated by OFF POINTER, and the value of OFF POINTER is changed to relative address 18. Along with this, EMP
The value of TY C0tlNTER is changed from 2 to 1, and the value of N0TE ON C0UNTERO is changed from 19 to 20. Furthermore, when N0TE ON data of N0TE No, = 52H is input, 52H turns OFF.
It is written to the relative address 18 indicated by POINTER, and the value of OFF POINTER is fixed, EMP
TY C0UNTER (7) value changes from 1 to 0, N0T
The value of E ON C0UNTER changes from 20 to 21.

すなわち、上記動作により、OFF POINTERの
値は、第1工図(C)の■の状態から同図(d)の■−
・■と変化する。この場合、第1図のCPU4は、第1
1図(d)の状態で、JOB RANGE LOWER
POINTER及びJOBRANGE tlPPERP
OINTERによって指示されるポリナンバーに対応す
る相対アドレス8〜15に含まれる相対アドレス11に
セーブされたN0TE No、51Hについてのみ、第
1図の音源回路6に対して発音指示を行う。
That is, by the above operation, the value of OFF POINTER changes from the state of ■ in the first construction drawing (C) to the state of ■ - in the same drawing (d).
・Changes to ■. In this case, the CPU 4 in FIG.
In the state shown in Figure 1 (d), select JOB RANGE LOWER.
POINTER and JOBRANGE tlPPERP
A sound generation instruction is given to the sound source circuit 6 in FIG. 1 only for the N0TE No. 51H saved at the relative address 11 included in the relative addresses 8 to 15 corresponding to the poly number indicated by OINTER.

上記第11図(C)−(d)の状態における動作は、以
ドのようにして実現される。
The operation in the states shown in FIGS. 11(C) to 11(d) above is realized as follows.

まず、N0TE ONデータが1個入力する毎に第2図
53のMIDI IN処理が1回ずつ繰り返される。
First, each time one N0TE ON data is input, the MIDI IN process shown in FIG. 253 is repeated once.

そして、各繰り返し毎に、第12図S38→539−3
40−341−342−→S43と処理され、第11図
(b)の場合と同様に、第13図のN0TE 0NJO
B判別処理に入る。
Then, for each repetition, S38→539-3 in FIG.
40-341-342-→S43, and as in the case of FIG. 11(b), N0TE 0NJO in FIG.
B-discrimination processing begins.

第11図(C)の状態で、N0TE No、 = 50
 HのN0TEONデータが入力した時点で、S51の
判定はN。
In the state of Figure 11 (C), N0TE No, = 50
When the N0TEON data of H is input, the determination in S51 is N.

となり、S52でN0TE ON C0UNTERの値
が18−19と変化する。
Then, in S52, the value of N0TE ON C0UNTER changes to 18-19.

次に、S53の判定は、現在EMPTY C0UNTE
Rの値が3(第11図(C)の状態)であるためNOと
なりS55に進む。ここでは、EMPTY C0UNT
ERの値が−1されて3→2へ変更され、OFF PO
INTERの値がレジスタCl1EGにロードされる。
Next, the determination in S53 is that the current EMPTY C0UNTE
Since the value of R is 3 (the state shown in FIG. 11(C)), the result is NO and the process proceeds to S55. Here, EMPTY COUNT
The value of ER is decreased by -1 and changed from 3 to 2, and OFF PO
The value of INTER is loaded into register Cl1EG.

続くS56では、N0TE 5AVE 14HMORY
(7)先頭番地A D oに上記レジスタCREGの相
対アドレスを加算したアドレスに、レジスタAREGに
格納されているN0TE No、をセーブする。第11
図(C)−(d)の例でN0TE No、 = 50 
Hが入力した場合、N0TE No、 =50Hが相対
アドレス3に書き込まれる。
In the following S56, N0TE 5AVE 14HMORY
(7) Save N0TE No stored in the register AREG at the address obtained by adding the relative address of the register CREG to the starting address A Do. 11th
In the example of Figures (C)-(d), N0TE No, = 50
If H is input, N0TE No, =50H is written to relative address 3.

S57〜S59のJOB REQtlEST FLAG
に関する処理は、第11図[有])の場合と全く同様で
あり、N0TENO,=50Hの場合は、レジスタCR
EGの値3がS57の条件を満たさず、S59でJOB
 REQUESTFLAGにOがリセットされる。
JOB REQtlEST FLAG for S57-S59
The processing related to this is exactly the same as in the case of FIG.
The value 3 of EG does not satisfy the condition of S57, and the job is rejected in S59.
O is reset to REQUESTFLAG.

次に、S60の判定は、現在EMPTY C01JNT
ERの値が2であるためNOとなり、361に進む。
Next, the judgment of S60 is that the current EMPTY C01JNT
Since the value of ER is 2, the result is NO and the process proceeds to 361.

S61→362→S63→S61のループ処理は、S5
5、S56でOFF POINTERの指していた相対
アドレスに新たなN0TE No、がセーブされたため
、OFF POINTERを消音中を示す値80Hが格
納されている最も若い相対アドレスまで移動させる処理
である。すなわち、362でレジスタCREGの値を1
ずつインクリメントさせながら、S63でアドレス(A
DII +CREG )の内容が、消音中を示す値80
Hと一致するか否を比較する。なお、S61では、上記
検索範囲が、N0TE 5AVE MEMORYの相対
アドレスの上限63を越えていないか否かを判定する。
The loop processing of S61→362→S63→S61 is performed in S5
5. Since the new N0TE No. was saved at the relative address pointed to by the OFF POINTER in S56, the OFF POINTER is moved to the youngest relative address where the value 80H indicating muting is stored. In other words, in 362, the value of register CREG is set to 1.
While incrementing the address (A) in step S63,
DII +CREG) has a value of 80 indicating that the sound is muted.
Compare whether it matches H. In S61, it is determined whether the search range does not exceed the upper limit 63 of the relative address of N0TE 5AVE MEMORY.

 EMPTY C0tJNTERがOでなければ、消音
中を示す相対アドレスは必ずもう1つあるため、S61
の判定がYESとなることはあり得ないが、何らかの原
因でYESとなってしまった場合に865に進み、適切
なエラー処理を行い、366でJOB REQUEST
FLAGを0にリセットする。すなわち、この場合は、
後述する第12図344の判定がNOとなり消音動作は
行わない。
If EMPTY C0tJNTER is not O, there is always one more relative address indicating mute, so S61
It is impossible for the judgment to be YES, but if it is YES for some reason, proceed to 865, perform appropriate error handling, and then execute JOB REQUEST in 366.
Reset FLAG to 0. That is, in this case,
The determination at 344 in FIG. 12, which will be described later, is NO, and no silencing operation is performed.

S63の判定がYESとなって、消音中を示す相対アド
レスが見つかると、S64でそれを示すレジスタCRE
GO値をOFF POINTERにセーブする。
If the determination in S63 is YES and a relative address indicating that the sound is muted is found, the register CRE indicating it is set in S64.
Save GO value to OFF POINTER.

この結果、第11図(C)→(d)の例でN0TE N
o、 = 50I]が入力した場合は、OFF POI
NTERの値は3→11に変化する。
As a result, in the example of Fig. 11 (C) → (d), N0TE N
o, = 50I] is entered, OFF POI
The value of NTER changes from 3 to 11.

以上の処理により、第12図343のN0TE 0NJ
OB判別処理を終了する。
By the above processing, N0TE 0NJ of 343 in FIG.
The OB determination process ends.

上記動作の後、S 4 ’4でJOB REQUEST
 FLAGの値が判定される。第11図(C)−(d)
の例でN0TE No、=50Hが入力した場合、前記
のようにJOB REQLIESTFLAGは0にリセ
ットされているため、344の判定はNOとなり、N0
TE ON処理は行われない。
After the above operation, JOB REQUEST at S 4 '4
The value of FLAG is determined. Figure 11(C)-(d)
In the example above, if N0TE No, = 50H is input, JOB REQLESTFLAG is reset to 0 as described above, so the determination of 344 is NO, and N0
TE ON processing is not performed.

以下、N0TE No、 = 51 Hと5211の各
N0TE ONデータが入力した場合も、上記と全(同
様に動作し、前記第11図(C)−(d)の説明のよう
に動作する。
Hereinafter, even when the N0TE ON data of N0TE No. = 51 H and 5211 are input, the operation is the same as that described above, and the operation is performed as described in FIGS. 11(C) to 11(d).

以上、説明したように、音源モジュール内に、自己に割
り当てられているポリナンバーに関する状態と共に他の
全ての音源モジュールに割り当てられているポリナンバ
ーに関する状態を保持するN0TE 5AVE MEM
ORYを有し、N0TE ON及びN0TE OFFの
各データの入力毎に、上記N0TE 5AVE MEM
ORY(7)内容を更新するようにしている。そして、
この動作は音源モジュールが複数台接続された場合、各
音源モジュール毎に同期して行われることになる。
As explained above, N0TE 5AVE MEM maintains the state regarding the poly number assigned to itself as well as the state regarding the poly number assigned to all other sound source modules in the sound source module.
ORY, and for each input of N0TE ON and N0TE OFF, the above N0TE 5AVE MEM
The contents of ORY(7) are updated. and,
If a plurality of sound source modules are connected, this operation will be performed synchronously for each sound source module.

これは、N0TE ON及びN0TE OFFの各デー
タが全ての音源モジュールに並列に入力し、各音源モジ
ュールが同じ規則に従ってN0TE 5AVE MEM
ORYの内容を書き換えるためである。更に、各音源モ
ジュールは、自己に設定されたポリナンバーの範囲に、
N0TE ON指示に基づ< N0TE No、がセン
トされた場合にのみ発音動作を行い、上記の範囲にセッ
トされているN0TE No、に対してN0TE OF
Fの指示が行われた場合にのみ消音動作を行うことによ
り、各音源モジュールが分担してポリフォニック動作を
行うことができる。
This means that N0TE ON and N0TE OFF data are input to all sound source modules in parallel, and each sound source module inputs N0TE 5AVE MEM according to the same rules.
This is to rewrite the contents of ORY. Furthermore, each sound source module has a polynumber range set for itself.
Based on the N0TE ON instruction, the sound is generated only when < N0TE No, is sent, and N0TE OF is performed for N0TE No, which is set in the above range.
By performing the muting operation only when the F instruction is given, each sound source module can perform the polyphonic operation in a shared manner.

MIDIデータとして入力するN0TE ONデータ又
はN0TE OFFデータには、通常MIDIチヤンネ
ルと呼ばれる識別コードが付加されているが、本実施例
ではMIDIチャンネルについては特には処理はしてい
ない。MIDIチャンネルは、そのチャンネルナンバー
が同じデータが入力した場合のみ、そのデータを受信で
きるようにするためのものであり、各楽器毎に別々のデ
ータを受信又は送信可能とするものである。また、例え
ば1つの音源モジュールでも複数のMIDIチャンネル
を指定でき、それにより複数種類の楽音を別々の制御で
発音できる機能を有する場合もある。本実施例でこのよ
うな機能に対応可能とするためには、例えばポリナンバ
ーの範囲指定を、各MIDIチャンネル毎に行えるよう
にすればよい。また、第2図33のMIDIIN処理に
対応する第10図の動作フローチャートを各MIDIチ
ャンネル毎に時分割で独立に動作させ、各動作フローチ
ャート毎にMIDIチャンネルの一致するN0TEデー
タのみを取り込むようにすればよい。
An identification code called a MIDI channel is usually added to the N0TE ON data or N0TE OFF data input as MIDI data, but in this embodiment, no particular processing is performed on the MIDI channel. The MIDI channel allows data to be received only when data having the same channel number is input, and allows each musical instrument to receive or transmit separate data. Furthermore, for example, even one sound source module may have the ability to specify multiple MIDI channels, thereby allowing multiple types of musical tones to be produced under separate controls. In order to be able to support such a function in this embodiment, for example, a range of polynumbers may be specified for each MIDI channel. In addition, the operation flowchart shown in FIG. 10 corresponding to the MIDIIN processing shown in FIG. Bye.

また、本実施例では、N0TEON(発音)とN0TE
OFF  (消音)の指示のみをポリナンバーに基づい
て制御するようにしたが、これに限られるものではなく
、例えば所定のN0TE No、につき音高を変更する
MIDI情報若しくはベンド情報等が入力した場合にも
同様の制御を行うことにより、複数の音源モジュールが
連動してベンド制御等を行うことができる。その他、様
々な効果を付加する場合等においても同様の制御が可能
である。
In addition, in this embodiment, N0TEON (pronunciation) and N0TE
Although only the OFF (mute) instruction is controlled based on the polynumber, the control is not limited to this, for example, when MIDI information or bend information that changes the pitch for a predetermined N0TE No. is input. By performing similar control on the sound source module, a plurality of sound source modules can be linked to perform bend control and the like. Similar control is also possible when adding various other effects.

[発明の効果〕 本発明によれば、複数の音源モジュールを接続し、各音
源モジュールを同時に動作させた場合、各音源モジュー
ルにおけるノート情報記憶手段上の更新動作は、同じ規
則に従って完全に一致して行われ、各音源モジュールは
、各々に指定された第2のポリフォニック領域内のポリ
フォニックチャンネルのみを分担して楽音の発音制御を
行うため、接続された音源モジュール全体では、あたか
も1台の音源モジュールで楽音を発音しているように動
作させることが可能となり、接続台数に応じてポリフォ
ニック数を拡張させることが可能となる。
[Effects of the Invention] According to the present invention, when a plurality of sound source modules are connected and each sound source module is operated simultaneously, the updating operations on the note information storage means in each sound source module are completely consistent according to the same rule. Since each sound source module controls the production of musical tones by sharing only the polyphonic channel within the second polyphonic area specified for each sound source module, the connected sound source modules as a whole function as if they were a single sound source module. It is possible to operate the device as if it were producing musical tones, and the number of polyphonic devices can be expanded according to the number of connected devices.

特に、各音源モジュールのポリフォニック領域指定手段
は、上限値と下限値により第2のポリフォニック領域を
任意に設定でき、各音源モジュール毎にポリフォニック
数を異なるように設定することもでき、また、互いに重
複させることも自由である。これにより、各音源モジュ
ー・ルの特性を生かした細かい拡張を行うことが可能と
なる。
In particular, the polyphonic area specifying means of each sound source module can arbitrarily set the second polyphonic area by an upper limit value and a lower limit value, can also set the polyphonic number to be different for each sound source module, and can overlap each other. You are also free to do so. This makes it possible to perform detailed expansions that take advantage of the characteristics of each sound source module.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例の全体構成図、第2図は、メ
イン動作フローチャート、第3図は、コンソールスイッ
チと表示装置の外観構成図、 第4図は、スイッチチェンジ処理の動作フローチャート
、 第5図は、表示装置の発音数設定表示例を示した図、 第6図は、DIS、/ENA、変更処理の動作フローチ
ャート、 第7図は、LOWER変更処理の動作フローチャート、 第8図は、UPPER変更処理の動作フローチャート、 第9図は、JOB RANGE POINTER設定処
理の動作フローチャート、 第10図は、発音数割り当て制御メモリの構成図、 第11図(a)〜(d)は、ポリ同期動作の動作例を示
した図、 第12図は、MIDI IN処理の動作フローチャート
、 第13図は、N0TE ON JOB判別処理の動作フ
ローチャート、 第14図は、N0TE OFF JOB判別処理の動作
フローチャートである。 1・・・外部入力インタフェース回路、2・・・ROM
。 3・・・RAM、 4・・・cpu。 5・・・コンソール部インタフェース回路、6・・・音
源回路、 7・・・D/A部、 8・・・コンソールスイッチ、 9・・・表示装置(LCD)。
Fig. 1 is an overall configuration diagram of an embodiment of the present invention, Fig. 2 is a main operation flowchart, Fig. 3 is an external configuration diagram of a console switch and display device, and Fig. 4 is an operation flowchart of switch change processing. , FIG. 5 is a diagram showing a display example of the number of pronunciation settings on the display device, FIG. 6 is an operation flowchart of DIS, /ENA, change processing, FIG. 7 is an operation flowchart of LOWER change processing, and FIG. 8 is an operation flowchart of UPPER change processing, FIG. 9 is an operation flowchart of JOB RANGE POINTER setting processing, FIG. 10 is a configuration diagram of the polyphony number allocation control memory, and FIGS. 11(a) to (d) are polyphony Figure 12 is an operation flowchart of MIDI IN processing, Figure 13 is an operation flowchart of N0TE ON JOB determination processing, and Figure 14 is an operation flowchart of N0TE OFF JOB determination processing. be. 1...External input interface circuit, 2...ROM
. 3...RAM, 4...cpu. 5... Console section interface circuit, 6... Sound source circuit, 7... D/A section, 8... Console switch, 9... Display device (LCD).

Claims (1)

【特許請求の範囲】 1)外部からノート情報を受信可能で、該ノート情報に
より楽音の発音制御が可能な音源装置において、 複数のポリフォニックチャンネルからなる第1のポリフ
ォニック領域内で、第2のポリフォニック領域をその上
限値と下限値により指定するポリフォニック領域指定手
段と、 前記第1のポリフォニック領域内の各ポリフォニックチ
ャンネル毎にノート情報を記憶するノート情報記憶手段
と、 ノート情報を受信した場合に、所定の規則に従って前記
ノート情報記憶手段上の前記第1のポリフォニック領域
内のポリフォニックチャンネルのノート情報を更新する
ポリフォニックチャンネル制御手段と、 前記ノート情報記憶手段上の前記第2のポリフォニック
領域内の各ポリフォニックチャンネルに記憶されている
ノート情報に基づいて楽音の発音制御を行う楽音制御手
段と、 を有することを特徴とする音源装置。 2)前記ノート情報記憶手段上の前記第2のポリフォニ
ック領域内の各ポリフォニックチャンネルに記憶されて
いるノート情報に基づいて楽音の発音制御を行うモード
と、前記受信したノート情報に基づいて無条件に楽音の
発音制御を行うモードとを切り換え可能な楽音制御手段
を有することを特徴とする請求項1記載の音源装置。 3)前記外部から入力する前記ノート情報はMIDI(
MusicalInstrumentDigitalI
nterface)方式に従って入力し、前記ポリフォ
ニック領域指定手段、前記ノート情報記憶手段、前記ポ
リフォニックチャンネル制御手段及び前記楽音制御手段
は、MIDIチャンネル毎に独立して動作することを特
徴とする請求項1又は2記載の音源装置。
[Scope of Claims] 1) In a sound source device capable of receiving note information from the outside and controlling the production of musical tones based on the note information, within a first polyphonic area consisting of a plurality of polyphonic channels, a second polyphonic polyphonic area specifying means for specifying an area by an upper limit value and a lower limit value; note information storage means for storing note information for each polyphonic channel in the first polyphonic area; polyphonic channel control means for updating the note information of the polyphonic channels in the first polyphonic area on the note information storage means according to the rules; and each polyphonic channel in the second polyphonic area on the note information storage means. 1. A sound source device comprising: a musical tone control means for controlling the sound production of musical tones based on note information stored in the sound source device. 2) A mode in which musical sound production is controlled based on note information stored in each polyphonic channel in the second polyphonic area on the note information storage means, and a mode in which musical tone production is controlled unconditionally based on the received note information. 2. The sound source device according to claim 1, further comprising musical tone control means capable of switching between modes for controlling musical tone production. 3) The note information input from the outside is MIDI (
Musical Instrument Digital I
3. The polyphonic area specifying means, the note information storage means, the polyphonic channel control means, and the musical tone control means operate independently for each MIDI channel. The sound source device described.
JP63281642A 1988-11-08 1988-11-08 Sound module Expired - Fee Related JP2843852B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63281642A JP2843852B2 (en) 1988-11-08 1988-11-08 Sound module
US07/431,738 US5025701A (en) 1988-11-08 1989-11-03 Sound source apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63281642A JP2843852B2 (en) 1988-11-08 1988-11-08 Sound module

Publications (2)

Publication Number Publication Date
JPH02127692A true JPH02127692A (en) 1990-05-16
JP2843852B2 JP2843852B2 (en) 1999-01-06

Family

ID=17641950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281642A Expired - Fee Related JP2843852B2 (en) 1988-11-08 1988-11-08 Sound module

Country Status (1)

Country Link
JP (1) JP2843852B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599366A (en) * 2020-05-19 2020-08-28 科大讯飞股份有限公司 Vehicle-mounted multi-sound-zone voice processing method and related device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599366A (en) * 2020-05-19 2020-08-28 科大讯飞股份有限公司 Vehicle-mounted multi-sound-zone voice processing method and related device
CN111599366B (en) * 2020-05-19 2024-04-12 科大讯飞股份有限公司 Vehicle-mounted multitone region voice processing method and related device

Also Published As

Publication number Publication date
JP2843852B2 (en) 1999-01-06

Similar Documents

Publication Publication Date Title
US5235126A (en) Chord detecting device in an automatic accompaniment-playing apparatus
JPH03126088A (en) Automatic player
US5014586A (en) Chord setting apparatus and electronic wind instrument using the same
JPH02127692A (en) Sound source device
JPH02127693A (en) Sound source unit
JPH07168563A (en) Electronic musical instrument capable of extending sound source
JP4211854B2 (en) Ensemble system, controller, and program
JPH0417982Y2 (en)
JPS61124992A (en) Performance controller for electronic musical instrument
JP2518356B2 (en) Automatic accompaniment device
JP3902207B2 (en) Arpeggiator
JP3533482B2 (en) Melody conversion device and method
JP3239565B2 (en) Electronic musical instrument
JP3625913B2 (en) Arpeggiator
JP3521724B2 (en) Tone generator
JPH0798582A (en) Electronic musical instrument
JPH0460698A (en) Musical sound waveform generator
JPH04166895A (en) Electronic musical instrument
JP4218688B2 (en) Ensemble system, controller and program used in this system
JP2024040846A (en) Composition support methods, programs, and electronic devices
JP2596168B2 (en) Electronic musical instrument
JPH08272361A (en) Electronic musical instrument
JP2002162964A (en) Automatic playing device
JPH1185155A (en) Mixing device and integrated circuit for musical instrument
JP2802489B2 (en) Test sound generator for electronic musical instruments

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees