JPH0212547A - Peripheral controller - Google Patents
Peripheral controllerInfo
- Publication number
- JPH0212547A JPH0212547A JP63164218A JP16421888A JPH0212547A JP H0212547 A JPH0212547 A JP H0212547A JP 63164218 A JP63164218 A JP 63164218A JP 16421888 A JP16421888 A JP 16421888A JP H0212547 A JPH0212547 A JP H0212547A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output interface
- operable
- control device
- peripheral control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 34
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータの周辺制御装置における固定障
害時のエラー情報の伝達方式に関し、特に、診断インタ
フェースを設けずに通常の入出力インタフェースを介し
てエラー情報を収集することを可能とする周辺；ｌ１１
１御装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for transmitting error information in the event of a fixed failure in a peripheral control device of a computer, and in particular to a method for transmitting error information through a normal input/output interface without providing a diagnostic interface. Surroundings that make it possible to collect information; l11
1 regarding the control device.
従来の技術
従来、この種の周辺制御装置は、第２図に示す様に、周
辺制御装置１０２には、上位装置１０１と通常の入出力
制御を行うための入出力インタフェース１０４と診断の
目的のための診断インタフェース１０５とを有していた
。Conventionally, as shown in FIG. 2, this type of peripheral control device has a peripheral control device 102 that has an input/output interface 104 for performing normal input/output control with a host device 101, and an input/output interface 104 for the purpose of diagnosis. It had a diagnostic interface 105 for
周辺制御装置ｆ １０２の固定障害時は、診断装置１０
３が診断インタフェース１０５を通じてエラー情報を収
、鳴していた。When the peripheral control device f 102 has a fixed failure, the diagnostic device 10
3 was collecting and emitting error information through the diagnostic interface 105.
発明が解決しようとする課題 しかしながら、上述した従来の周辺制御装置は。Problems that the invention aims to solve However, the conventional peripheral control device described above.
エラー情報を収集するために診断インタフェースを必要
としているので、診断インタフェースのためのハードウ
ェア（１１１）回路が本来の入出力制御部とは別に必要
となるという欠点がある。Since a diagnostic interface is required to collect error information, there is a drawback that a hardware (111) circuit for the diagnostic interface is required separately from the original input/output control section.
さらに、診断−インタフェースを張るためのケーブルも
必要となる。従って前述の１１Ｗ及びケーブルのために
周辺制御装置の原価が高・くなるという欠点がある。Furthermore, cables for running the diagnostic interface are also required. Therefore, there is a drawback that the cost of the peripheral control device becomes high due to the above-mentioned 11W and the cable.
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な周辺ＩｉＩ制御装
置を提供することにある。The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a novel peripheral IiI control device which makes it possible to eliminate the above-mentioned disadvantages inherent in the prior art.
課題を解決するための手段
上記目的を達成する為に、本発明に１系る周辺制御装置
は、上位装置とたこ逆接続形態の入出力インタフェース
を通じて接続されている周辺制御装置において、周辺制
御装置内で固定障害が発生したときに周辺制御装置が動
作可能であることを示す入出力インタフェース中の第１
の動作可能信号線が動作不可能状態を示していてかつ上
位装置が動作可能であることを示す入出力インタフェー
ス中の第２の動作可能信号線が動作可能状態を示してい
るときにのみ、入出力インタフェースのデータ線上に前
記周辺制御装置のエラー情報を送出する手段を有してい
るや
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。Means for Solving the Problems In order to achieve the above object, a peripheral control device according to the present invention is a peripheral control device that is connected to a host device through an input/output interface in the form of a reverse octopus connection. The first in the input/output interface that indicates that the peripheral control device is operational when a fixed fault occurs within the input/output interface.
Only when the operable signal line of the input/output interface indicates the inoperable state and the second operable signal line of the input/output interface indicating that the host device is operable indicates the operable state, the input Embodiment Next, a preferred embodiment of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示す部分ブロック構成図で
あり、本発明の入出力インクフエースボート部の一部、
即ち入出力インタフェースの各信号線のうち本発明に関
係する信号線の制御を示すための論、Ｆ！！関係と示す
ための部分回路図で１．Ｐ）る。FIG. 1 is a partial block configuration diagram showing an embodiment of the present invention, in which a part of the input/output ink face boat section of the present invention,
That is, F! is a theory to show the control of the signal lines related to the present invention among the signal lines of the input/output interface. ! 1. A partial circuit diagram to show the relationship. P).
第１図を参照するに、周辺制御装置２は入出力インタフ
ェースを介して上位装置１に接続されている。入出力イ
ンタフェースは、周辺制御装置２から一ヒ泣装置１向き
の周辺制御装置２が動作可能状態で、Ｐ）ることを示す
ＯＰＩ線２線上０上位装置１から周辺制御装置２向きの
上位装′Ｊ１１が動作可能状Ｇであることを示すＯＰ２
線２１と、双方向線であるデータ線２２と、その他の信
号線から構成される。Referring to FIG. 1, a peripheral control device 2 is connected to a host device 1 via an input/output interface. The input/output interface is 0 on the OPI line 2 indicating that the peripheral control device 2 facing the peripheral control device 1 is in an operable state, 'OP2 indicating that J11 is in operable state G
It consists of a line 21, a data line 22 which is a bidirectional line, and other signal lines.
周辺制御装置２の入出力インタフェースポート部内は、
へＮＯゲート１０とセレクタ１１どが図に示す様に前記
信号線を制御している。Inside the input/output interface port section of the peripheral control device 2,
A NO gate 10, a selector 11, etc. control the signal line as shown in the figure.
次に本発明の動作について説明する。Next, the operation of the present invention will be explained.
周辺制御装置２が正常動作時は、ＯＰＩ線２線上００１
’２線２１は共に“１”の状態となっており、 ＡＮＤ
ゲート１０の出力は”０″となり、セレクタ１１により
データがデータ線２２と接線されている。When peripheral control device 2 is operating normally, 001 on OPI line 2
'2 wires 21 are both in the state of "1", AND
The output of the gate 10 becomes "0", and the data is connected to the data line 22 by the selector 11.
周辺制御装置１１１Ｆ２で固定障害が発生したとすると
、上位装置ｌからの復旧処理がなされたあと、ＯＦＩ線
２０が“０”、 ＯＰ２線２１が“１”°の状態となる
。Assuming that a fixed failure occurs in the peripheral control device 111F2, the OFI line 20 becomes "0" and the OP2 line 21 becomes "1" after recovery processing is performed from the higher-level device 1.
そのときＡＮＤゲートｌＯの出力は”１”となり、セレ
クタ１１により、エラー情報であるＩＥＩＦがデータ線
２２と接続される。At this time, the output of the AND gate IO becomes "1", and the selector 11 connects IEIF, which is error information, to the data line 22.
従って、この状１のときに上位装置１は周辺制（！ｌ″
Ａ置２装ＥＩＦを読み出すことができる。Therefore, in this state 1, the host device 1 has a peripheral system (!l″
A device 2 device EIF can be read.
ＥＩＦは、周辺制御装置２のバ・ソゲージ枚数がデータ
線の本数より少なければ、バ・！ケージの故障をビット
対応で示していることが望ましい。If the number of bus gauges in the peripheral control device 2 is less than the number of data lines, the EIF is activated. It is desirable to indicate cage failures in bit correspondence.
発明の詳細
な説明したように、本発明によれば２周辺制御装置２で
固定障害が発生したときに、動作り能線の状態から入出
力インタフェース上に乗せる信号をデータからＥＬＦに
切り換えることにより、上位装置１が周辺制御装置２の
ＥＩＦを診断インタフェースを介さずに入出力インタフ
ェースを通じて読み取ることができる効果が得られる。As described in detail, according to the present invention, when a fixed failure occurs in the second peripheral control device 2, the signal to be placed on the input/output interface is switched from data to ELF in the state of the operational line. , the host device 1 can read the EIF of the peripheral control device 2 through the input/output interface without going through the diagnostic interface.
第１図は本発明に係る入出力、インタフェースポート部
の一実施例を示す部分ブロック構成図、第２図は従来の
周辺制御装置のシステムにおける位置を示した図である
。
ｌ・・・Ｌ位装置、２・・・周辺制御装置、１ｏ・・・
、〜ＮＤゲート、ＩＬ・−セレクタ、２０−０１’ｌ
Ｉｌ、２＋−０１’２線、２２・・データ線FIG. 1 is a partial block diagram showing an embodiment of an input/output/interface port section according to the present invention, and FIG. 2 is a diagram showing the position of a conventional peripheral control device in a system. l... L-position device, 2... Peripheral control device, 1o...
, ~ND gate, IL--selector, 20-01'l
Il, 2+-01'2 line, 22...data line
Claims (1)
じて接続される周制御装置において、前記周辺制御装置
で固定障害が発生したときに、前記周辺制御装置が動作
可能であることを示す前記入出力インタフェース中の第
１の動作可能信号線が動作不可能状態を示していてかつ
前記上位装置が動作可能であることを示す前記入出力イ
ンタフェース中の第２の動作可能信号線が動作可能状態
を示しているときにのみ、前記入出力インタフェースの
データ線上に前記周辺制御装置のエラー情報を送出する
ことを特徴とする周辺制御装置。In a peripheral control device connected to a host device through an input/output interface with an octopus-like connection, when a fixed failure occurs in the peripheral control device, the input/output interface indicates that the peripheral control device is operable. A first operable signal line of the input/output interface indicates a non-operable state, and a second operable signal line of the input/output interface indicates that the host device is operable. A peripheral control device, characterized in that only occasionally, error information of the peripheral control device is sent on a data line of the input/output interface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164218A JPH0212547A (en) | 1988-06-30 | 1988-06-30 | Peripheral controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164218A JPH0212547A (en) | 1988-06-30 | 1988-06-30 | Peripheral controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212547A true JPH0212547A (en) | 1990-01-17 |
Family
ID=15788914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63164218A Pending JPH0212547A (en) | 1988-06-30 | 1988-06-30 | Peripheral controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212547A (en) |
-
1988
- 1988-06-30 JP JP63164218A patent/JPH0212547A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3274687D1 (en) | Digital data processor with high reliability and method | |
| JPS59106056A (en) | Failsafe type data processing system | |
| JPH0212547A (en) | Peripheral controller | |
| JP3296020B2 (en) | How to monitor shared memory | |
| JP2946541B2 (en) | Redundant control system | |
| JPH02173852A (en) | Bus diagnostic device | |
| JPH08278924A (en) | Adapter diagnostic system | |
| JPS63181001A (en) | Fault diagnosing device | |
| JPS61208147A (en) | Abnormality monitor system for microcomputer | |
| JPS5918741B2 (en) | Automatic diagnosis method | |
| JP2725680B2 (en) | Bus error detection circuit | |
| JP3053923B2 (en) | Copy data writing control device | |
| JPH05289896A (en) | Fault tolerant computer | |
| JPH09179835A (en) | Parallel processor system | |
| JPH02212946A (en) | Fault informing system for information processor | |
| JPS63131234A (en) | Diagnosis control system | |
| JPH01209564A (en) | Information processor | |
| JPS61134846A (en) | Electronic computer system | |
| JPS6250841B2 (en) | ||
| JPS62166401A (en) | Multiplexing system for electronic computer | |
| JPS61194541A (en) | Diagnostic method of computer system and its device | |
| JPH0122933B2 (en) | ||
| JPS6282453A (en) | Input/output control system | |
| JPH05336131A (en) | Data transmission system | |
| JPS6315621B2 (en) |