JPH02123433A - Device for developing program - Google Patents

Device for developing program

Info

Publication number
JPH02123433A
JPH02123433A JP63278871A JP27887188A JPH02123433A JP H02123433 A JPH02123433 A JP H02123433A JP 63278871 A JP63278871 A JP 63278871A JP 27887188 A JP27887188 A JP 27887188A JP H02123433 A JPH02123433 A JP H02123433A
Authority
JP
Japan
Prior art keywords
break
program
real time
application system
supervisor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63278871A
Other languages
Japanese (ja)
Other versions
JPH07104801B2 (en
Inventor
Osamu Matsushima
修 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63278871A priority Critical patent/JPH07104801B2/en
Publication of JPH02123433A publication Critical patent/JPH02123433A/en
Publication of JPH07104801B2 publication Critical patent/JPH07104801B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To instantaneously execute a program by providing the device with plural means for successively stopping everchips when an evaluating microcomputer detects a corresponding stop condition to execute a program at real time and to monitor the state of each everchip at the time of stopping it. CONSTITUTION:when a break condition set up in a break control circuit 105 is satisfied, a supervisor 108 disconnects an everchip 102 from an application system 110 to break it and stores the status of various registers or the like. Since other everchips 101, 103, 104 are not stopped, the supervisor 108 reads out the status of the broken everchip 102 and displays the read contents on a CRT 109 in parallel with the real time execution of a program in the system 110. Since the everchip 101 is not broken even when the everchips 103, 104 are broken, the contents of a ROM 112 can be executed at real time, so that the system can be prevented from generating runaway and disabling control.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラム開発装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a program development device.

〔従来の技術〕[Conventional technology]

従来のプログラム開発装置(以下ICEという)の構成
および動作を第3図を参照して説明する。
The configuration and operation of a conventional program development apparatus (hereinafter referred to as ICE) will be explained with reference to FIG.

マイクロコンピュータを用いた応用システム310はマ
イクロコンピュータの実装されるソケット311とプロ
グラムの記憶されたROM312を含み、ICE300
はマクロコンピュータと同様の動作を行なう評価用マイ
クロコンピュータ(以下、エバチップという)301.
エバチップ3゜1が応用システム310上のROM31
2の内容を順次実行し、所定の状態となったときにエバ
チップ301を停止(以下、ブレークと言う)させるブ
レーク制御回路304.エバチップ301をブレークさ
せる条件を設定したり、表示装置(以下、CRTと言う
〉303のブレークの制御などを行なうスーパーバイザ
302がら構成されている。
The application system 310 using a microcomputer includes a socket 311 in which the microcomputer is mounted and a ROM 312 in which a program is stored.
is an evaluation microcomputer (hereinafter referred to as Evachip) 301. which performs the same operation as a macrocomputer.
Evachip 3゜1 is ROM 31 on application system 310
A break control circuit 304 that sequentially executes the contents of 2 and stops the evaluation chip 301 (hereinafter referred to as break) when a predetermined state is reached. The supervisor 302 sets conditions for breaking the EV chip 301 and controls the breaking of a display device (hereinafter referred to as CRT) 303.

I CE 300は応用システム310ジ)マイクロコ
ンビ?−−−タか実装されるソゲッl−311に接続さ
れ、実際にマイク[7二1シし、ノータかプログラムを
実?■l、でいる1力と同様C1ニエハjツブ301を
制御し、て7’ +77クラノ\開発を行なうことかで
きる。
Is ICE 300 an application system 310 di) microcombi? --- Is it connected to the Sogetl-311 to be implemented, actually uses the microphone [721], and runs the Norta program? ■I can control C1 Nieha J Tsubu 301 in the same way as Ideru, and develop 7' +77 Kurano\.

ここ′ζ実際に1(クト: −300を使用者がフレ・
−り動作をIC−”■パ≦3 (,10に行なわぜる場
合の制御について説明する。
Here'ζActually 1 (act: -300 is set by the user)
The following describes the control in the case where the operation is performed at IC-''■P≦3 (, 10).

スーパ・−バイザ302はI CE 300の使用者か
設定[8た)L、−り条件、たとノはブロクラムの10
0番地を実行t、 /、;らブレークというような条イ
′1をフレーク制御回路30−1にフし−ク設定ライン
30 C)を介して設定−4−る、フレーク制御回路3
04は:Lハチツブ301が1 (1)00番地の命令
を実行するかと”コかをエバチップスデー=タス307
をモニタシフ゛でいる、 エバチップ301か]−□ 0番地の命令を実行し、ブ
し−りの条件かとれると、フレーク制御回路゛う0/1
はフb−り出力305を出力し、エバチップ゛301を
停車か仕るとともにスーパーバイザ302に通知する。
The supervisor 302 is the user of the ICE 300.
The flake control circuit 3 sets a line '1 such as execution of address 0, /, ; et al break to the flake control circuit 30-1 via the flake setting line 30C
04: L Hachitsubu 301 executes the instruction at address 1 (1) 00.
If the instruction at address 0 is executed and the brake condition is met, the flake control circuit will switch to 0/1.
outputs a full output 305, stops the eva chip 301, and notifies the supervisor 302.

ここてスーパーバイ−1,f302心jエバ′L・・ノ
ブ3C−)1を応用システム31(]か八へ顛!1、あ
らかじめ定められた手順に従って、エハチ・・ノブ30
1に各種トシスタの内容や、ステータスを出力させ、ス
ーパーバイリー302はこれをCR’F=−303なと
に表示する、 エバチップ301はこの期間、応用システム310から
分離され、スーパーバイザ302に対して各種レジスタ
の内容等を出力する処理を行−っているため、ROM3
121のプロクラムは実行することかできない。これは
応用システノ\310かモータ制御を行なっているよう
な場合には大きな問題となる1、応用シスデノ\310
はモータに接続され、モータはマイクロコンビ1.−タ
制御されなけれはならないが、ブレークか発生したとき
4j、エバチップ301は応用システム310から分離
され、レジスタの内容などをスーパーバイザ302へ出
力する処理を行っているため、モータの制御は行なわれ
なくなり応用シスデj\310か暴走する1り能11か
ある。
Here, super bye-1, f302 heart j Eva' L... knob 3C-) 1 is transferred to the application system 31 (] or eight! 1, according to the predetermined procedure, Ehachi... knob 30
1 outputs the contents and status of various controllers, and the supervisor 302 displays this as CR'F=-303. During this period, the Eva chip 301 is separated from the application system 310 and outputs the status to the supervisor 302. Since it is processing to output the contents of various registers, ROM3
121 program can only be executed. This is a big problem if you are controlling an applied system \310 or a motor.
is connected to the motor, and the motor is connected to the microcombi 1. However, when a break occurs, the EV chip 301 is separated from the application system 310 and performs processing to output register contents to the supervisor 302, so motor control is no longer performed. There are applied system dej\310 and runaway 1rinno 11.

まノSエハチ・ツブ301が高速にトジスタ内容など゛
の出わ処理を行ない、直ちに応用システム31Oに再接
続1.たと1.でも実時間(以下、リアルタイムと言う
)でプログラムを実行したことにはならず、マイクロ=
1ンビフーータが実際にプログラノ、を実行したのとは
動作タイミングが異なりI CEど1.ての機能をはた
ずことができない。
The ManoS Ehachi Tsubu 301 quickly processes the contents of the register, etc., and immediately reconnects to the application system 31O.1. and 1. However, this does not mean that the program was executed in real time (hereinafter referred to as real time), and micro =
1. The operation timing is different from when 1. cannot perform all functions.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

−1,述しt=1に来のICEでは応用システムがモー
タなどの稼働部分を制御するような場合、ブレークが発
生づると、ICE中のエバチップが応用システムと分離
されてし、ようためモータなどが制御1く能となり暴走
する可能性があるという欠点かあ・′)/こ1. 1、課題を解決するための手段〕 本発明のプロクラム開発装置は、ICEが接続されグ一
応用システム七のプログラムを並列に実行12、所定も
・“)T、f 1.、、・−7条件を検出するどブし−
クする第1 c)J−バー1−・・・=ノ゛IYと、フ
レークせずに常にリベ アルタイムで動作する第2のエバチップ°とを倫え、前
記第1のエバチップは対応した停止条件を検出したとき
に順次停止する手段を備えている。
-1. In the ICE from t=1 mentioned above, if the application system controls a moving part such as a motor, when a break occurs, the Eva chip in the ICE is separated from the application system, and the motor The disadvantage is that there is a possibility that things like this may become uncontrollable and go out of control. 1. Means for Solving the Problems] The program development device of the present invention is capable of executing seven programs of an application system in parallel to which an ICE is connected. How to detect conditions
c) J-bar 1-... = No IY and the second Eva-chip which always operates in real time without flaking, the first Eva-chip meets the corresponding stop condition. It is equipped with means for sequentially stopping when detected.

〔実施例〕〔Example〕

本発明について図面を参照[7て説明する。 The present invention will be explained with reference to the drawings [7].

第1図は本発明の第1の実施例を示ず)1コック図であ
る。
FIG. 1 is a one-cock diagram (not showing a first embodiment of the invention).

I CE ]、、、 OOはブレーク条件を設定するこ
とのできないエバデツプ101と、スーパーバイザ10
8が設定するブレーク条件が整うとブレークするエバデ
ツプ102,103.1.04とを含んで構成される。
ICE ],,, OO is the EvaDep 101 where break conditions cannot be set, and the Supervisor 10.
1.04, which break when the break conditions set by 8 are met.

各エバチップは応用システム110に並列に接続されて
おり、ICElooから応用システム110への出力1
13はエバデツプ101の出力を使用し、応用システム
1]0からの出力114は各エバチップ°1.01.1
02.  ↑03,1011へ並列に接続されている。
Each Eva chip is connected in parallel to the application system 110, and the output 1 from ICEloo to the application system 110 is
13 uses the output of the Eva-Dep 101, and the output 114 from the application system 1]0 uses the output of the Eva-Dep 101.
02. ↑Connected in parallel to 03 and 1011.

ブレーク制御回路105,106.107はエバチップ
102.1.03,104に対応してそれぞれ設定され
ており、スーパーバイザ108が設定したブレーク条件
と、エバチップの出力するステータス109,110,
111とを比較し、致するとブレーク出力112,11
3,114を出力し、スーパーバイザ108へ通知する
と同時に対応するエバチップを停止させる。
Break control circuits 105, 106, and 107 are set corresponding to the Eva chips 102.1.03 and 104, respectively, and are configured to match the break conditions set by the supervisor 108 and the statuses 109, 110, and output from the Eva chips.
Compare with 111, and if it matches, break output 112, 11
3,114 to notify the supervisor 108 and at the same time stop the corresponding Eva chip.

ここでブレーク制御回路105に設定しであるブレーク
条件が整ったとすると、スーパーバイザ108はエバチ
ップ102を応用システム110から切り離し、ブレー
クさせて、その時の各種レジスタなどのステータスを保
持させる。
Assuming that the break conditions set in the break control circuit 105 are met, the supervisor 108 disconnects the evaluation chip 102 from the application system 110, causes a break, and maintains the status of various registers and the like at that time.

その他のエバチップ101,103,104は停止して
いないので応用システム110のプログラムのリアルタ
イム実行と並行して、スーパーバイザー108はエバチ
ップ102がブレークした時の各種ステータスを読み出
し、CRT109などに表示することができる。
Since the other Eva chips 101, 103, and 104 are not stopped, in parallel with the real-time execution of the program of the application system 110, the supervisor 108 can read various statuses when the Eva chip 102 breaks and display them on the CRT 109, etc. can.

以下、同様にエバチップ103,104がブレークして
もエバチップ101はブレークしないため常に応用シス
テム110上のROM112の内容をリアルタイムで実
行することができるので応用システム110が暴走し、
制御不能となることはない。
Similarly, even if the Eva chips 103 and 104 break, the Eva chip 101 does not break, so the contents of the ROM 112 on the application system 110 can always be executed in real time, so the application system 110 will run out of control.
It doesn't get out of control.

またブレーク後でも各ブレーク時の各種ステータスは対
応するエバチップが保持しているのでステータスをあと
で読み出して確認することができる。さらに本実施例で
はブレークポイントは3ポイントまで設定できるが、エ
バチップとブレーク制御回路を追加することによりブレ
ークポイントを自由に増やすことができる。
Furthermore, even after a break, the various statuses at each break are held in the corresponding Eva chips, so the statuses can be read out and checked later. Furthermore, in this embodiment, up to three breakpoints can be set, but the number of breakpoints can be increased freely by adding an evaluation chip and a break control circuit.

第2図は本発明の第2の実施例を示すブロック図である
FIG. 2 is a block diagram showing a second embodiment of the invention.

第1の実施例ではブレークポイントの数が3を越えると
ブレークができないが、本実施例ではブレークポイント
が3つまではブレークが発生してもリアルタイムでプロ
グラムを実行し、ブレークポイントが4以上必要な場合
にはリアルタイムでプログラムは実行できないがブレー
クを可能とする。第1の実施例と異なるのはエバチップ
101に対し、ブレーク制御回路201が付加されてい
るだけである。エバチップ102,103,104の動
作は第1の実施例と同様で、これらのエバチップがブレ
ークしても、応用システム110はエバチップ101に
よりリアルタイムでプログラムを実行することができる
In the first embodiment, if the number of breakpoints exceeds 3, a break cannot be made, but in this embodiment, the program is executed in real time even if a break occurs until there are 3 breakpoints, and 4 or more breakpoints are required. In some cases, the program cannot be executed in real time, but breaks can be made. The only difference from the first embodiment is that a break control circuit 201 is added to the evaluation chip 101. The operations of the EV chips 102, 103, and 104 are the same as in the first embodiment, and even if these EV chips break, the application system 110 can execute the program in real time using the EV chip 101.

4ポイント以上のブレークが必要な場合にはエバチップ
101を使用し、スーパーバイザ108はブレークの条
件をブレーク制御回路201に設定し、ブレークの条件
が整うとエバチップ101は応用システム110から切
離されて内部ステータスなどをスーパーバイザ108へ
通知する。本実施例のICEではブレークについて2種
類の動作を行なわせることができるので、応用システム
中の可動部が動作しているルーチン中のブレークはエバ
チップ102,103,104を使用し、その他はエバ
チップ101を使用するようにして効率の良いプログラ
ム開発を行うことが可能である。
If a break of 4 points or more is required, the EV chip 101 is used, the supervisor 108 sets the break conditions in the break control circuit 201, and when the break conditions are met, the EV chip 101 is separated from the application system 110 and internally The status etc. are notified to the supervisor 108. In the ICE of this embodiment, two types of operations can be performed regarding breaks, so the breaks in routines in which movable parts in the application system are operating use the EV chips 102, 103, and 104, and the EV chips 102, 103, and 104 are used for other operations. It is possible to develop programs efficiently by using .

〔発明の効果〕〔Effect of the invention〕

本発明のICEはブレークにより各種レジスタの出力処
理などを実行中でも、応用システムと分離されずに、応
用システム上のプログラムをリアルタイムで実行できる
という効果がある。
The ICE of the present invention has the advantage of being able to execute the program on the application system in real time without being separated from the application system even while output processing of various registers is being executed due to a break.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図、第3図は従来の一
例を示すブロック図である。
FIG. 1 is a block diagram of a first embodiment of the invention, FIG. 2 is a block diagram of a second embodiment of the invention, and FIG. 3 is a block diagram of a conventional example.

Claims (1)

【特許請求の範囲】[Claims] あらかじめ設定された停止条件を検出すると停止し、停
止時の状態をモニタできるマイクロコンピュータのプロ
グラム開発装置において、前記停止条件を検出したとき
に停止する第一の評価用マイクロコンピュータ群と、停
止せずに常に実時間で動作する第二の評価用マイクロコ
ンピュータとを備え、前記第一、第二の評価用マイクロ
コンピュータはプログラム開発装置が接続された応用シ
ステム上のプログラムを並列に実行し、前記第一の評価
用マイクロコンピュータは対応した停止条件を検出した
ときに順次停止する手段を備え、前記プログラムを実時
間で実行することと平行して停止時の各種内部状態をモ
ニタできることを特徴とするプログラム開発装置。
In a microcomputer program development device that can stop when a preset stop condition is detected and monitor the state at the time of stop, a first evaluation microcomputer group that stops when the stop condition is detected, and a first evaluation microcomputer group that does not stop when the stop condition is detected. and a second evaluation microcomputer that always operates in real time, the first and second evaluation microcomputers execute programs in parallel on an application system connected to the program development device, A program characterized in that the evaluation microcomputer is provided with means for sequentially stopping when a corresponding stopping condition is detected, and is capable of monitoring various internal states at the time of stopping in parallel with executing the program in real time. Development equipment.
JP63278871A 1988-11-02 1988-11-02 Program development equipment Expired - Lifetime JPH07104801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63278871A JPH07104801B2 (en) 1988-11-02 1988-11-02 Program development equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63278871A JPH07104801B2 (en) 1988-11-02 1988-11-02 Program development equipment

Publications (2)

Publication Number Publication Date
JPH02123433A true JPH02123433A (en) 1990-05-10
JPH07104801B2 JPH07104801B2 (en) 1995-11-13

Family

ID=17603281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63278871A Expired - Lifetime JPH07104801B2 (en) 1988-11-02 1988-11-02 Program development equipment

Country Status (1)

Country Link
JP (1) JPH07104801B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107146A (en) * 1983-11-14 1985-06-12 Sharp Corp Debug system of lsi

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107146A (en) * 1983-11-14 1985-06-12 Sharp Corp Debug system of lsi

Also Published As

Publication number Publication date
JPH07104801B2 (en) 1995-11-13

Similar Documents

Publication Publication Date Title
JPH02123433A (en) Device for developing program
JPH0314136A (en) Mutual diagnostic system for microprocessor system
JPS6310456B2 (en)
JPH0212531A (en) Interruption control system for virtual computer
JPH02311950A (en) Self-diagnostic system for multiprocessor system
JPS63177231A (en) Debug system for parallel program
JP3358123B2 (en) Controller input / output simulation method and apparatus
JPH04148439A (en) Tracing system for information processor
JPH02155053A (en) Evaluating/maintaining monitor board system
JPS6376053A (en) Multicomputer equipment
JP2000040015A (en) In-circuit emulator
JPH0362131A (en) Multiprocessor system
JPH03280690A (en) Program analyzer in multi-processor exchange
JPH01302462A (en) Multiprocessor monitor system
JPS61194531A (en) Instruction execution controller
JPS62194551A (en) Debug system for microprocessor
JPH07152605A (en) Emulator
JPH0772874B2 (en) Interrupt receiving device
JPS61182142A (en) Signal processing method and signal processing microprocessor
JPH02273829A (en) Controlling system for console of computer
JPS62147538A (en) Reset system for watchdog timer for device using microcomputer
JPH07182203A (en) Microcomputer development supporting device
JPS61221831A (en) Interruption processing system
JPS638946A (en) Program debug supporting system
JPH04102154A (en) Information processor