JPH02121039A - Load prediction simulation system for computer system - Google Patents

Load prediction simulation system for computer system

Info

Publication number
JPH02121039A
JPH02121039A JP63275613A JP27561388A JPH02121039A JP H02121039 A JPH02121039 A JP H02121039A JP 63275613 A JP63275613 A JP 63275613A JP 27561388 A JP27561388 A JP 27561388A JP H02121039 A JPH02121039 A JP H02121039A
Authority
JP
Japan
Prior art keywords
cpu
load
load prediction
simulation
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63275613A
Other languages
Japanese (ja)
Inventor
Atsuko Nishi
西 敦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63275613A priority Critical patent/JPH02121039A/en
Publication of JPH02121039A publication Critical patent/JPH02121039A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To raise the precision of load prediction in various kinds of supposed systems by operating a load predicted object CPU under operating surroundings simulated by a simulating CPU, and measuring load in this operating state by the load predicted object CPU itself. CONSTITUTION:The load predicted object CPU 11 operates under the operating surroundings of the supposed system simulated by channel alternation interfaces 4, 15 to alternate a channel in response to a request from the simulating CPU 21. The load predicted object CPU 11 predicts the load in the supposed system of various scales simulated by the simulating CPU 21 by measuring the load in the operating state of itself by a load measuring tool 11a built in the CPU 11. Thus, simulation for the load prediction of large-scale computer system can be executed at high precision without constructing actual operating system.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、計算機システムの負荷予測に好適な負荷予
測シミュレーション方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a load prediction simulation method suitable for predicting the load of a computer system.

(従来の技術) 計算機システムのCPU (中央演算処理装置)に入力
される外部事象は、一般には入出力バスやDMAバスに
接続されているチャネルからの入力に代表される。この
チャネルの数は、システムにより異なっており、したが
ってシステムの(CPUの)負荷も異なる。この負荷に
対するシステムの動作を検証する簡便な手法は、実運用
と同じ構成のシステムを構築することであるが、この手
法は大規模システムでは適用し難い。そこで、特に大規
模システムでは、シミュレーションによるCPUの負荷
予測が行われる。
(Prior Art) External events input to a CPU (Central Processing Unit) of a computer system are generally represented by inputs from channels connected to an input/output bus or a DMA bus. The number of channels varies from system to system, and therefore the (CPU) load of the system also differs. A simple method to verify system operation against this load is to construct a system with the same configuration as in actual operation, but this method is difficult to apply to large-scale systems. Therefore, particularly in large-scale systems, CPU load prediction is performed by simulation.

従来、大規模計算機システム(のCPU)の負荷予測は
、負荷予測対象CPUが有するソフトウェアによるシミ
ュレーション方式を適用するのが一般的であった。しか
し、ソフトウェアによるシミュレーションでは、大まか
なシミュレーションに対しては効果を発揮するが、シミ
ュレーションの精度を上げるにはモデル化が難しく、ま
たモデル化のために莫大な時間を要するなど、種々の問
題があった。また、大規模計算機システム(のCPU)
の負荷予測の精度を上げるために、システムを構成する
全ての周辺装置を用意し、これらの装置を実際に使用し
て負荷予測(測定)を行うことも知られている。しかし
、この方式では、例えば端末のログイン(login)
のテスト等の場合であれば、必要台数分の“端末”と“
人”の資源を集めなければならないなど、実運用システ
ムを構築することとほぼ等価となり、適用し難かった。
Conventionally, for load prediction of a large-scale computer system (CPU thereof), it has been common to apply a simulation method using software possessed by the CPU to be subjected to load prediction. However, although software simulations are effective for rough simulations, they have various problems, such as difficulty in modeling to improve the accuracy of simulations and the enormous amount of time it takes to model. Ta. Also, large-scale computer system (CPU)
In order to increase the accuracy of load prediction, it is also known to prepare all the peripheral devices that make up the system and actually use these devices to perform load prediction (measurement). However, with this method, for example, the login of the terminal
For testing, etc., the required number of “terminals” and “
It was difficult to apply, as it required gathering human resources, which was almost equivalent to building an actual operational system.

(発明が解決しようとする課題) 上記したように、計算機システムの負荷予測のためのシ
ミュレーションを負荷予測対象となるCPUのソフトウ
ェアで行う従来方式では、実運用システムを構築せずに
高精度で行うことは困難であるという問題があった。
(Problems to be Solved by the Invention) As mentioned above, in the conventional method of performing simulations for predicting the load of a computer system using the software of the CPU targeted for load prediction, the simulation is performed with high accuracy without constructing an actual operational system. The problem was that it was difficult to do so.

したがってこの発明の解決すべき課題は、特に大規模計
算機システムの負荷予測のためのシミュレーションが、
実運用システムを構築することなく高精度で行えるよう
にすることである。
Therefore, the problem to be solved by this invention is that the simulation for predicting the load of a large-scale computer system is
The goal is to be able to perform this with high accuracy without building an actual operational system.

[発明の構成] (課題を解決するための手段) この発明は、負荷予測対象CPUの幾つかのバスに、各
種チャネルの代替を行うインタフェース手段をそれぞれ
接続すると共に、シミュレーションプログラムを実行す
ることにより、負荷予測のためのシミュレーションに必
要な各種チャネルの動作を模擬する種々の条件を想定シ
ステムに応じて生成し、負荷予測対象CPUをアクセス
するための一連の要求を対象となるバスに接続された上
記インタフェース手段に逐次通知するシミュレーション
用CPUとを設け、インタフェース手段がシミュレーシ
ョン用CPUからの要求に従って対応するバス上のプロ
トコルを模擬的に作成して負荷予測対象CPUを想定チ
ャネルに代えて代替アクセスすることにより、この負荷
予測対象CPUにおいて自身の動作状態に対応する負荷
を測定して負荷予測を行うようにしたことを特徴とする
[Structure of the Invention] (Means for Solving the Problem) The present invention connects interface means for substituting various channels to several buses of a CPU subject to load prediction, and executes a simulation program. , generate various conditions simulating the operation of various channels necessary for simulation for load prediction according to the assumed system, and send a series of requests to access the target CPU for load prediction to the target bus connected to the target bus. A simulation CPU is provided to sequentially notify the interface means, and the interface means creates a protocol on the bus that corresponds to the request from the simulation CPU in a simulated manner, and performs alternative access to the load prediction target CPU in place of the assumed channel. Accordingly, the present invention is characterized in that the load corresponding to the operating state of the CPU to be subjected to load prediction is measured and the load is predicted.

(作用) 上記の構成によれば、シミュレーション用CPUがシミ
ュレーションプログラムを実行して、想定するシステム
を模擬した負荷予測のための種々の条件を生成すると、
インタフェース手段はその条件に合ったバス上のプロト
コルを模擬的に逐次作成して負荷予測対象CPUをアク
セスする。
(Operation) According to the above configuration, when the simulation CPU executes the simulation program and generates various conditions for load prediction simulating the assumed system,
The interface means sequentially creates a simulated protocol on the bus that meets the conditions and accesses the CPU subject to load prediction.

これにより、負荷予測対象CPUは、シミュレーション
用CPUによって模擬された動作環境により動作するの
で、この動作状態における負荷を負荷予測対象CPU自
身で測定することにより、各種の想定システムにおける
負荷予測が高精度で行える。
As a result, the load prediction target CPU operates in an operating environment simulated by the simulation CPU, so by measuring the load in this operating state by the load prediction target CPU itself, load prediction in various assumed systems can be performed with high accuracy. You can do it with

(実施例) 第1図はこの発明の一実施例を示すブロック構成図であ
り、11は(実運用システムの中心を成す)負荷予測の
対象となるCPU (負荷予測対象CPU)である。負
荷予測対象CPUIIは、自身の動作状態に対応する負
荷を測定するための負荷測定ツール(負荷測定プログラ
ム) llaを内蔵している。12は負荷予測対象CP
UIIの高速なりMA (ダイレクト・メモリ・アクセ
ス)バス、13は同じく低速な入出力バスである。14
は実運用システムにおいてDMAバス12に接続して用
いられる幾つかのチャネルの代替を行うチャネル代替イ
ンタフェース、15は実運用システムにおいて人出力バ
ス13に接続して用いられる幾つかのチャネルの代替を
行うチャネル代替インタフェースである。チャネル代替
インタフェース14はDMAバスI2に接続され、チャ
ネル代替インタフェース15は入出力バス13に接続さ
れる。
(Embodiment) FIG. 1 is a block configuration diagram showing an embodiment of the present invention, and 11 is a CPU to be subjected to load prediction (constituting the center of the actual operation system) (load prediction target CPU). The load prediction target CPU II has a built-in load measurement tool (load measurement program) lla for measuring the load corresponding to its own operating state. 12 is the load prediction target CP
UII's high-speed MA (direct memory access) bus 13 is also a low-speed input/output bus. 14
15 is a channel replacement interface that connects to the DMA bus 12 and replaces some channels used in the actual operation system, and 15 connects to the human output bus 13 and replaces some channels used in the actual operation system. Channel alternative interface. Channel alternate interface 14 is connected to DMA bus I2, and channel alternate interface 15 is connected to input/output bus 13.

2■は負荷予測対象CPUIIの負荷予測を行うために
、同CPUIIにおけるプログラムのアクセスを模擬す
るシミュレーションプログラム21aを内蔵するシミュ
レーション用CPUである。シミュレーションプログラ
ム21aには、シミュレーションのためのパラメータが
種々の規模の想定システム別に用意されており、各パラ
メータはチャネル(想定するチャネルの)種類、各種類
別のチャネル数、各想定チャネルに固有のチャネル番号
、および各想定チャネル毎のアクセス頻度(想定システ
ムに応じた想定アクセス頻度)を含んでいる。
2) is a simulation CPU that includes a simulation program 21a that simulates program access on the CPU II in order to predict the load on the CPU II. In the simulation program 21a, parameters for simulation are prepared for each assumed system of various scales, and each parameter includes the type of channel (assumed channel), the number of channels for each type, and the channel number specific to each assumed channel. , and the access frequency for each assumed channel (estimated access frequency according to the assumed system).

また上記パラメータは、想定チャネルの各種類に対応し
て、そのチャネルのバス専有時間等のチャネル情報も含
んでいる。なお、想定チャネルの種類は同チャネルが実
運用システムで接続されるバスに固有であるものとする
The above parameters also include channel information such as the bus exclusive time of the channel corresponding to each type of assumed channel. Note that the type of assumed channel is unique to the bus to which the channel is connected in the actual operational system.

22はシミュレーション用CPU21の高速なりMAバ
バス23は同じく低速な入出力バスである。
22 is a high-speed input/output bus for the simulation CPU 21, and MA bus 23 is also a low-speed input/output bus.

24はシミュレーション用CPU21をDMAバス22
を介してチャネル代替インタフェース14と接続するこ
とにより、負荷予測対象CPUIIおよびシミュレーシ
ョン用CPU2Lの相互接続を図る接続インタフェース
、25はシミュレーション用CPU21を入出力バス2
3を介してチャネル代替インタフェース15と接続する
ことにより、負荷予測対象CPUIIおよびシミュレー
ション用CPU21の相互接続を図る接続インタフェー
スである。
24 connects the simulation CPU 21 to the DMA bus 22
A connection interface 25 connects the simulation CPU 21 to the input/output bus 2 by connecting it to the channel alternative interface 14 via the load prediction target CPU II and the simulation CPU 2L.
This is a connection interface that connects the CPU II to be subjected to load prediction and the simulation CPU 21 to each other by connecting to the channel alternative interface 15 via the channel substitution interface 15 via the CPU 21.

次に、この発明の一実施例の動作を説明する。Next, the operation of one embodiment of the present invention will be explained.

まず、負荷予測対象CPU11は実運用とほぼ同じ環境
で動作可能なように考慮されており、したがってプログ
ラムを格納するディスク装置(図示せず)は少なくとも
接続されている。さて、シミュレーション用CPU21
はシミュレーションプログラム21aを実行してシミュ
レーションを開始すると、同プログラムに設定されてい
るパラメータに従って想定システムを模擬した種々の条
件を作成し、上記パラメータで示されている想定システ
ム内の幾つかの種類別の想定チャネルからの負荷予測対
象CPUIIに対するアクセスを模擬するための要求を
、上記パラメータ中のアクセス頻度、バス専有時間等に
従った頻度並びに間隔で、対応する(想定チャネルが本
来接続されるべきDMAバス12または入出力バス13
に接続されている)チャネル代替インタフェース14ま
たは15に、DMAバス22または入出力バス23を介
して次々と通知する。
First, the load prediction target CPU 11 is designed to be able to operate in almost the same environment as in actual operation, and therefore is connected to at least a disk device (not shown) for storing programs. Now, the simulation CPU21
When the simulation program 21a is executed to start the simulation, various conditions simulating the assumed system are created according to the parameters set in the program, and several types of conditions within the assumed system indicated by the above parameters are created. The request for simulating access to the load-predicted CPU II from the assumed channel is handled at the frequency and interval according to the access frequency, bus exclusive time, etc. in the above parameters (the DMA to which the assumed channel should originally be connected Bus 12 or input/output bus 13
The channel alternate interface 14 or 15 connected to the DMA bus 22 or the input/output bus 23 is then notified one after another.

チャネル代替インタフェース14または15は、シミュ
レーション用CPU21からの通知を受取ると、その通
知で示されている想定チャネルが本来有しているバス(
DMAバス12または入出力バス13)上のプロトコル
信号を模擬的に生成し、対応するDMAバス12または
入出力バス13を介して負荷予測対象CPUIIにアク
セスを要求する。この要求により、負荷予測対象CPU
1lはあたかも各種の端末(周辺装置)からのアクセス
や他計算機からの割込みであるかのように動作する。
When the channel alternative interface 14 or 15 receives the notification from the simulation CPU 21, it replaces the bus (
A protocol signal on the DMA bus 12 or input/output bus 13) is generated in a simulated manner, and an access request is made to the load prediction target CPU II via the corresponding DMA bus 12 or input/output bus 13. This request causes the load prediction target CPU to
1l operates as if it were an access from various terminals (peripheral devices) or an interrupt from another computer.

以上のように、負荷予測対象CPUIIは、シミュレー
ション用CPU21(からの要求に応じてチャネルの代
替を行うチャネル代替インタフェース14、15)によ
って模擬された(想定システムの)動作環境で動作する
。負荷予測対象CPUIIは、この自身の動作状態にお
ける負荷を、同CPUIIに内蔵している負荷測定ツー
ルllaにより測定することで、シミュレーション用C
PU21によって模擬される種々の規模の想定システム
における負荷予測を行う。
As described above, the load prediction target CPU II operates in the operating environment (of the assumed system) simulated by the simulation CPU 21 (the channel substitution interfaces 14 and 15 that substitute channels in response to requests from the simulation CPU 21). The load prediction target CPU II measures the load in its own operating state using the load measurement tool lla built into the CPU II.
Load prediction is performed in hypothetical systems of various sizes simulated by the PU 21.

[発明の効果] 以上詳述したようにこの発明によれば、負荷予測対象と
なるCPUとは独立のシミュレーション用CPUによっ
てチャネルの代替を行うインタフェース手段が動作する
ことで、種々の規模のシステムを模擬した動作環境が提
供できるので、特に大規模計算機システムの負荷予測の
ためのシミュレーションを、実運用システムを構築する
ことなく高精度で行うことができる。
[Effects of the Invention] As detailed above, according to the present invention, systems of various sizes can be operated by operating the interface means for channel substitution by a simulation CPU independent of the CPU subject to load prediction. Since a simulated operating environment can be provided, simulations for predicting the load of large-scale computer systems can be performed with high accuracy without constructing an actual operational system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック構成図であ
る。 11・・・負荷予測対象CPU、lla・・・負荷測定
ツール、12.22・・・DMAバス、13.23・・
・入出力バス、14、15・・・チャネル代替インタフ
ェース、21・・・シミュレーション用CPU、21a
・・・シミュレーションプログラム。
FIG. 1 is a block diagram showing an embodiment of the present invention. 11... Load prediction target CPU, lla... Load measurement tool, 12.22... DMA bus, 13.23...
- Input/output bus, 14, 15...Channel alternative interface, 21...CPU for simulation, 21a
...Simulation program.

Claims (1)

【特許請求の範囲】[Claims] 各種チャネルが接続可能な1つ以上のバスに接続され、
負荷測定ツールを内蔵する負荷予測対象CPUを備えた
計算機システムにおいて、上記バスに独立に接続されて
各種チャネルの代替を行うインタフェース手段と、上記
負荷予測のためのシミュレーションの想定システム毎に
システム内の想定チャネルの種類、各種類別のチャネル
数、各チャネルのチャネル番号および各チャネルのアク
セス頻度を含むパラメータが設定されたシミュレーショ
ンプログラムを実行し、上記負荷予測対象CPUをアク
セスするための想定システムに応じた一連の要求を上記
パラメータに従いながら対象となる上記バスに接続され
た上記インタフェース手段に逐次通知するシミュレーシ
ョン用CPUとを具備し、上記インタフェース手段は上
記シミュレーション用CPUからの要求に従って対応す
るバス上のプロトコルを模擬的に作成して上記負荷予測
対象CPUをアクセスし、この負荷予測対象CPUは上
記インタフェース手段からのアクセスによる自身の動作
状態に対応する負荷を上記負荷測定ツールで測定して負
荷予測を行うように構成されていることを特徴とする計
算機システムの負荷予測シミュレーション方式。
The various channels are connected to one or more connectable buses,
In a computer system equipped with a load prediction target CPU that has a built-in load measurement tool, there is an interface means that is independently connected to the bus and substitutes for various channels, and a A simulation program with parameters including the expected channel type, the number of channels of each type, the channel number of each channel, and the access frequency of each channel is executed, and a simulation program is executed according to the assumed system for accessing the CPU subject to the load prediction. and a simulation CPU that sequentially notifies the interface means connected to the target bus of a series of requests in accordance with the parameters, and the interface means transmits a protocol on the corresponding bus according to the requests from the simulation CPU. The load prediction target CPU is accessed by creating a simulation of the load prediction target CPU, and the load prediction target CPU measures the load corresponding to its own operating state accessed from the interface means using the load measurement tool to perform load prediction. A load prediction simulation method for a computer system characterized by being configured as follows.
JP63275613A 1988-10-31 1988-10-31 Load prediction simulation system for computer system Pending JPH02121039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63275613A JPH02121039A (en) 1988-10-31 1988-10-31 Load prediction simulation system for computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275613A JPH02121039A (en) 1988-10-31 1988-10-31 Load prediction simulation system for computer system

Publications (1)

Publication Number Publication Date
JPH02121039A true JPH02121039A (en) 1990-05-08

Family

ID=17557892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275613A Pending JPH02121039A (en) 1988-10-31 1988-10-31 Load prediction simulation system for computer system

Country Status (1)

Country Link
JP (1) JPH02121039A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160174A (en) * 2002-06-14 2004-06-10 Mcneil Ppc Inc Applicator for suppository or the like
US9320710B2 (en) 2006-01-06 2016-04-26 Acelrx Pharmaceuticals, Inc. Small volume oral transmucosal dosage forms containing sufentanil for treatment of pain
CN107832265A (en) * 2017-10-17 2018-03-23 上海交通大学 The cpu load Forecasting Methodology of desktop based on state aware
US10342762B2 (en) 2006-01-06 2019-07-09 Acelrx Pharmaceuticals, Inc. Small-volume oral transmucosal dosage forms
CN111563013A (en) * 2020-04-28 2020-08-21 外芯科技(上海)有限公司 GPU performance testing device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004160174A (en) * 2002-06-14 2004-06-10 Mcneil Ppc Inc Applicator for suppository or the like
US9320710B2 (en) 2006-01-06 2016-04-26 Acelrx Pharmaceuticals, Inc. Small volume oral transmucosal dosage forms containing sufentanil for treatment of pain
US9744129B2 (en) 2006-01-06 2017-08-29 Acelrx Pharmaceuticals, Inc. Small volume oral transmucosal dosage forms containing sufentanil for treatment of pain
US10245228B2 (en) 2006-01-06 2019-04-02 Acelrx Pharmaceuticals, Inc. Small volume oral transmucosal dosage forms containing sufentanil for treatment of pain
US10342762B2 (en) 2006-01-06 2019-07-09 Acelrx Pharmaceuticals, Inc. Small-volume oral transmucosal dosage forms
US10507180B2 (en) 2006-01-06 2019-12-17 Acelrx Pharmaceuticals, Inc. Small volume oral transmucosal dosage forms containing sufentanil for treatment of pain
CN107832265A (en) * 2017-10-17 2018-03-23 上海交通大学 The cpu load Forecasting Methodology of desktop based on state aware
CN111563013A (en) * 2020-04-28 2020-08-21 外芯科技(上海)有限公司 GPU performance testing device

Similar Documents

Publication Publication Date Title
JP4846885B2 (en) A stimulating simulator for distributed process control systems.
EP0217922B1 (en) An array for simulating computer functions for large computer systems
US20020152456A1 (en) Software and hardware simulation
CN101876954B (en) Virtual machine control system and working method thereof
US11302412B2 (en) Systems and methods for simulated device testing using a memory-based communication protocol
EP3647956A1 (en) Generalized virtualization platform for systems using hardware abstraction software layers
US6319008B1 (en) Avionics simulator
JPH02121039A (en) Load prediction simulation system for computer system
JP2019179284A (en) Simulation system and simulation program
EP3734491A1 (en) Method, apparatus, device, and medium for implementing simulator
JPH1173210A (en) Emulation method and device therefor
JP2010244376A (en) Software development device, and debugging method using the same
JP3085730B2 (en) Parallel simulation method for complex CPU system
JP2001318805A (en) Test method for built-in system and test system
US20230419009A1 (en) Computer-implemented method for simulating an electrical circuit by means of a real-time platform
US11192662B2 (en) Aircraft integrated modular avionics inter-partition communications simulation modeling language extension
JPS6299837A (en) Check system for input and output processor
EP0150258A2 (en) Method for propagating unknown digital values in a hardware based complex circuit simulation system
JPS62115548A (en) Measuring value simulation information generating system
JP3358123B2 (en) Controller input / output simulation method and apparatus
Thelander et al. Hybrid Computing System Mark 3 Software Reference Manual.
CN114706770A (en) Digital system suitable for aerospace software test
JPS62190542A (en) Inspection system for input and output processor by simulator
JPH03103936A (en) Evaluating system for input/output control program
JPS61231607A (en) Simulation system for iron and steel rolling control system