JPH02117859A - Checkup of thermal printer head - Google Patents

Checkup of thermal printer head

Info

Publication number
JPH02117859A
JPH02117859A JP27176088A JP27176088A JPH02117859A JP H02117859 A JPH02117859 A JP H02117859A JP 27176088 A JP27176088 A JP 27176088A JP 27176088 A JP27176088 A JP 27176088A JP H02117859 A JPH02117859 A JP H02117859A
Authority
JP
Japan
Prior art keywords
chip
shift register
test data
chips
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27176088A
Other languages
Japanese (ja)
Inventor
Toshio Kawakami
俊夫 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP27176088A priority Critical patent/JPH02117859A/en
Publication of JPH02117859A publication Critical patent/JPH02117859A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable chips of the following array to be checked without replacement of faulty chips even if a shift register becomes faulty by providing a checking pad for each chip of the shift register and also a test data input circuit. CONSTITUTION:A dry circuit consists of LSI chips A to C with shift registers 41 to 43. Test pads 44 to 46 are provided for each chip (between serial out(SO) terminals of the first array and serial in-(SI) terminals). If the shift register 41 for the chip A becomes partly faulty, test data is entered to the SI terminal of the shift register for the chip B from the checking pad 45 and the chip B and other chips of the following arrays are electrically checked without replacement of the faulty chip A. In addition, test data (signals of H and L levels) is entered through the checking pad 45 from a test data entry circuit consisting of a buffer 11 and a pull-up resistor R in this electrical test.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サーマルプリンタヘッドの検査方法に関し、
特に生産性および信頼性を向上することが可能なサーマ
ルプリンタヘッドの検査方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for inspecting a thermal printer head.
In particular, the present invention relates to a thermal printer head inspection method that can improve productivity and reliability.

〔従来技術〕[Prior art]

従来のサーマルヘッドにおけるドライバ回路は。 The driver circuit in a conventional thermal head.

第2図に示すような構成を有する。It has a configuration as shown in FIG.

第2図において、21はシフトレジスタ、22は入力バ
ッファ、23は出カバソファ、24はラッチ回路、25
はゲート回路、26は駆動回路であり、これらが64ビ
ツト朶積されて1チツプに構成される。
In FIG. 2, 21 is a shift register, 22 is an input buffer, 23 is an output sofa, 24 is a latch circuit, and 25
2 is a gate circuit, and 26 is a drive circuit, which are integrated into 64 bits to form one chip.

また、サーマルヘッドのビット数は、例えばA4サイズ
、8ドツト/mmならば、1728ビツトあり、第2図
の回路が27チツプ、シリアルに接続される。
The number of bits of the thermal head is, for example, A4 size, 8 dots/mm, 1728 bits, and 27 chips of the circuit shown in FIG. 2 are serially connected.

このような回路を実装した後、電気検査を行う場合、所
定のパターンのデータをシフトレジスタ21に入力し、
ドライバ出力を印字するか、あるいは電源電流等を読み
取ることによって行う。
After implementing such a circuit, when performing an electrical inspection, a predetermined pattern of data is input to the shift register 21,
This is done by printing the driver output or reading the power supply current, etc.

また、サーマルヘッドのシフトレジスタ部分は第3図に
示され、各チップA−Cはシリアルに接続されている。
Further, the shift register portion of the thermal head is shown in FIG. 3, and each chip A to C is connected in series.

このため、チップAのシフトレジスタ31〜33が動作
不良で出力(S○)が′1”レベルに固定した場合、B
以降のチップはAの入力からどのようなデータを入力し
ても、データ“1“しか入力されないため、良否判定を
行うことができなかった。
Therefore, if the shift registers 31 to 33 of chip A malfunction and the output (S○) is fixed at the '1' level,
No matter what kind of data was input to the subsequent chips from the input A, only data "1" was input, so it was not possible to determine whether the chips were good or bad.

つまり、シフトレジスタ31〜33部分に動作不良が生
じると、その不良チップより後段に位置するチップは、
不良チップのデータ出力の影響を受け、良否判定ができ
なくなってしまう。
In other words, if a malfunction occurs in the shift registers 31 to 33, the chips located after the defective chip will
Due to the influence of the data output of the defective chip, it becomes impossible to determine whether it is pass or fail.

従って、通常は不良チップを交換して正常動作すること
により、初めてそれより後段の検査を行うことができた
Therefore, normally, it is only after replacing the defective chip and making it work properly that subsequent tests can be performed.

また、例えば特開昭61−150357号公報に記載さ
れているサーマルヘッド駆動用集積回路では、ビットシ
リアルに入力される両信号を直並列変換し、サーマルヘ
ッドの複数の印字素子をそれぞれ駆動するための複数の
信号を出力するシフトレジスタと、このシフトレジスタ
の最前段の出力信号を次段の回路へ伝達する出カバソフ
ァ回路を有するサーマルサーマルヘッド駆動用集積回路
において、出力バッファ回路を3状態呂力のバッファ回
路として構成している。これにより任意の1チツプを選
び出して検査することができる。
Furthermore, for example, in the integrated circuit for driving a thermal head described in Japanese Unexamined Patent Publication No. 61-150357, both bit-serial input signals are converted into serial-parallel signals to drive each of the plurality of printing elements of the thermal head. In an integrated circuit for driving a thermal head, which has a shift register that outputs a plurality of signals, and an output buffer circuit that transmits the output signal of the first stage of the shift register to the next stage circuit, the output buffer circuit is configured in a three-state mode. It is configured as a buffer circuit. This allows any single chip to be selected and inspected.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術では、サーマルヘッドにおけるドライバ回
路の電気検査を行う場合、シフトレジスタ部分に動作不
良が生じると、不良チップを交換し、正常動作となって
から後段の検査を行うため、非常に生産性が悪いという
問題がある。
With the above conventional technology, when electrically inspecting the driver circuit in a thermal head, if a malfunction occurs in the shift register part, the defective chip is replaced and the subsequent stage inspection is performed after normal operation is achieved, resulting in extremely high productivity. The problem is that it is bad.

また、シフトレジスタの出力バッファ回路を3状態出力
とする方法では、チップ毎に検査用の信号線が必要であ
り、コストアップにつながる。
Furthermore, in the method in which the output buffer circuit of the shift register has three-state output, a signal line for inspection is required for each chip, leading to an increase in cost.

さらに、通常チップ交換時には熱をかけるため、1チツ
プずつ交換するとサーマルヘッドにかかる熱履歴回数が
多くなり、信頼性の面でも問題がある。
Furthermore, since heat is usually applied when exchanging chips, replacing each chip one by one increases the number of times the thermal head is subjected to heat, which also poses a problem in terms of reliability.

本発明の目的は、このような問題点を改善し、シフトレ
ジスタの動作不良チップを交換することなく、容易に後
段のチップの検査を行うことにより、生産性および信頼
性を向上するサーマルプリンタヘッドの検査方法を提供
することにある。
The purpose of the present invention is to provide a thermal printer head that improves productivity and reliability by improving such problems and easily inspecting subsequent chips without replacing malfunctioning chips in shift registers. The objective is to provide an inspection method for

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明のサーマルプリンタヘ
ッドの検査方法は、シフトレジスタを含むサーマルプリ
ンタヘッドのドライバ回路を複数のLSIチップで構成
し、それらのLSIチップをシリアルに接続、実装した
後、所定パターンのデータをシフトレジスタに入力して
、ドライバ出力を読み取るサーマルプリンタヘッドの検
査方法において、LSIチップのデータアウト出力毎に
配置した検査パッドと、プルアップ抵抗および低出力イ
ンピーダンスのバッファから構成され、その検査パッド
にテストデータを入力する回路とを備え、LSIチップ
が不良である場合、不良チップの出力レベルに応じて、
テストデータ入力回路を介し、検査パッドから不良チッ
プの次段のLSIチップに対してテストデータを入力す
ることにより、不良チップより後段のドライバ回路をテ
ストすることに特徴がある。
In order to achieve the above object, the thermal printer head inspection method of the present invention comprises a thermal printer head driver circuit including a shift register made up of a plurality of LSI chips, and after serially connecting and mounting the LSI chips, In a thermal printer head inspection method that inputs a predetermined pattern of data into a shift register and reads the driver output, it consists of a test pad placed for each data output of an LSI chip, a pull-up resistor, and a low output impedance buffer. , and a circuit for inputting test data to the test pad, and when the LSI chip is defective, depending on the output level of the defective chip,
A feature of this method is that the driver circuit at the stage subsequent to the defective chip is tested by inputting test data from the test pad to the LSI chip at the next stage of the defective chip via the test data input circuit.

〔作用〕[Effect]

本発明においては、シフトレジスタの各チップ毎に検査
パッドを設け、かつテストデータ入力回路を設けること
により、シフトレジスタに動作不良が生じた場合、不良
チップを交換することなく、テストデータ入力回路から
検査パッドにテストデータを入力して、次段のチップを
検査することができる。
In the present invention, by providing a test pad and a test data input circuit for each chip of the shift register, if a malfunction occurs in the shift register, the test data input circuit can be used without replacing the defective chip. Test data can be input to the test pad to test the next chip.

これにより、従来の1チツプずつ交換する検査方法に比
べて、サーマルプリンタヘッドの生産性を向上するとと
もに、チップ交換時の熱履歴回数が減少するため、信頼
性も向上する。
This improves the productivity of the thermal printer head compared to the conventional inspection method of replacing each chip one by one, and also improves reliability because the number of thermal cycles during chip replacement is reduced.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は、本発明の一実施例におけるサーマルプリンタ
ヘッドの検査方法の説明図、第4図は本発明の一実施例
のサーマルプリンタヘッドの検査方法における検査パッ
ドの配置側図である。
FIG. 1 is an explanatory diagram of a method for inspecting a thermal printer head according to an embodiment of the present invention, and FIG. 4 is a side view of the arrangement of test pads in the method for inspecting a thermal printer head according to an embodiment of the present invention.

第4図において、A−Cはシフトレジスタ41〜43を
含むドライバ回路を構成するLSIチップ、41〜43
はシフトレジスタ、44〜46は検査用パッドである。
In FIG. 4, A-C are LSI chips 41-43 constituting a driver circuit including shift registers 41-43.
is a shift register, and 44 to 46 are test pads.

本実施例では、チップ毎(前段のシリアルアウト(S○
)端子と次段のシリアルイン(SI)端子の間)に検査
パッド44〜46を設け1例えばチップAのシフトレジ
スタ41部分に動作不良がある場合、検査パッド45か
らチップBのシフトレジスタ42のSI端子にテストデ
ータを入力し、不良チップ°Aを取り換えることなく、
次段(チップB)以降の電気検査を行う。
In this embodiment, each chip (previous serial output (S○
) terminal and the serial in (SI) terminal of the next stage) are provided with test pads 44 to 46.1 For example, if there is a malfunction in the shift register 41 of chip A, the test pad 45 is used to test the shift register 42 of chip B. Input test data to the SI terminal and replace the defective chip °A.
Conduct electrical inspection of the next stage (chip B) and subsequent stages.

また、この電気検査では、第1図に示すように、バッフ
ァ11とプルアップ抵抗Rから構成されたテストデータ
入力回路により、検査パッド45を介してテストデータ
(HレベルおよびLレベルの信号)を入力する。
In addition, in this electrical inspection, as shown in FIG. input.

次に、チップAの出力がHレベル、Lレベルの各場合に
おけるプルアップ抵抗Rおよびバッファ11の電流能力
について述べる。
Next, the current capacity of the pull-up resistor R and the buffer 11 will be described when the output of the chip A is at H level and L level.

なお、vof、は電源電圧、ZHはチップAの出力イン
ピーダンス(Hレベル)、ZLはチップAの出力インピ
ーダンス(Lレベル)、vIllはチップBへのHレベ
ル入力電圧、V、L、はチップBへのLレベル入力電圧
、ZOHはバッファ11のHレベル高力インピーダンス
、zoしはバッファ11のLレベル出力インピーダンス
である。
Note that vof is the power supply voltage, ZH is the output impedance of chip A (H level), ZL is the output impedance of chip A (L level), vIll is the H level input voltage to chip B, and V, L are chip B ZOH is the L level input voltage to the buffer 11, ZOH is the H level high power impedance of the buffer 11, and ZOH is the L level output impedance of the buffer 11.

まず、チップAの出力がHレベルの場合、次に示す(1
)および(2)のケースが考えられる。
First, when the output of chip A is at H level, the following (1
) and (2) are possible.

(1)テストデータとしてHレベルを入力する場合この
場合、チップBの入力がZHとRの並列抵抗を介して電
源に接続されるため、Hレベルは確保される。
(1) When inputting H level as test data In this case, the input of chip B is connected to the power supply via the parallel resistors ZH and R, so the H level is ensured.

(2)テストデータとしてLレベルを入力する場合この
場合、バッファ11にI ol、= VDD/ ZH+
Von/Rの電流が流れ込み、出力はVl)!以下にな
ることが必要である。従って、バッファ11のLレベル
出力インピーダンスZOLは次式(i)で表わされる。
(2) When inputting L level as test data In this case, Iol, = VDD/ZH+ is input to the buffer 11.
A current of Von/R flows in, and the output is Vl)! It is necessary to meet the following requirements. Therefore, the L level output impedance ZOL of the buffer 11 is expressed by the following equation (i).

(i)Zot、≦V+H/ (Voo/ZH+VDD/
R)=V+H−ZHR/Voo ・ (ZH+R)また
、チップへの出力レベルがLレベルの場合、次に示す(
3)および(4)のケースが考えられる。
(i) Zot, ≦V+H/ (Voo/ZH+VDD/
R)=V+H-ZHR/Voo ・ (ZH+R) Also, when the output level to the chip is L level, the following (
Cases 3) and (4) are possible.

(3)テストデータとしてLレベルを入力する場合この
場合、チップBの入力がチップAとノクツファ11の出
力インピーダンス2゜Lを介してGNDに接続されるた
め、Lレベルは確保される。
(3) Inputting L level as test data In this case, since the input of chip B is connected to GND via chip A and the output impedance 2°L of the knockout buffer 11, the L level is ensured.

(4)テストデータとしてHレベルを入力する場合この
場合、出力電圧としては次式(ii)で表わされる電圧
を確保する必要がある。
(4) When inputting H level as test data In this case, it is necessary to ensure a voltage expressed by the following equation (ii) as the output voltage.

(ii) Voo/ (1+R(ZL+ZQL) /Z
t、−Zot、)従って、(i)式および(ii)式に
よりプルアップ抵抗値とバッファ11の特性を規定する
ことができる。
(ii) Voo/ (1+R(ZL+ZQL) /Z
t, -Zot,) Therefore, the pull-up resistance value and the characteristics of the buffer 11 can be defined by equations (i) and (ii).

なお、本実施例のテストデータ入力回路はチップ毎にi
fするか、あるいは不良チップが検出された場合のみ接
続して使用する。
Note that the test data input circuit of this embodiment has i
Connect and use it only when the chip is f-f or a defective chip is detected.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、サーマルプリンタヘッドのドライバ回
路を実装した後、電気検査を行う場合、シフトレジスタ
の不良チップを交換することなく、容易に後段のチップ
を検査することができる。
According to the present invention, when performing an electrical inspection after mounting a driver circuit for a thermal printer head, it is possible to easily inspect subsequent chips without replacing a defective chip of a shift register.

これにより、アセンブリ工程の修正工数を減少して生産
性を向上することができる。
Thereby, it is possible to reduce the number of correction steps in the assembly process and improve productivity.

また、従来の1チツプずつ交換する方法に比べて、チッ
プ交換時の熱履歴回数を減少することができるため、サ
ーマルプリンタヘッドの信頼性が向上する6
Additionally, compared to the conventional method of replacing one chip at a time, the number of thermal cycles during chip replacement can be reduced, improving the reliability of the thermal printer head6.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるサーマルプリンタヘ
ッドの検査方法の説明図、第2図は従来のサーマルプリ
ンタヘッドのドライバ回路の構成図、第3図は従来のド
ライバ回路におけるシフトレジスタ部分の接続を示す説
明図、第4図は本発明の一実施例のサーマルプリンタヘ
ッドの検査方法における検査パッドの配置側図である。 11:バツファ、21:シフトレジスタ、22:入力バ
ッファ、23:出力バツファ、24:ランチ回路、25
:ゲート回路、26:駆動回路、31〜33:シフトレ
ジスタ、41〜43:シフトレジスタ、44〜46:検
査パッド、A−C:LSIチップ、Rニブルアップ抵抗
、SIニジリアルイン、SOニジリアルアウト、SBニ
ストロープ信号、LD:ロード信号、CK:クロック信
号。 特許呂願人 株式会社 リ  コ
FIG. 1 is an explanatory diagram of a thermal printer head inspection method according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a conventional thermal printer head driver circuit, and FIG. 3 is a diagram of a shift register portion in a conventional driver circuit. FIG. 4 is an explanatory diagram showing connections, and is a side view of the arrangement of test pads in a method for testing a thermal printer head according to an embodiment of the present invention. 11: Buffer, 21: Shift register, 22: Input buffer, 23: Output buffer, 24: Launch circuit, 25
: gate circuit, 26: drive circuit, 31 to 33: shift register, 41 to 43: shift register, 44 to 46: test pad, A-C: LSI chip, R nibble up resistor, SI digital real in, SO digital real out, SB nistrope signal, LD: load signal, CK: clock signal. Patent owner Rico Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 1、シフトレジスタを含むサーマルプリンタヘッドのド
ライバ回路を複数のLSIチップで構成し、該LSIチ
ップをシリアルに接続、実装した後、所定パターンのデ
ータを該シフトレジスタに入力して、ドライバ出力を読
み取るサーマルプリンタヘッドの検査方法において、該
LSIチップのデータアウト出力毎に配置した検査パッ
ドと、プルアップ抵抗および低出力インピーダンスのバ
ッファから構成され、該検査パッドにテストデータを入
力する回路とを備え、該LSIチップが不良である場合
、該不良チップの出力レベルに応じて、該テストデータ
入力回路を介し、該検査パッドから該不良チップの次段
のLSIチップに対してテストデータを入力することに
より、該不良チップより後段のドライバ回路をテストす
ることを特徴とするサーマルプリンタヘッドの検査方法
1. The thermal printer head driver circuit including a shift register is configured with multiple LSI chips, and after serially connecting and mounting the LSI chips, a predetermined pattern of data is input to the shift register and the driver output is read. A method for testing a thermal printer head, comprising a test pad arranged for each data output of the LSI chip, and a circuit configured from a pull-up resistor and a low output impedance buffer and inputting test data to the test pad, If the LSI chip is defective, test data is input from the test pad to the LSI chip next to the defective chip via the test data input circuit according to the output level of the defective chip. , a thermal printer head inspection method characterized by testing a driver circuit at a stage subsequent to the defective chip.
JP27176088A 1988-10-27 1988-10-27 Checkup of thermal printer head Pending JPH02117859A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27176088A JPH02117859A (en) 1988-10-27 1988-10-27 Checkup of thermal printer head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27176088A JPH02117859A (en) 1988-10-27 1988-10-27 Checkup of thermal printer head

Publications (1)

Publication Number Publication Date
JPH02117859A true JPH02117859A (en) 1990-05-02

Family

ID=17504458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27176088A Pending JPH02117859A (en) 1988-10-27 1988-10-27 Checkup of thermal printer head

Country Status (1)

Country Link
JP (1) JPH02117859A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032264A1 (en) * 1995-04-12 1996-10-17 Eastman Kodak Company Block fault tolerance in integrated printing heads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032264A1 (en) * 1995-04-12 1996-10-17 Eastman Kodak Company Block fault tolerance in integrated printing heads

Similar Documents

Publication Publication Date Title
JP3502033B2 (en) Test circuit
US4782283A (en) Apparatus for scan testing CMOS integrated systems
JP2513904B2 (en) Testability circuit
US5115435A (en) Method and apparatus for bus executed boundary scanning
US4703484A (en) Programmable integrated circuit fault detection apparatus
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
JP2827229B2 (en) Semiconductor integrated circuit
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
US6694463B2 (en) Input/output continuity test mode circuit
US7134059B2 (en) Pad connection structure of embedded memory devices and related memory testing method
JP4265934B2 (en) Scan campus circuit, logic circuit including the same, and integrated circuit test method
US6563335B2 (en) Semiconductor device and test method therefor
JPH02117859A (en) Checkup of thermal printer head
JP3080847B2 (en) Semiconductor storage device
JP3902808B2 (en) Substrate with two integrated circuits
JPH08507610A (en) Device for testing connections with pulling resistance
JP3483130B2 (en) Inspection method for integrated circuits
JP4610919B2 (en) Semiconductor integrated circuit device
JPH1116391A (en) Semiconductor memory circuit
JPH07159493A (en) Inspection method for semiconductor device
JPH07159483A (en) Integrated circuit device and its testing method
JP2004317221A (en) Method and apparatus for testing fpga-mounted board
JPS6082871A (en) Logic integrated circuit
JP2558819B2 (en) Multi-pin LSI with test circuit for soldering defect inspection
JP2558818B2 (en) Multi-pin LSI with test circuit for soldering defect inspection