JPH02113783A - Video signal processor - Google Patents

Video signal processor

Info

Publication number
JPH02113783A
JPH02113783A JP63267891A JP26789188A JPH02113783A JP H02113783 A JPH02113783 A JP H02113783A JP 63267891 A JP63267891 A JP 63267891A JP 26789188 A JP26789188 A JP 26789188A JP H02113783 A JPH02113783 A JP H02113783A
Authority
JP
Japan
Prior art keywords
video signal
address
frame
magnetic tape
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63267891A
Other languages
Japanese (ja)
Inventor
Takeshi Suzuki
剛 鈴木
Nobuyoshi Iizuka
飯塚 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP63267891A priority Critical patent/JPH02113783A/en
Priority to US07/425,279 priority patent/US5140435A/en
Publication of JPH02113783A publication Critical patent/JPH02113783A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To surely print out a hoped frame by writing the frame of a designated address into a memory when a detected address and the designated address coincide in a magnetic tape reproduction. CONSTITUTION:A video signal reproduced by a video head 1 is supplied through a preamplifier 2, a video signal processing circuit 3 and a switch S1 to a monitor receiver 4 and monitor-displayed. Here, by seeing the monitor display with a frame feed, etc., the address of the hoped frame is confirmed and inputted to an address input circuit 5. When the address detected from the video signal reproduced in a reproducing mode and the designated address coincide, the reproduced video signal of the designated frame is written to a memory 12, and it is read and printed out. Thus, the hoped frame can be surely printed out.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像111号処理装置に係り、特にV −T−
Rとビデオプリンタとを絹合わせたシステム(・、VT
Rからの町生映像信弓を処理してプリンタにプリン1〜
アウj〜する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a video No. 111 processing device, and particularly to a V-T-111 processing device.
A system that combines R and a video printer (・, VT
Process the Machio Eizo Shinkyu from R and send pudding 1 to the printer.
The present invention relates to a device for performing operations.

従来の技術 従来、v −y” Hの再!I]8画の希望フレーム(
フィールド)を選択してプリンタにブリントアウ1−り
るに際し、vIRから再生されるしニタ表示を見−(い
−(プリント希望個所が表示されたらピノ″AJリツタ
に設(Jられ(いるメモリスイッチを押しC再生映像信
号をメモリに書込み、これを読出しノ゛Cプリン1〜ア
ウトする。或いは、フレーム(フィルド)メ七りが設置
ノられ−Cいない場合、v ”r r<側でスローモー
ション再生、=ll送送再生等にて土二タ表示を行tr
い、プリン1〜希望個所が表示されたらこのフレーム(
フィールド)をスプル+1i牛にしてこのσ」牛映像(
ri Aをプリン(・ツノウドする。
Conventional technology Conventionally, v −y” H re!I] 8 strokes desired frame (
When printing out to the printer by selecting the print out field), it will be played back from vIR and the monitor display will be displayed. Press C to write the playback video signal to the memory and read it out. Alternatively, if the frame (field) menu is not installed, select slow motion on the v "r r< side. Playback, =ll Display the digits in forwarding playback, etc. tr
Yes, when the desired part of Pudding 1 is displayed, click this frame (
Field) to sprue + 1i cow and this σ” cow image (
ri pudding A.

発明が解決しようとする課題 上記従来のもの)よ、プリン1〜希望個所がtニタ表示
された時点でメしリスイッチを押−=rt:+ノの構成
であるので、特に、再生動画をゾリン1へアウト4る場
合、一般にメモリスイッチを押した時点は既に希望個所
を過ぎていることが多く、メモリには確実に希望個所を
肉込むことは困難て・あり、もしこれを実現しようとす
ると非常に多くの時間を曹する問題点があった。
Problems to be Solved by the Invention Since the above-mentioned conventional method is configured in such a way that when the desired location from pudding 1 is displayed on the monitor, press the Meri switch -=rt:+ノ, especially when playing a video. When going to Zorin 1 and Out 4, generally by the time you press the memory switch, the desired location is often already past, and it is difficult to reliably fill in the desired location in the memory, so if you try to achieve this, Then, there was a problem that took up a lot of time.

又、上記フレーム(フィールド)メモリが設【ノられて
いない従来のものは、スチル再生にしてこの再生映像信
号をプリン1ヘアウドする構成であるので、一般に、ス
チル再生は記録時の1〜ラツクと同じトラックを再9−
シているのではないため(vA気)−ブ走行は停止して
いる)、SN比が悪化し、高品質なプリン1−アラ1〜
ができない問題点があっIご。
In addition, conventional devices that do not have the frame (field) memory mentioned above are configured to perform still playback and output the reproduced video signal to the printer, so generally still playback is performed within 1 to 10 seconds during recording. Repeat the same track 9-
Because the engine is not running (vA qi) - v running has stopped), the S/N ratio deteriorates and high quality pudding 1 - ara 1 ~
There is a problem that I cannot do it.

本発明は、V −1−Rの再生動画から希望するフレー
ム(フィールド)を確実にプリントアラ1へでき、しか
す、SN比の良好な再生画を得て高品質なプリンミルア
ラ1〜ができる映像信号処理装置を提供することを目的
とり−る。
The present invention enables a desired frame (field) from a V-1-R playback video to be reliably made into a print finish 1, and in addition, a reproduced image with a good S/N ratio can be obtained and a high quality pudding finish 1~ can be produced. The purpose is to provide a signal processing device.

課題を解決りるための手段 第1図において、メモリ書込みタイミング発生回路7は
、再生映像信号から検出されるアドレスとアドレス入力
回路5からの指定フレーム(フィルド)のアドレスとを
比較し、検出アドレスど指定アドレスとのずれffiに
応じて指定アドレスのフレーム(フィールド)を再生で
さる位置に磁気テープを巻戻し又は早送りして磁気テー
プを717 lI−し、磁気テープ再生にて両アドレス
が一致した時、指定アドレスのフレーム(フィールド)
をメモリに書込む手段の一実施例である。
Means for Solving the Problems In FIG. 1, the memory write timing generation circuit 7 compares the address detected from the reproduced video signal with the address of the designated frame (field) from the address input circuit 5, and determines the detected address. Depending on the difference ffi from the specified address, the magnetic tape is rewound or fast-forwarded to the position where the frame (field) of the specified address is played back and the magnetic tape is 717lI-, and both addresses match when playing the magnetic tape. frame (field) at specified address
This is an example of a means for writing into memory.

作用 二コマ送り等によってモニタ表示を見て希望フレームの
アドレスを確認し、アドレス入力回路に入力する。再生
モードで再生された映像信号から検出されたアドレスと
指定アドレスとが一致した時点で指定フレームの再生映
像信号をルーしりに書込み、これを読出してプリン1〜
アウ1〜する。従って、希望フレームを確実にプリン1
〜アウ]−でき、しかも、再生モードで書込んだものを
読出してプリン1〜アウ1〜しているので、SN比が高
く、高品質のプリン1〜ができる。
Check the address of the desired frame by looking at the monitor display by moving two frames, etc., and input it to the address input circuit. When the address detected from the video signal played in the playback mode matches the specified address, the playback video signal of the specified frame is written in a sequential manner, and this is read out and sent to printers 1 to 1.
Au 1~. Therefore, you can print the desired frame without fail.
~au] - is possible, and since what is written in the playback mode is read out and print 1~out 1~ is performed, the SN ratio is high and high quality pudding 1~ can be produced.

実施例 SX! 1図11木発明の第1実施例のブ[1ツク図、
第2図は本発明の動作タイミングf i−−1〜を示す
、。
Example SX! 1 Figure 11 Block diagram of the first embodiment of the tree invention
FIG. 2 shows the operation timing fi--1 of the present invention.

第1図に15いて、しニタ表示に際し、スイッチS1を
※’A ’r Flに接続し、コマ送りによって静止画
用;Izjる4、じJ′Aヘッド1にて再生された映像
111号はfす7ンブ2.映像イJ1号処理回路3.ス
イツyS)を介し−C土二り受像機4に供給され、ここ
にtニタ表示される5、ここて゛、磁気デーブに記録さ
れCいる映像信号には、第2図(△)に示す如く、垂直
ブラン」−ング明間の一部(垂Wiブフンー1ング期間
の冒頭からm;−1目)にそのフレーム(フィ−ルド)
を承りアドレス信号が記録されており、しニタ受@機4
のアドレス表示部4aに(よ再〈1中の各ル−ム(フィ
ールド)のアドレス番号が表小される4、 操作者は)マ送りによってモニタ受像機4に表示される
映像111号及び表小部1aに表示されるアドレス番シ
ー二を児(−1希望フレームが表示された部員の表示部
4aのアドレス番シ゛シを確認しておき、アドレス入力
回路5にこのアドレスY−Pを入力iJる。映像信号処
理回路3からの映像イバ5”7 LJ 7’ ドレス検
出器6にCアドレス(ii号を検出され、メしり古込み
タイミング発イ1回路7にてアドレス入力回路5に1,
9定されている希望−ル−ムのアドレス番号と比較され
る3、この)7ドレス信号検出は、同期分離回路8にで
分離されたIi″+7明信弓の冒頭タイミングを基準に
カラン1へ許可化り(第21祠(B))にJ、っ(内蔵
カウンタがカラン1〜開始しく第2図(C)) 、mH
「1にアドレス取込信号(第2図(D))にてアドレス
信号(第2図(r’))を検出している。又、アドレス
番号比較は、同期分離回路8にて検出される奇数フィー
ルド/偶数フィルド判別信号を基にしCフレームのアド
レス比較を行なったり、垂直同期信号を阜にしてフィル
ドのアドレス比較を行41っている。
15 in Fig. 1, when displaying on a monitor, switch S1 is connected to *'A'r Fl, and frame-by-frame forwarding is used for still images; 2. Video I J1 processing circuit 3. The video signal recorded on the magnetic disk is supplied to the receiver 4 via the camera and displayed on the monitor, as shown in Fig. 2 (△). , the frame (field) is located in a part of the vertical blank period (m; -1 from the beginning of the vertical blank period).
The address signal is recorded, and the receiver @ machine 4
The address display section 4a displays the address number of each room (field) in 1. Check the address number on the display section 4a of the member whose desired frame is displayed, and enter this address Y-P into the address input circuit 5. The video signal processing circuit 3 outputs the C address (ii) from the video signal processing circuit 3 to the address detector 6, and the address input circuit 5 outputs 1,
This)7 address signal detection is compared with the address number of the desired room that is set in 9, and is sent to Callan 1 based on the beginning timing of Ii''+7 Meishin-yumi separated by synchronous separation circuit 8. When permission is granted (21st shrine (B)), the built-in counter starts from 1 (Figure 2 (C)), mH
1, the address signal (Fig. 2 (r')) is detected by the address capture signal (Fig. 2 (D)). Also, the address number comparison is detected by the synchronization separation circuit 8. The addresses of the C frame are compared based on the odd field/even field discrimination signal, and the addresses of the field are compared based on the vertical synchronizing signal (line 41).

ここで、(指定アドレス)〈(検出アドレス)の場合は
そのずれ吊の大きさを時間に変換し1.l:データ及び
巻戻し命令が1−一夕制御回路9に供給され、十ドブス
タンモータ10が駆動されて指定7ドレスを再/lでさ
るイ装置まで巻戻しが行なわれる。
Here, in the case of (designated address) < (detected address), convert the magnitude of the deviation into time and 1. 1: Data and a rewind command are supplied to the 1-total control circuit 9, and the 10-dob stun motor 10 is driven to rewind the designated 7-dress to the output device.

逆に、(指定アドレス))(検出アドレス〉の場合はぞ
のずれ什1の人2!さを時間に変換したデータ及びり送
り命令がモータ制御回路9に供給され、−1トゾスタン
L−夕10が駆動されて指定アドレスが肉牛Cさる位j
6まぐ早送りが行なわれる。このよ゛うな所定間の巻戻
し又(J早送りがなされると磁気j−ブ(,1山勺状態
どなり、メモリ書込みタイミング発/1回路7にて指定
アドレスと検出アドレスとが比較される。なお、(指定
アドレス)〉(検出アドレス)の場合は再11状態を保
持層る。
Conversely, in the case of (specified address) 10 is driven and the specified address is C.
A 6-magnitude fast-forward is performed. When such predetermined rewinding or fast forwarding is performed, the magnetic j-b(, 1 peak state) is performed, and the memory write timing generation/1 circuit 7 compares the specified address and the detected address. Note that in the case of (designated address)>(detected address), the 11th state is held again.

両ノ′ドレスが一致りると(実際には、検出アドレス番
号b′N指定アドレス番”;i (n +1 )の1つ
前のnになった峙)、アドレス[)にお(Jる垂直同期
信号から例えば4H[)からジJ込み命令信号(第2図
(ト))が81ノ)dれ、遅延回路11にて遅延されて
一プリンタ側に説りられているメ[す12に供給される
3、このH延回路11は、プリンタのメ七り12にデー
タが到達Jる峙刻と、メ士り12にiJ LJるd1込
みタイミングとを合わせるために設Uられている。この
メ[す12への書込み命令にJ、す、■−[Rの映像信
号処理回路3から取出された指定フレームの映像伝号(
Jプリンタのインタフ丁−ス13を経てAD変換器14
でへ〇変換され、メモリ12に書込まれる。
When both addresses match (actually, the detection address number b'N specified address number"; the one that is n before i (n + 1)), the address [) is From the vertical synchronization signal, for example, the input command signal (Fig. 2 (G)) is received from 4H [81] and is delayed by the delay circuit 11 to be output to the printer side. 3. This H extension circuit 11 is provided to match the timing at which data arrives at the printer's printer 12 and the timing at which the data arrives at the printer's printer 12. .In response to the write command to this message 12, the video signal of the specified frame taken out from the video signal processing circuit 3 of
AD converter 14 via interface 13 of J printer
It is converted to 〇 and written into the memory 12.

メtす12に出込みが終了”リ−ると読出しモードとさ
れ、読出された希望ル−ムの映像(IX y、41j、
[)△変換器15でD△変換された後、プリンタ処理回
路16でプリン1−アラ1−に必要な信号に変換され、
プリン1〜ヘツド17にてプリン1−アラI〜される。
When reading is completed in step 12, the mode is set to readout, and the image of the desired room read out (IX y, 41j,
[) After being subjected to D△ conversion by the △ converter 15, it is converted into a signal necessary for the printer 1-ara 1- by the printer processing circuit 16,
The pudding 1-ara I~ is carried out in the pudding 1~head 17.

このプリン1〜アウトする映像(6号をモニタしたい場
合はスイッチS1を端子すに接続する。
If you want to monitor the output images from Print 1 to No. 6, connect switch S1 to the terminal.

このように本発明によれば、希望ル−l\を確実にブリ
ントアウ1−でき、しか=b、スプルiN+牛画をプリ
ン1〜アウトしでいるのて゛はなく、再イVt−ドで書
込んだものを読出してプリン1〜アウ1〜しでいるので
、SN比が高く高品質のプリン1へができる。又、VT
R側にメモリが設りられていないので、その分だ(づv
 −r Rを小形に構成で・きる。
As described above, according to the present invention, it is possible to reliably print out the desired rule, but there is no need to print out the sprue iN+cow picture from print 1 to print out, and write it again with Vt-. Since the contents are read out and output from pudding 1 to au 1, it is possible to produce pudding 1 with a high signal-to-noise ratio and high quality. Also, VT
There is no memory installed on the R side, so that's all.
-r R can be configured into a small size.

第3図は本発明の第2実施例のブロック図を示し、同図
中、第1図ど同一構成部分には1rii一番号をイ・」
ツ。このものは、第1図に示す主要な回路の大部分をビ
デオプリンタ側に設(プたものである。
FIG. 3 shows a block diagram of a second embodiment of the present invention, and in the figure, the same components as in FIG.
tsu. This device has most of the main circuits shown in FIG. 1 installed on the video printer side.

第3図中、20はデータ処理回路て・、V T f’<
側に送るシリアル制(社)信号の転送に必要な信号処理
を行なうll路である。21はシステム」ントロールC
I) Uで、プリンタのデータ処理回路20からの制御
命令を受itで七−夕制御回路9その他の回路をゐり罪
する。
In FIG. 3, 20 is a data processing circuit.V T f'<
This line performs the signal processing necessary for transferring serial signals to the other side. 21 is system control C
I) U receives a control command from the data processing circuit 20 of the printer and controls the Tanabata control circuit 9 and other circuits.

第2実施例のものは、ビデオプリンタ側に設()られた
諸回路によってV T R(tillを制御するもので
、動性は第1図に示づ実施例と同様であるので、その説
明を省略する。
In the second embodiment, the VTR (till) is controlled by various circuits installed on the video printer side, and the operation is similar to that of the embodiment shown in FIG. 1, so we will explain it below. omitted.

発明の効果 本発明ににれば、希望フレームを確実にプリンh 7つ
1〜でき、しかも、再生セードで書込んだものを1リン
トアウ1〜しているのでSN比が良好で、高品質のプリ
ンl−アラ1〜がて゛ぎ、更に、ビデオプリンタ側にメ
−しりを段1)でいるのでV T R側にはメしりが不
要で、V丁12をぞの分だ1プ小形に構成できる。
Effects of the Invention According to the present invention, the desired frame can be reliably printed 7 times a day, and what is written in the regenerated shade is lint out 1 time, so the signal-to-noise ratio is good and high quality is achieved. The printing plate 1~ is long, and the printing plate 1) is placed on the video printer side, so there is no need for a printing plate on the VTR side, making the V plate 12 as small as possible. Can be configured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例のブロック図、第2図は本
発明の動作タイミングヂ1−−1−1第3図は本発明の
第2実施例のブIIツタ図である。 3・・・映像信号処理回路、4・・・モニタ受像機、/
1. a・・・アドレス表示部、5・・・アドレス入力
回路、6・・・アドレス検出器、7・・・メしり内込み
タイミング発生回路、8・・・同期分離回路、9・・・
し−夕制i11回路、12・・・メモリ、1G・・・プ
リンタ処理回路、17・・・プリントヘッド、20・・
・f−夕処即回路、21・・・システムコン1〜ロール
CPU、S+・・・スイッチ。 特許出願人 日本ビクター株式会ン1 VTR ビデ゛ギプリ汐
FIG. 1 is a block diagram of the first embodiment of the present invention, FIG. 2 is a block diagram showing the operation timing of the present invention 1--1-1, and FIG. 3 is a block diagram of the second embodiment of the present invention. 3... Video signal processing circuit, 4... Monitor receiver, /
1. a...Address display section, 5...Address input circuit, 6...Address detector, 7...Meshiri internal timing generation circuit, 8...Synchronization separation circuit, 9...
11 circuit, 12... memory, 1G... printer processing circuit, 17... print head, 20...
・f - evening circuit, 21...system controller 1 to roll CPU, S+...switch. Patent applicant: Victor Japan Co., Ltd. 1 VTR

Claims (3)

【特許請求の範囲】[Claims] (1)映像信号の垂直ブランキング期間にフレーム(フ
ィールド)を示すアドレスを記録された磁気テープを再
生して再生映像信号を処理する映像信号処理装置におい
て、 再生映像信号から検出されるアドレスと指定フレーム(
フィールド)のアドレスとを比較し、検出アドレスと指
定アドレスとのずれ量に応じて該指定アドレスのフレー
ム(フィールド)を再生できる位置に磁気テープを巻戻
し又は早送りして該磁気テープを再生し、該磁気テープ
再生にて両アドレスが一致した時、指定アドレスのフレ
ーム(フィールド)をメモリに書込み、ここから読出す
手段を設けてなることを特徴とする映像信号処理装置。
(1) In a video signal processing device that processes a reproduced video signal by reproducing a magnetic tape on which addresses indicating frames (fields) are recorded during the vertical blanking period of the video signal, addresses and designations detected from the reproduced video signal flame(
field), and rewind or fast-forward the magnetic tape to a position where the frame (field) of the designated address can be played back according to the amount of deviation between the detected address and the designated address, and play the magnetic tape; 1. A video signal processing device comprising: means for writing a frame (field) of a designated address into a memory and reading it from there when the two addresses match during reproduction of the magnetic tape.
(2)映像信号の垂直ブランキング期間にフレーム(フ
ィールド)を示すアドレスを記録された磁気テープを再
生して再生映像信号を処理する映像信号処理装置におい
て、 再生映像信号から検出されるアドレスと指定フレーム(
フィールド)のアドレスとを比較し、検出アドレスと指
定アドレスとのずれ量に応じて該指定アドレスのフレー
ム(フィールド)を再生できる位置に磁気テープを巻戻
し又は早送りして該磁気テープを再生し、該磁気テープ
再生にて両アドレスが一致した時、指定アドレスのフレ
ーム(フィールド)をメモリに書込むための命令を出力
する制御手段をVTRに設け、該制御手段からの命令に
より指定アドレスの再生映像信号を書込み、これを読出
すメモリと、該メモリから読出された映像信号をプリン
トアウトするプリンタ処理回路とをビデオプリンタに設
けてなることを特徴とする映像信号処理装置。
(2) In a video signal processing device that processes a reproduced video signal by reproducing a magnetic tape on which addresses indicating frames (fields) are recorded during the vertical blanking period of the video signal, addresses and designations detected from the reproduced video signal flame(
field), and rewind or fast-forward the magnetic tape to a position where the frame (field) of the designated address can be played back according to the amount of deviation between the detected address and the designated address, and play the magnetic tape; The VTR is provided with a control means that outputs a command to write the frame (field) of the designated address into the memory when the two addresses match in the magnetic tape reproduction, and the reproduced video of the designated address is read by the command from the control means. A video signal processing device characterized in that a video printer is provided with a memory for writing and reading signals, and a printer processing circuit for printing out video signals read from the memory.
(3)映像信号の垂直ブランキング期間にフレーム(フ
ィールド)を示すアドレスを記録されたVTR側の磁気
テープを再生して再生映像信号を処理する映像信号処理
装置において、 再生映像信号から検出されるアドレスと指定フレーム(
フィールド)のアドレスとを比較し、検出アドレスと指
定アドレスとのずれ量に応じて該指定アドレスのフレー
ム(フィールド)を再生できる位置に磁気テープを巻戻
し又は早送りして該磁気テープを再生するための命令と
、該磁気テープ再生にて両アドレスが一致した時、指定
アドレスのフレーム(フィールド)をメモリに書込むた
めの命令とを出力する制御手段と、 該制御手段からの命令により指定アドレスの再生映像信
号を書込み、これを読出すメモリと、該メモリから読出
された映像信号をプリントアウトするプリンタ処理回路
とをビデオプリンタに設けてなることを特徴とする映像
信号処理装置。
(3) Detected from the reproduced video signal in a video signal processing device that processes the reproduced video signal by reproducing the VTR-side magnetic tape on which addresses indicating frames (fields) are recorded during the vertical blanking period of the video signal. address and specified frame (
field) address, and rewinds or fast-forwards the magnetic tape to a position where the frame (field) at the specified address can be played back, depending on the amount of deviation between the detected address and the specified address, and plays the magnetic tape. and a control means for outputting a command for writing a frame (field) at a specified address into memory when the two addresses match during reproduction of the magnetic tape; A video signal processing device characterized in that a video printer is provided with a memory for writing and reading a reproduced video signal, and a printer processing circuit for printing out the video signal read from the memory.
JP63267891A 1988-10-24 1988-10-24 Video signal processor Pending JPH02113783A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63267891A JPH02113783A (en) 1988-10-24 1988-10-24 Video signal processor
US07/425,279 US5140435A (en) 1988-10-24 1989-10-23 Video signal frame search apparatus for selection of a desired frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63267891A JPH02113783A (en) 1988-10-24 1988-10-24 Video signal processor

Publications (1)

Publication Number Publication Date
JPH02113783A true JPH02113783A (en) 1990-04-25

Family

ID=17451060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63267891A Pending JPH02113783A (en) 1988-10-24 1988-10-24 Video signal processor

Country Status (1)

Country Link
JP (1) JPH02113783A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568143A (en) * 1979-07-25 1981-01-27 Toppan Printing Co Ltd Assigning device of frame for television image
JPS60103883A (en) * 1983-11-11 1985-06-08 Hitachi Ltd Printing system of still picture
JPS62203492A (en) * 1986-03-04 1987-09-08 Konishiroku Photo Ind Co Ltd Picture storage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568143A (en) * 1979-07-25 1981-01-27 Toppan Printing Co Ltd Assigning device of frame for television image
JPS60103883A (en) * 1983-11-11 1985-06-08 Hitachi Ltd Printing system of still picture
JPS62203492A (en) * 1986-03-04 1987-09-08 Konishiroku Photo Ind Co Ltd Picture storage device

Similar Documents

Publication Publication Date Title
US4065794A (en) Playback technique for an audio-video program wherein the video display is controlled by signals recorded as a part of the audio program
JP3838012B2 (en) Program recording / playback device
JPH0799628A (en) Image pickup device
JPH02113783A (en) Video signal processor
JPH02113784A (en) Video signal processor
JPH0468776A (en) Information recording and still picture reproducing device
JP4290238B2 (en) Video composition apparatus and method
JP3640584B2 (en) Magnetic recording / reproducing device
JP2715501B2 (en) Video information observation device
JPS6360595B2 (en)
JPH0213094A (en) Stereoscopic video editing device
JP2611298B2 (en) Video tape recorder
KR100301023B1 (en) Method for recording/reproducing video signals providing record date and record time and apparatus therefor
JPH06178249A (en) Video recording and reproducing device
JPH0622258A (en) Electronic still camera capable of sound recording and its reproduction system
JPH11122524A (en) Image recorder
JPH02220579A (en) Magnetic recording and reproducing device
JPH01174083A (en) Time axis correction device for video signal
JPH02119480A (en) Video signal processing device
JPH0750854A (en) Stereoscopic video recording and reproducing device
JPS63209381A (en) Still picture reproducing device with sound
JPH01200790A (en) Additional memory control circuit
JPH04290389A (en) Still picture reproduction device
JPH073743B2 (en) Frame search device
JPS6313480A (en) Recording and reproducing device