JPH0211021A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH0211021A JPH0211021A JP1076866A JP7686689A JPH0211021A JP H0211021 A JPH0211021 A JP H0211021A JP 1076866 A JP1076866 A JP 1076866A JP 7686689 A JP7686689 A JP 7686689A JP H0211021 A JPH0211021 A JP H0211021A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- square wave
- circuit
- capacitor
- type transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、デジタルＰＬＬ回路用のフィルタ回路、特
に２個の方形波信号を発生するデジタル周波数または位
相弁別器を備えた位相ロックループ回路用のフィルタ回
路に関するものである。
に２個の方形波信号を発生するデジタル周波数または位
相弁別器を備えた位相ロックループ回路用のフィルタ回
路に関するものである。
［従来の技術］
上述の応用に関して、簡単なＣＭＯＳフィルタ回路が文
献（ＩＥＥＥジャーナル・オブソリッド・ステートサー
キット、１９８７年、２５５乃至２６１頁、特に２５Ｇ
頁第３ｂ図参照）に記載されており、それは電源の両極
間に配置されたｐ導電型およびｎ導電型トランジスタの
被制御電流路の直列接続を具備している。それぞれ１つ
の方形波信号が２個のトランジスタの制御端子として作
用するゲートの１つに供給され、一方共通接続点は直列
ＲＣ回路を介して電源の１端子に接続されている。この
接続点において、直列抵抗の両端から平滑電圧が取出さ
れ、それはＰＬＬ回路の電圧制御発振器（Ｖ ＣＯ）の
制御入力に供給される。２個の方形波信号は周波数、ま
たは位相弁別器によって発生される。
献（ＩＥＥＥジャーナル・オブソリッド・ステートサー
キット、１９８７年、２５５乃至２６１頁、特に２５Ｇ
頁第３ｂ図参照）に記載されており、それは電源の両極
間に配置されたｐ導電型およびｎ導電型トランジスタの
被制御電流路の直列接続を具備している。それぞれ１つ
の方形波信号が２個のトランジスタの制御端子として作
用するゲートの１つに供給され、一方共通接続点は直列
ＲＣ回路を介して電源の１端子に接続されている。この
接続点において、直列抵抗の両端から平滑電圧が取出さ
れ、それはＰＬＬ回路の電圧制御発振器（Ｖ ＣＯ）の
制御入力に供給される。２個の方形波信号は周波数、ま
たは位相弁別器によって発生される。
以上説明したフィルタ回路は特に、方形波信号が２個の
トランジスタのゲートおよびソース／ドレイン間の寄生
キャパシタンスを介して出力に伝送される欠点を有する
ことが認められる。また出力電圧Ｕａはｎ導電型トラン
ジスタの制御端子しきい値電圧ｕｔｎと、電源電圧Ｕか
ら１１１１ａＷ端子しきい値電圧ｕｔｐを減じた値との
間の範囲にあるように限定される。すなわち、 ｕａ ｍｕ −Ｉ ｕｔｐｌ −Ｉ ｕｔｎｌ
［発明の解決すべき課題］ この発明の目的は、出力電圧に対する２個の方形波電圧
の結合は広範囲にわたって回避され、出力電圧範囲が拡
大されたフィルタ回路を提供することである。
トランジスタのゲートおよびソース／ドレイン間の寄生
キャパシタンスを介して出力に伝送される欠点を有する
ことが認められる。また出力電圧Ｕａはｎ導電型トラン
ジスタの制御端子しきい値電圧ｕｔｎと、電源電圧Ｕか
ら１１１１ａＷ端子しきい値電圧ｕｔｐを減じた値との
間の範囲にあるように限定される。すなわち、 ｕａ ｍｕ −Ｉ ｕｔｐｌ −Ｉ ｕｔｎｌ
［発明の解決すべき課題］ この発明の目的は、出力電圧に対する２個の方形波電圧
の結合は広範囲にわたって回避され、出力電圧範囲が拡
大されたフィルタ回路を提供することである。
［課題解決の°ための手段］
この目的は、この発明による、ｎおよびｐ導電型トラン
ジスタの被制御電流路の一端がそれぞれ電圧電源の正お
よび負端子に接続され、ｎおよびｐ導電型トランジスタ
の被制御電流路の他端がそれぞれ別のｎおよびｐ導電型
トランジスタを介してフィルタ回路の出力に接続され、
後者のｎおよびｐ導電型トランジスタはそれらの各制御
端子が前者のｎおよびｐ導電型トランジスタとの接続点
に接続されてダイオードとして接続され、フィルタ回路
の出力は直列のＲＣ回路を通って前記負端子へ接続され
、前記ダイオード接続されたｎ＠導電型トランジスタ制
御端子には第１のキャパシタを介して前記第１の方形波
信号が供給され、前記ダイオード接続されたｐ導電型ト
ランジスタの制御端子にはインバータと第２のキャパシ
タとの直列接続を介して前記第２の方形波信号が供給さ
れ、前記前者のｎ導電型トランジスタおよびｐ導電型ト
ランジスタの制御端子は前記ＲＣ回路の抵抗とキャパシ
タとの接続点に接続されているフィルタ回路によって達
成される。
ジスタの被制御電流路の一端がそれぞれ電圧電源の正お
よび負端子に接続され、ｎおよびｐ導電型トランジスタ
の被制御電流路の他端がそれぞれ別のｎおよびｐ導電型
トランジスタを介してフィルタ回路の出力に接続され、
後者のｎおよびｐ導電型トランジスタはそれらの各制御
端子が前者のｎおよびｐ導電型トランジスタとの接続点
に接続されてダイオードとして接続され、フィルタ回路
の出力は直列のＲＣ回路を通って前記負端子へ接続され
、前記ダイオード接続されたｎ＠導電型トランジスタ制
御端子には第１のキャパシタを介して前記第１の方形波
信号が供給され、前記ダイオード接続されたｐ導電型ト
ランジスタの制御端子にはインバータと第２のキャパシ
タとの直列接続を介して前記第２の方形波信号が供給さ
れ、前記前者のｎ導電型トランジスタおよびｐ導電型ト
ランジスタの制御端子は前記ＲＣ回路の抵抗とキャパシ
タとの接続点に接続されているフィルタ回路によって達
成される。
［実施例］
以下添附図面を参照にして詳細に説明する。図において
、電圧Ｕの電源の正端子＋および接地された負端子−間
にｎ導電型トランジスタｎと、ダイオード接続されたｎ
導電型トランジスタｎｄと、ダイオード接続されたｐ導
電型トランジスタルｄと、ｐ導電型トランジスタルとの
被制御電流路の直列接続が配置されている。トランジス
タｎｄおよびｐｄはダイオードとして接続され、それら
の制御端子すなわちゲートはそれらのトランジスタを関
係するｎまたはｐ導電型トランジスタｎ、ｐに接続する
点に接続され、抵抗の影響するダイオードとして設けら
れている。
、電圧Ｕの電源の正端子＋および接地された負端子−間
にｎ導電型トランジスタｎと、ダイオード接続されたｎ
導電型トランジスタｎｄと、ダイオード接続されたｐ導
電型トランジスタルｄと、ｐ導電型トランジスタルとの
被制御電流路の直列接続が配置されている。トランジス
タｎｄおよびｐｄはダイオードとして接続され、それら
の制御端子すなわちゲートはそれらのトランジスタを関
係するｎまたはｐ導電型トランジスタｎ、ｐに接続する
点に接続され、抵抗の影響するダイオードとして設けら
れている。
ダイオードとして接続されたｎ導電型トランジスタｎｄ
の制御端子、すなわちゲートは第１の方形波信号ｓｌを
キャパシタｃｌを介して供給される。ダイオードとして
接続されたｐ導電型トランジスタルｄの制御端子、すな
わちゲートには第２の方形波信号ｓ２がインバータｌお
よびキャパシタＣ２を介して供給される°。
の制御端子、すなわちゲートは第１の方形波信号ｓｌを
キャパシタｃｌを介して供給される。ダイオードとして
接続されたｐ導電型トランジスタルｄの制御端子、すな
わちゲートには第２の方形波信号ｓ２がインバータｌお
よびキャパシタＣ２を介して供給される°。
ダイオードとして接続された２個のトランジスタｎｄ、
ｐｄの接続点は平滑化された出力電圧Ｕａの出力であ
り、そこと電源の負端子−Ｕとの間に直列ＲＣ回路ｒ、
ｅが接続されている。ＲＣ回路の抵抗ｒとキャパシタＣ
との接続点にｎ導電型トランジスタｎとｐ導電型トラン
ジスタルの図ではゲートとして示されている各制御端子
が接続されている。
ｐｄの接続点は平滑化された出力電圧Ｕａの出力であ
り、そこと電源の負端子−Ｕとの間に直列ＲＣ回路ｒ、
ｅが接続されている。ＲＣ回路の抵抗ｒとキャパシタＣ
との接続点にｎ導電型トランジスタｎとｐ導電型トラン
ジスタルの図ではゲートとして示されている各制御端子
が接続されている。
トランジスタｎｄのゲートにおける電圧はＵＣ−ｕｔｎ
であり、トランジスタｐｄのゲートにおける電圧はｕｃ
−ｌ ｕｔｐｌである。ダイオード接続されたトラン
ジスタは直列抵抗としてトランジスタのオン抵抗に対応
し、ｕｃはキャパシタＣにおける電圧を示す。もしも、
その後例えば第１の方形波信号ｓｌがＨレベルであると
すれば、それはキャパシタｃ１を介してトランジスタｎ
ｄに伝達され、このキャパシタｃｌはトランジスタｎｄ
を介して出力Ｕａの方向に放電され、さらに抵抗ｒを通
ってキャパシタＣに放電される。反対に第２の方形波信
号ｓ２はトランジスタｐｄを介してＲＣ回路に作用し、
前記文献に記載された回路についてすでに説明されてい
るのと同様の方法で出力Ｕａに作用する。
であり、トランジスタｐｄのゲートにおける電圧はｕｃ
−ｌ ｕｔｐｌである。ダイオード接続されたトラン
ジスタは直列抵抗としてトランジスタのオン抵抗に対応
し、ｕｃはキャパシタＣにおける電圧を示す。もしも、
その後例えば第１の方形波信号ｓｌがＨレベルであると
すれば、それはキャパシタｃ１を介してトランジスタｎ
ｄに伝達され、このキャパシタｃｌはトランジスタｎｄ
を介して出力Ｕａの方向に放電され、さらに抵抗ｒを通
ってキャパシタＣに放電される。反対に第２の方形波信
号ｓ２はトランジスタｐｄを介してＲＣ回路に作用し、
前記文献に記載された回路についてすでに説明されてい
るのと同様の方法で出力Ｕａに作用する。
この発明による回路では変調範囲は上述の従来の回路よ
りも大きい。回故ならば例えばキャパシタｃｌはトラン
ジスタｎによって電圧＋Ｕまで予め充電されているから
である。したがって、出力電圧ｕａは理論的に最大値ｕ
＋ （ｕ −２ｕ ｔｎ）に達する。比較として理論的
に最小値に適用すると、値−（ｕ −２１ｕｔｐｌ）で
ある。出力電圧ｕａに関する上記最大および最小値はそ
れぞれ理論的上限および下限を表わす。しかしながらそ
れらは実際には到達されない。すなわち、例えばＣＭＯ
Ｓ技術によって構成した実施例によって使用されるＭＯ
Ｓ）ランジスタの基体制御効果、ダイオード接続トラン
ジスタｎｄ、 ｐｄにおけるオーミックな電圧降下、お
よびトランジスタｎｄ、 ｐｄのソース・ドレイン基体
ダイオードの開放が出力電圧Ｕａの最大の可能な変化範
囲が到達されないという事実の原因であるが、それにも
拘らずなお前述の回路よりも実質的１ご大きい。
りも大きい。回故ならば例えばキャパシタｃｌはトラン
ジスタｎによって電圧＋Ｕまで予め充電されているから
である。したがって、出力電圧ｕａは理論的に最大値ｕ
＋ （ｕ −２ｕ ｔｎ）に達する。比較として理論的
に最小値に適用すると、値−（ｕ −２１ｕｔｐｌ）で
ある。出力電圧ｕａに関する上記最大および最小値はそ
れぞれ理論的上限および下限を表わす。しかしながらそ
れらは実際には到達されない。すなわち、例えばＣＭＯ
Ｓ技術によって構成した実施例によって使用されるＭＯ
Ｓ）ランジスタの基体制御効果、ダイオード接続トラン
ジスタｎｄ、 ｐｄにおけるオーミックな電圧降下、お
よびトランジスタｎｄ、 ｐｄのソース・ドレイン基体
ダイオードの開放が出力電圧Ｕａの最大の可能な変化範
囲が到達されないという事実の原因であるが、それにも
拘らずなお前述の回路よりも実質的１ご大きい。
添附図面に示された実施例で使用されているＣＭＯ３・
トランジスタの代わりにこの発明の技術的範囲内におい
て相補バイポーラトランジスタを使用することもできる
。同様にダイオード接続トランジスタｎｄ、 ｐｄもま
た抵抗とダイオードの直列接続によって置換えることが
できる。
トランジスタの代わりにこの発明の技術的範囲内におい
て相補バイポーラトランジスタを使用することもできる
。同様にダイオード接続トランジスタｎｄ、 ｐｄもま
た抵抗とダイオードの直列接続によって置換えることが
できる。
図はＣＭＯＳ技術によって構成されたこの発明の１実施
例の口路図である。 ｎ、ｎｄ・・・ｎ導ｔｊＳ型トランジスタ、ｐ、ｐｃ！
・・・ｐ導７ｉ型トランジスタ、１・・・インバータ。 出願人代理人 弁理士 鈴江武彦
例の口路図である。 ｎ、ｎｄ・・・ｎ導ｔｊＳ型トランジスタ、ｐ、ｐｃ！
・・・ｐ導７ｉ型トランジスタ、１・・・インバータ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 第１および第２の方形波信号を発生するデジタル周波数
または位相弁別器を備えたデジタル位相ロックループ（
ＰＬＬ）回路用のフィルタ回路において、 ｎおよびｐ導電型トランジスタの被制御電流路の一端が
それぞれ電圧電源の正および負端子に接続され、 それらｎおよびｐ導電型トランジスタの被制御電流路の
他端がそれぞれ別のｎおよびｐ導電型トランジスタを介
してフィルタ回路の出力に接続され、後者のｎおよびｐ
導電型トランジスタはそれらの各制御端子が前記ｎおよ
びｐ導電型トランジスタとの接続点に接続されてダイオ
ードとして接続され、 フィルタ回路の出力は直列のＲＣ回路を通って前記負端
子へ接続され、 前記ダイオード接続されたｎ導電型トランジスタの制御
端子には第１のキャパシタを介して前記第１の方形波信
号が供給され、前記ダイオード接続されたｐ導電型トラ
ンジスタの制御端子にはインバータと第２のキャパシタ
との直列接続を介して前記第２の方形波信号が供給され
、 前記前者のｎ導電型トランジスタおよびｐ導電型トラン
ジスタの制御端子は前記ＲＣ回路の抵抗とキャパシタと
の接続点に接続されていることを特徴とするフィルタ回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88105166A EP0334980B1 (de) | 1988-03-30 | 1988-03-30 | Filterschaltung |
| EP88105166.8 | 1988-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0211021A true JPH0211021A (ja) | 1990-01-16 |
Family
ID=8198851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076866A Pending JPH0211021A (ja) | 1988-03-30 | 1989-03-30 | フィルタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4922139A (ja) |
| EP (1) | EP0334980B1 (ja) |
| JP (1) | JPH0211021A (ja) |
| DE (1) | DE3881380D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130570A (en) * | 1990-12-03 | 1992-07-14 | Brooktree Corporation | Constant-current integrated power supply |
| JP3061205B2 (ja) * | 1991-03-28 | 2000-07-10 | ソニー株式会社 | アクテイブフイルタ回路 |
| DE69230395T2 (de) * | 1991-06-21 | 2000-06-29 | Citizen Watch Co Ltd | Treiberschaltung für eine kapazitive last |
| US5235219A (en) * | 1992-04-01 | 1993-08-10 | Gte Laboratories Incorporated | Electrical circuitry with threshold control |
| US5285114A (en) * | 1992-08-17 | 1994-02-08 | Codex Corp. | Phase lock loop charge pump with symmetrical charge and discharge currents |
| US5434545A (en) * | 1994-10-21 | 1995-07-18 | Cyrix Corporation | Fully differential voltage controlled oscillator |
| US5477193A (en) * | 1994-10-21 | 1995-12-19 | Cyrix Corporation | Current source loop filter with automatic gain control |
| DE19647983A1 (de) * | 1995-12-04 | 1997-06-05 | Papst Motoren Gmbh & Co Kg | Verfahren zum Regeln einer physikalischen Größe und Anordnung zur Durchführung eines solchen Verfahrens |
| JP2020161974A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ダイヘン | Ｐｉｎダイオードの駆動回路及び閾値決定方法 |
| CN111933070A (zh) * | 2020-07-27 | 2020-11-13 | 重庆惠科金渝光电科技有限公司 | 驱动电路以及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2627701C3 (de) * | 1976-06-21 | 1981-02-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Quarzoszillator |
| US4291274A (en) * | 1978-11-22 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase detector circuit using logic gates |
| US4316150A (en) * | 1980-01-09 | 1982-02-16 | Tektronix, Inc. | Phase locked loop including phase detector system controlled by enable pulses |
| US4349756A (en) * | 1981-02-17 | 1982-09-14 | Motorola, Inc. | Phase detector with low offsets |
| JPH0787362B2 (ja) * | 1986-03-17 | 1995-09-20 | 日本電気株式会社 | 位相同期ル−プ |
-
1988
- 1988-03-30 DE DE8888105166T patent/DE3881380D1/de not_active Expired - Fee Related
- 1988-03-30 EP EP88105166A patent/EP0334980B1/de not_active Expired - Lifetime
-
1989
- 1989-02-21 US US07/312,263 patent/US4922139A/en not_active Expired - Fee Related
- 1989-03-30 JP JP1076866A patent/JPH0211021A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4922139A (en) | 1990-05-01 |
| DE3881380D1 (de) | 1993-07-01 |
| EP0334980B1 (de) | 1993-05-26 |
| EP0334980A1 (de) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1056207B1 (en) | Voltage-controlled ring oscillator with differential amplifiers | |
| US20050190002A1 (en) | Voltage-controlled oscillator, radio communication apparatus and voltage-controlled oscillation method | |
| EP1146642A2 (en) | Phase shifter for use in a quadrature clock generator | |
| JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
| KR101209405B1 (ko) | 저위상 노이즈 증폭기 회로 | |
| JP2007228631A (ja) | マイクロ波差動増幅器およびｃｍｏｓマイクロ波多位相電圧制御発振器 | |
| US6222402B1 (en) | Differential charge-pump with improved linearity | |
| JPH0211021A (ja) | フィルタ回路 | |
| EP0748048B1 (en) | Low power, low voltage level shifter | |
| US5467060A (en) | Voltage controlled oscillator having a current mirror circuit as current source | |
| US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
| US5589802A (en) | Circuit for detecting the absence of an external component | |
| EP0361529A2 (en) | Voltage controlled oscillator | |
| US4555644A (en) | Output interface for a three-state logic circuit in an integrated circuit using MOS transistors | |
| US4383224A (en) | NMOS Crystal oscillator | |
| US4656429A (en) | Voltage comparison circuit with ripple component elimination | |
| US20050046496A1 (en) | Widely tunable ring oscillator utilizing active negative capacitance | |
| US6624710B2 (en) | External oscillator resistor detection circuit | |
| US4321561A (en) | Switch operated capacitive oscillator apparatus | |
| US7187246B2 (en) | Oscillator circuit | |
| KR850700092A (ko) | 전자접점 및 그 관련장치 | |
| US5063343A (en) | Current pump structure | |
| US11831278B2 (en) | Voltage-controlled oscillator device | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| US6922086B2 (en) | Method and apparatus for generating an input switching reference |