JPH02105976A - Automatic determining method for logic diagram display coordinate - Google Patents

Automatic determining method for logic diagram display coordinate

Info

Publication number
JPH02105976A
JPH02105976A JP63259044A JP25904488A JPH02105976A JP H02105976 A JPH02105976 A JP H02105976A JP 63259044 A JP63259044 A JP 63259044A JP 25904488 A JP25904488 A JP 25904488A JP H02105976 A JPH02105976 A JP H02105976A
Authority
JP
Japan
Prior art keywords
logic
symbols
symbol
diagram
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63259044A
Other languages
Japanese (ja)
Inventor
Yutaka Wada
裕 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63259044A priority Critical patent/JPH02105976A/en
Publication of JPH02105976A publication Critical patent/JPH02105976A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To generate automatically a logic diagram in which the flow or a signal is easily grasped by deriving arrangement condition under which logic symbols which are functionally relative are arrayed linearly along the connection of a signal line and determining display coordinates of the logic symbols by utilizing the condition. CONSTITUTION:Connection information on the logic diagram stored in a logic connection information storage device 6 is inputted as to a range indicated by an operator and the arrangement condition of a group of logic symbols which can be arrayed laterally and a group of logic symbols which are arrayed at the uppermost position of the diagram is determined. Then the arrangement coordinates of the logic symbols are found according to the arrangement condition of the logic symbols to determine a display position, the determined arrangement coordinates of the logic symbols are stored in a logic arrangement information storage device 7, and arrangement information on the logic diagram is outputted on a display device 1 to visualize the logic diagram. Consequently, the logic symbols are arranged automatically to generate the logic diagram wherein the flow of the logic signal is easily grasped.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、ロジック図を自動的に出力する方法に係り、
特に、制御ロジック図やブロック線図等のロジック図の
接続情報と入出力端子定義情報とに基づいて、各ロジッ
クシンボルの配置を、lli!制御信号の流れの見やす
さを考慮して自動的に決定するロジック図表示座標自動
決定方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for automatically outputting a logic diagram,
In particular, the arrangement of each logic symbol is determined based on connection information and input/output terminal definition information of logic diagrams such as control logic diagrams and block diagrams. This invention relates to a method for automatically determining logic diagram display coordinates that automatically determines the flow of control signals in view of ease of viewing.

[従来の技術] 従来から、計算機を対話的に利用してロジック図を作成
するために、ロジックシンボルの配置情報の入力として
グラフィック表示画面上に位置を指定し、ロジックシン
ボルおよびこれらの間を接続する信号線を配置する技術
が用いられている。
[Prior Art] Conventionally, in order to create logic diagrams using a computer interactively, positions on a graphic display screen are specified as input of logic symbol placement information, and logic symbols and connections between them are specified. A technique is used to arrange signal lines that

例えば、特開昭59−45575号記載の装置によれば
、プロセッサ、クロック、レジスタ等の構成部品を単位
としてその内部構成を階層化した図面に段階的に展開し
、展開された図面を対象に更に詳細な設計を検討し、設
計を進めることができる。この方法では1人間が、経験
と試行錯誤によってロジック図を書き、それによってロ
ジックの機能を確認していたが、この作業は単調でかつ
長時間を要するものであった。また人手によるため、ロ
ジックシンボルの信号線の結線誤りなどの誤入力が避け
られないものとなっていた。
For example, according to the device described in Japanese Patent Application Laid-Open No. 59-45575, the internal configuration of components such as processors, clocks, registers, etc. is developed in stages into hierarchical drawings, and the developed drawings are used as targets. You can consider more detailed designs and proceed with the design. In this method, one person draws a logic diagram through experience and trial and error, and confirms the function of the logic using the diagram, but this work is monotonous and takes a long time. Furthermore, since it is done manually, input errors such as wiring errors in logic symbol signal lines are unavoidable.

これに関連し、半導体集積回路の自動設計技術を中心と
した、最近の論理回路の自動設計手法によれば、ロジッ
クシンボルの出現順に論理段数に含まれるものごとに、
隣接する論理段間を接続する信号線の混雑度を評価関数
とした配置最適化技術がある。これによれば、論理段数
を明確に把握しやすい論理回路図のロジックシンボルの
表示座標を自動的に決定することができる。
In relation to this, according to recent automatic design methods for logic circuits centered on automatic design technology for semiconductor integrated circuits, for each logic symbol included in the number of logic stages in the order of appearance,
There is a placement optimization technique that uses the degree of congestion of signal lines connecting adjacent logic stages as an evaluation function. According to this, it is possible to automatically determine the display coordinates of the logic symbols in the logic circuit diagram, which makes it easy to clearly understand the number of logic stages.

一方1発電プラントや、上下水道、鉄鋼プラントなどの
産業プラントの制御システムの設計に用いる制御ロジッ
ク図やブロック線図は、制御機能を実現するための計算
プログラムや電子回路を設計するための機能図としての
役割がある。この目的のため、ロジック図のロジックシ
ンボルを配置する際には、4B号の流れを把握しやすい
よう、ロジックシンボルを主要な信号の流れに沿って一
列に整列させて配置することが必須となって来ている。
On the other hand, control logic diagrams and block diagrams used in the design of control systems for industrial plants such as power plants, water and sewage plants, and steel plants are functional diagrams for designing calculation programs and electronic circuits to realize control functions. There is a role as For this purpose, when arranging logic symbols in a logic diagram, it is essential to arrange the logic symbols in a line along the main signal flow so that it is easy to understand the flow of No. 4B. It's coming.

[発明が解決しようとする課題] 上記従来技術による装置をロジック図のロジックシンボ
ルの表示座標の決定に適用する場合には、機能的に関連
のあるロジックシンボルを信号線の接続に沿って一直線
上に整列するという配置条件を反映できず、ロジックシ
ンボルの位置の不整合や、無用な信号線の交叉などの問
題が生じ、信号の流れを明確に把握できないという問題
があった。
[Problems to be Solved by the Invention] When applying the device according to the above-mentioned prior art to determining the display coordinates of logic symbols in a logic diagram, functionally related logic symbols are aligned in a straight line along signal line connections. The arrangement condition of arranging the signals in the same manner as shown in FIG.

本発明の目的は、上記の問題点に鑑み、ロジック図の可
視化を図るため、図面を自動的に作成する際に1機能的
に関連のあるロジックシンボルを信号線の接続に沿って
一直線上に整列するという配置条件を導出し、それを利
用したロジック図表示座標自動決定方法を提供すること
にある。
In view of the above-mentioned problems, an object of the present invention is to visualize logic diagrams by aligning functionally related logic symbols along signal line connections when automatically creating a diagram. The object of the present invention is to derive a placement condition of alignment and to provide a method for automatically determining display coordinates of a logic diagram using the condition.

〔課題を解決するための手段] 上記問題点を解決するため、本発明においては。[Means to solve the problem] In order to solve the above problems, in the present invention.

各ロジックシンボルの入出力端子で横方向に一直線上に
ロジックシンボルに接続しているものにより、隣接して
接続しあうロジックシンボルの接続関係をたどり、横一
列に整列して配置可能なロジックシンボルの組を求め、
次に、図の最上位置に配置するロジックシンボルの組を
選択し、次に、ロジック(ロジックシンボルの接続関係
)における入力側の最上位置に配置する入力ロジックシ
ンボルから順次出力側に向いロジックシンボルの表示座
標を決定し、多入力のロジックシンボルでは。
By using the input/output terminals of each logic symbol that are connected to the logic symbol in a straight line horizontally, the connection relationship between adjacent logic symbols can be traced, and logic symbols that can be arranged horizontally in a straight line can be traced. Find a pair,
Next, select a set of logic symbols to be placed at the top position of the diagram, and then sequentially move the logic symbols from the input logic symbol placed at the top position on the input side in logic (connection relationship of logic symbols) to the output side. Determines the display coordinates for multi-input logic symbols.

入力側に未配置ロジックシンボルが接続している場合、
横一列に整列して配置可能なロジックシンボルの組から
、未配置の入力端子を探索し、そこから順次出力側に向
いロジックシンボルの表示座標を決定し、多出力のロジ
ックシンボルでは、多出力のロジックシンボルとともに
横一列に整列して配置可能なロジックシンボルが接続し
ている出力側で未配置ロジックシンボルが接続している
出力端子側を先に配置した後に、表示座標の定まった出
力ロジックシンボルから入力側にさかのぼり、多出力の
ロジックシンボルを探索し、未配置ロジックシンボルが
接続している場合、順次出力側に向い未配置ロジックシ
ンボルの表示座標を決定し、更に、決定された各ロジッ
クシンボルの配置情報と接続情報とに基づいて信号線を
自動配線する。
If an unplaced logic symbol is connected to the input side,
From a set of logic symbols that can be arranged in a horizontal row, unplaced input terminals are searched, and from there the display coordinates of the logic symbols are determined sequentially toward the output side. First place the output terminal side to which unplaced logic symbols are connected on the output side to which logic symbols that can be arranged horizontally in a line with logic symbols are connected, and then start from the output logic symbol whose display coordinates have been determined. It searches for multi-output logic symbols going back to the input side, and if unplaced logic symbols are connected, it sequentially goes to the output side and determines the display coordinates of the unplaced logic symbols. Automatically route signal lines based on placement information and connection information.

[作   用コ 本発明によれは、横一列に整列して配置可能なロジック
シンボルの組が求まり1次にそれらの組の作図順序がロ
ジックの入力側から順次決定される。これにより、ロジ
ックシンボルを自動的に配置でき、ロジックの信号の流
れを把握しやすいロジック図を生成することができる。
[Function] According to the present invention, sets of logic symbols that can be arranged horizontally in a row are determined, and first, the drawing order of these sets is determined sequentially from the input side of the logic. As a result, logic symbols can be automatically arranged, and a logic diagram can be generated that makes it easy to understand the flow of logic signals.

[実 施 例] 以下、本発明によるロジック図表示座標自動決定方法及
びそれに用いる装置の一実施例を説明する。
[Example] Hereinafter, an example of a logic diagram display coordinate automatic determination method and a device used therein according to the present invention will be described.

第1図は1本実施例におけるロジック図表示座標自動決
定方法に用いる装置の構成の一実施例を示したものでる
。演算処理装置5は、演算部5a。
FIG. 1 shows an embodiment of the configuration of an apparatus used in the method for automatically determining coordinates for displaying a logic diagram in this embodiment. The arithmetic processing device 5 is a calculation section 5a.

ロジック図表示座標自動決定手順記憶部5b、入力部5
c、画像データ出力部5d、ロジック図接続情報入力部
5e、ロジック図配置情報出力部5fより構成されてい
る。演算部5aは、ロジック図表示座標自動決定手順記
憶部5bに記憶されている処理手順を逐次呼び出して、
その処理手順にもとづく処理を実行する0画像データ記
憶装置3は、演算処理装置5から出力された画像データ
であるロジックシンボルの座標データを記憶する。
Logic diagram display coordinate automatic determination procedure storage section 5b, input section 5
c, an image data output section 5d, a logic diagram connection information input section 5e, and a logic diagram arrangement information output section 5f. The calculation unit 5a sequentially calls the processing procedure stored in the logic diagram display coordinate automatic determination procedure storage unit 5b,
The zero image data storage device 3, which executes processing based on the processing procedure, stores coordinate data of logic symbols, which is image data output from the arithmetic processing device 5.

画像表示制御装置2は、表示すべきロジックシンボルの
座標データを画像データ記憶装置3から読み込み、デイ
スプレィ装置1にロジックシンボルを表示する。4は入
力装置、6はロジック接続情報記憶装置、7はロジック
配置情報記憶装置である。
The image display control device 2 reads coordinate data of logic symbols to be displayed from the image data storage device 3 and displays the logic symbols on the display device 1. 4 is an input device, 6 is a logic connection information storage device, and 7 is a logic placement information storage device.

以上のような構成を有するロジック図表示座標自動決定
装置による処理により、オペレータが人刃装置4より入
力した情報にもとづきロジック図が構成され、その結果
がデイスプレィ装置1に表示され、更に、ロジック図の
ロジックシンボルの配置情報がロジック配置情報記憶装
置7に格納される。
Through processing by the logic diagram display coordinate automatic determination device having the above configuration, a logic diagram is constructed based on the information input by the operator from the human blade device 4, and the result is displayed on the display device 1. Logic symbol arrangement information is stored in the logic arrangement information storage device 7.

第2gに、演算処理装置5で実行する本発明による処理
手順の一実施例を示す。以下、本実施例の処理手順をス
テップを追って説明するとともに。
Second, an embodiment of the processing procedure according to the present invention executed by the arithmetic processing device 5 will be described. Hereinafter, the processing procedure of this embodiment will be explained step by step.

本実施例装置の動作を説明する。The operation of the device of this embodiment will be explained.

まず、ステップ8は、ロジック接続情報記憶装置6に格
納されたロジック図の接続情報を、オペレータにより指
示された範囲に関して入力する処理である。ステップ9
は、横一列に整列して配置可能なロジックシンボルの組
、及び1図の最上位置に配置するロジックシンボルの組
に関するロジックシンボルの配置条件を決定する処理、
ステップ10は、ロジックシンボルの配置条件に基づき
ロジックシンボルの配置座標を求め表示する位置を決定
する処理、ステップ11は、決定されたロジックシンボ
ルの表示座標をロジック配置情報記憶装置7に格納し、
更に表示装置にロジック図の配置情報を出力し、ロジッ
ク図を可視化する処理である。
First, step 8 is a process of inputting the connection information of the logic diagram stored in the logic connection information storage device 6 for the range specified by the operator. Step 9
is a process of determining logic symbol arrangement conditions for a set of logic symbols that can be arranged in a horizontal line and a set of logic symbols that can be arranged at the top position in one diagram;
Step 10 is a process of determining the placement coordinates of the logic symbol based on the logic symbol placement conditions and determining the display position. Step 11 is storing the determined display coordinates of the logic symbol in the logic placement information storage device 7.
Furthermore, this is a process of outputting the layout information of the logic diagram to a display device and visualizing the logic diagram.

第3図は、ステップ8においてオペレータにより指定さ
れたロジック接続情報の一部分に関して、ロジックの接
続状態を有向グラフにより表し、ロジックシンボル間の
論理的な接続関係を示したものである。丸はロジックシ
ンボルを示し、矢印は接続関係を示す6例えば、シンボ
ルAはシンボルCと接続し、更に、シンボルCはシンボ
ルB及びシンボルDと接続している。第4図は、ステッ
プ8においてオペレータにより指定されたロジック図の
シンボルに関してのデータの記憶形式の一例を示す図で
ある。、(この第4図のデータはロジック接続情報記憶
装置6の中に予め格納されている。)本例では、第3図
に示したロジック図に含まれる各シンボルについて接続
する他のシンボルを対応させ記憶したものとなっている
。例えば。
FIG. 3 shows the logic connection state by a directed graph regarding a part of the logic connection information specified by the operator in step 8, and shows the logical connection relationship between logic symbols. Circles indicate logic symbols, and arrows indicate connection relationships.6For example, symbol A is connected to symbol C, and symbol C is further connected to symbol B and symbol D. FIG. 4 is a diagram showing an example of the storage format of data regarding the symbol of the logic diagram specified by the operator in step 8. , (The data in FIG. 4 is stored in advance in the logic connection information storage device 6.) In this example, for each symbol included in the logic diagram shown in FIG. This is what I remembered. for example.

シンボルAは出力端子にてシンボルCと接続し。Connect symbol A to symbol C at the output terminal.

更に、シンボルCは入力端子にてシンボルA及びシンボ
ルBと接続し、出力端子にてシンボルDと接続している
ことを示している。以下では、ロジックシンボルの表示
座標を決定する対象として、第3図に示した接続状態に
あり、第4図に示した記憶形式で格納されたロジックシ
ンボルのデータを用いて、本実施例の詳細を説明する。
Further, symbol C is connected to symbol A and symbol B at the input terminal, and connected to symbol D at the output terminal. In the following, the details of this example will be explained using data of logic symbols in the connection state shown in FIG. 3 and stored in the storage format shown in FIG. 4 as objects for determining display coordinates of logic symbols. Explain.

次に、ステップ9は、横一列に整列して配置可能なロジ
ックシンボルの組、及び1図の最上位置に配置するロジ
ックシンボルの組に関するロジックシンボルの配置条件
を決定する。
Next, in step 9, logic symbol arrangement conditions are determined regarding a set of logic symbols that can be arranged horizontally in a row and a set of logic symbols that can be arranged at the top position in FIG.

第5図は、ステップ9において、横一列に整列して配置
可能なロジックシンボルの組を求めるために、ロジック
(ロジックシンボル間の接続関係をロジックと呼ぶ)の
入出力となっているシンボルを取り出す処理手順を示し
たものであり、第4図に示したロジックシンボルのデー
タを検索し、入出力端子番号のないロジックシンボルを
取り出す処理となっている。第5図に示した処理により
FIG. 5 shows that in step 9, symbols that are input and output of logic (the connection relationship between logic symbols is called logic) are extracted in order to find a set of logic symbols that can be arranged in a horizontal line. This shows the processing procedure, in which the logic symbol data shown in FIG. 4 is searched and logic symbols without input/output terminal numbers are extracted. By the process shown in FIG.

横一列に整列して配置可能なロジックシンボルの組(こ
れを整列ロジックシンボル組という)の初期値として、
6件の整列ロジックシンボル組からなるリスト[(A)
、 (B )、 (F )、 (H)、(J)および(
P)]が得られる。すなわち、これは入力端子のみ又は
出力端子のみを持つシンボルの組のリストである。
As the initial value of a set of logic symbols that can be arranged in a horizontal line (this is called an aligned logic symbol set),
A list consisting of 6 aligned logic symbol sets [(A)
, (B), (F), (H), (J) and (
P)] is obtained. That is, it is a list of sets of symbols that have only input terminals or only output terminals.

なお、記法として各シンボル組を()で表わすこととし
、シンボル組の集まりをリストと称する。
Note that each symbol group is represented by parentheses as a notation, and a collection of symbol groups is referred to as a list.

なお、第5図においてiは第4図中のポインタを示し、
jは整列ロジックシンボル組のリスト(第7図)中のポ
インタを示す。
In addition, in FIG. 5, i indicates a pointer in FIG.
j indicates a pointer in the list of aligned logic symbol sets (FIG. 7).

第6図は、ステップ9において、上記で得られた6件の
整列ロジックシンボル組のリストを初期値として、第4
図に示したロジックシンボルのデータを検索し、横一列
に整列して配置可能なロジックシンボルの組を求める処
理手順を示したものである。この処理は、ロジックシン
ボルのデータを検索し、入力端子番号が1の端子と出力
端子番号が1の端子とを介して接続しあうロジックシン
ボルを求め、整列ロジックシンボル組のリスト中のシン
ボル組に順次追加してゆき、入力端子番号が1の端子と
出力端子番号が1の端子とを介して接続しあうロジック
シンボルの接続関係が尽きるまで上記の処理を繰り返す
ものである。第6図において、iは第4図中のポインタ
を示し、jは第7図中のポインタを示す。本処理の、パ
ラメータFQは、!1!列ロジックシンボル組のリスト
のシンボルにもはやロジックシンボルを追加する接続関
係が見当らないことを検出するものである。(FQ=1
は上記追加する接続関係がまだ見出せることを意味し、
Fu=Oは、それがもはや見当らないことを意味する。
FIG. 6 shows that in step 9, the list of six aligned logic symbol sets obtained above is used as the initial value, and the fourth
This figure shows a processing procedure for searching the logic symbol data shown in the figure and finding a set of logic symbols that can be arranged horizontally in a single line. This process searches logic symbol data, finds logic symbols that are connected to each other via a terminal with an input terminal number of 1 and a terminal with an output terminal number of 1, and selects a symbol group in a list of aligned logic symbol groups. The above processing is repeated until the connection relationships of logic symbols that are connected to each other via the terminal whose input terminal number is 1 and the terminal whose output terminal number is 1 are exhausted. In FIG. 6, i indicates a pointer in FIG. 4, and j indicates a pointer in FIG. 7. The parameter FQ of this process is! 1! This detects that a connection relationship for adding a logic symbol to the symbols in the list of column logic symbol sets is no longer found. (FQ=1
means that the connection relationship added above can still be found,
Fu=O means it is no longer found.

)以上の、処理により得られる整列ロジックシンボル組
のリストから1重複しているシンボル組の一方を削除し
、横一列に整列して配置可能なロジックシンボルの組が
得られる。
) From the list of aligned logic symbol pairs obtained by the above process, one of the overlapping symbol pairs is deleted to obtain a set of logic symbols that can be arranged horizontally in one line.

第7図は、第4図に示したロジックシンボルのデータの
中から最終的に得られた、整列ロジックシンボル組のリ
ストである。
FIG. 7 is a list of aligned logic symbol sets finally obtained from the logic symbol data shown in FIG.

また、ステップ9の最後の段階で、図の最上位置に配置
するロジックシンボルの組を求める際には、!1列ロジ
ックシンボル組のリス1−の中から先頭及び最後のロジ
ックシンボルにともに入力及び出力端子番号がなく、ロ
ジック図の入出力となっているシンボル組を取り出し、
図の最上位置に配置するものとする。この処理により、
第7図に示した整列ロジックシンボル組のリストからシ
ンボル組(ACDGH)が選択され、これが図の最上位
置に配置するロジックシンボルとなる。
Also, in the final stage of step 9, when determining the set of logic symbols to be placed at the top position of the diagram, ! From the list 1- of logic symbol sets in one column, extract the symbol set whose first and last logic symbols do not have input and output terminal numbers and are input and output of the logic diagram,
It shall be placed at the top of the diagram. With this process,
A symbol set (ACDGH) is selected from the list of aligned logic symbol sets shown in FIG. 7, and this becomes the logic symbol to be placed at the top position in the figure.

次に、ステップ10では、ステップ9で求めたロジック
シンボルの配置条件の基づきロジックシンボルの配置座
標を決定する。ステップ10では、図の最上位置に配置
するロジックシンボルの入力端から順に整列ロジックシ
ンボルリストの要素を探索し、予め定めた間隔でロジッ
クシンボルの表示座標を決定する。又、この探索の途中
で、多入力のロジックシンボルを対象とする段階では、
入力側に未配置ロジックシンボルが接続している場合、
整列ロジックシンボル組のリストから、未配置のロジッ
クの入力シンボルを見つけ出し、そこから順次出力側に
向い、整列ロジックシンボルリストの要素の順にロジッ
クシンボルの表示座標を決定する。この際、多入力のロ
ジックシンボルが出現する毎に、配置済のロジックシン
ボルと重なりあわない位置を検索して未配置のロジック
シンボルの表示座標を決定する。一方、上記の探索の途
中で、多出力のロジックシンボルを対象とする段階では
、出力側に未配置ロジックシンボルが接続している場合
、出力端子番号が1である出力端子側を先に配置した後
に、多出力のロジックシンボルの出力端子番号が2以降
であるような出力端子に接続し未配置となっていたロジ
ックシンボルを新たな始点として、順次出力側に向い未
配置ロジックシンボルの表示座標を決定する。このよう
に、ステップ10の処理手順は、■ロジックの入力側か
らロジックシンボルの入力端子へ接続する。
Next, in step 10, the arrangement coordinates of the logic symbols are determined based on the logic symbol arrangement conditions obtained in step 9. In step 10, the elements of the aligned logic symbol list are searched in order from the input end of the logic symbol placed at the top of the diagram, and the display coordinates of the logic symbols are determined at predetermined intervals. Also, during this search, when targeting logic symbols with multiple inputs,
If an unplaced logic symbol is connected to the input side,
From the list of sorted logic symbol sets, unplaced logic input symbols are found, and from there, the display coordinates of the logic symbols are determined in order of the elements of the sorted logic symbol list, sequentially facing the output side. At this time, each time a multi-input logic symbol appears, a position that does not overlap with an already placed logic symbol is searched to determine the display coordinates of the unplaced logic symbol. On the other hand, in the middle of the above search, when targeting multi-output logic symbols, if an unplaced logic symbol is connected to the output side, the output terminal side with the output terminal number 1 is placed first. Afterwards, using the unplaced logic symbol connected to the output terminal of a multi-output logic symbol whose output terminal number is 2 or higher as a new starting point, sequentially face the output side and set the display coordinates of the unplaced logic symbol. decide. In this way, the processing procedure of step 10 is: (1) Connecting from the input side of the logic to the input terminal of the logic symbol.

ロジックの合流を伴う全てのロジックシンボルの表示座
標を再帰的に決定する手順と、■ロジックの出力からロ
ジックシンボルの出力端子へ接続する、ロジックの分岐
を伴う全てのロジックシンボルの表示座標を再帰的に決
定する手順とからなる。
A procedure for recursively determining the display coordinates of all logic symbols that involve logic merging; It consists of a procedure for determining the

第8図に、ステップ10で再帰的に実行される処理手順
の概要を示す。
FIG. 8 shows an overview of the processing procedure executed recursively in step 10.

第8図に示した処理手順の前半15の詳細な処理手順を
、第9図に示す。ステップ10の処理を開始した時点で
、ステップ17で設定される整列ロジックシンボル組り
は、図の最上位置に配置するロジックシンボル組である
。ステップ18゜19.20の処理を経て、整列ロジッ
クシンボル組に属しているロジックシンボルについて、
予め定めたX座標軸方向の間隔ΔXで表示座標を決定す
る。ステップ22及び23で、複数の入出力端子を持つ
か否かを判断する。単数の入出力端子により接続しあう
ロジックシンボルが次に配置すべきものである場合には
、ステップ26で整列ロジックシンボル組りを更新し、
ステップ18にもどる。
The detailed processing procedure of the first half 15 of the processing procedure shown in FIG. 8 is shown in FIG. When the process of step 10 is started, the set of aligned logic symbols set in step 17 is the set of logic symbols to be placed at the top position in the diagram. After the processing of steps 18, 19 and 20, regarding the logic symbols belonging to the aligned logic symbol group,
Display coordinates are determined at a predetermined interval ΔX in the direction of the X coordinate axis. In steps 22 and 23, it is determined whether the device has multiple input/output terminals. If logic symbols connected to each other by a single input/output terminal are to be placed next, the aligned logic symbol set is updated in step 26,
Return to step 18.

これに対し、第9図に示した処理におけるステップ24
において、入力端子に接続するロジックシンボルを含む
整列ロジックシンボル組を対象として、入力側から新た
にロジックシンボルの配置を決定する。ステップ24を
呼び出すごとに、ロジックシンボルを横一列に整列する
基準となるY座標値Y、を、予め定めたY座標軸方向の
rJJ隔−ΔYを用いて、Y0←Y、〜ΔYのように更
新する。これにより、複数の入力端子を持つロジックシ
ンボルの入力側で信号線が交叉しないよう、ロジックシ
ンボルを配置することができる。ステップ24により、
複数の入力端子を持つロジックシンボルの入力端の全て
のロジックシンボルの表示位置が決定された後、ステッ
プ27により複数の入力端子を持つロジックシンボルを
含む整列ロジックシンボル組りを更新し、引き続き1組
りに含まれるロジックシンボルの表示座標を決定するス
テップに戻る。
In contrast, step 24 in the process shown in FIG.
In this step, the arrangement of logic symbols is newly determined from the input side for the aligned logic symbol set including the logic symbols connected to the input terminals. Each time step 24 is called, the Y coordinate value Y, which is the reference for arranging the logic symbols horizontally, is updated as Y0←Y, ~ΔY using the predetermined rJJ distance in the Y coordinate axis direction - ΔY. do. Thereby, logic symbols can be arranged so that signal lines do not intersect on the input side of a logic symbol having a plurality of input terminals. According to step 24,
After the display positions of all the logic symbols at the input end of the logic symbol having multiple input terminals are determined, in step 27, the aligned logic symbol set including the logic symbols having multiple input terminals is updated, and then one set of aligned logic symbols is updated. Returning to the step of determining the display coordinates of the logic symbols included in the

更に、ステップ23の判定で、複数の出力端子をもつロ
ジックシンボルが出現した場合には、ステップ25にお
いて、そのロジックシンボルをスタック□(first
−in 1ast−out記憶装置)に格納し、ステッ
プ27により複数の入力端子を持つロジックシンボルを
含む整列ロジックシンボル組りを更新し、引き続き1組
りに含まれるロジックシンボルの表示座標を決定するス
テップに戻る。組りに含まれるロジックシンボルで複数
の出力端子をもつものが出現する毎に、そのロジックシ
ンボルをスタックに格納する。
Furthermore, if a logic symbol with multiple output terminals appears in the determination at step 23, then at step 25, the logic symbol is stacked □ (first
-in 1st-out storage device), updating the aligned logic symbol set including logic symbols having a plurality of input terminals in step 27, and subsequently determining the display coordinates of the logic symbols included in the set. Return to Every time a logic symbol included in a set appears that has multiple output terminals, that logic symbol is stored on the stack.

第8図に示した処理手順の後半16の詳細な処理手順を
、第10図に示す。第10図に示した処理は、ステップ
25でスタックに格納したロジックシンボルをロジック
の出力側からJmに取り出し、その出力端子に接続して
いる未配置のロジックシンボルの表示座標を決定する。
The detailed processing procedure of the second half 16 of the processing procedure shown in FIG. 8 is shown in FIG. The process shown in FIG. 10 takes out the logic symbol stored in the stack in step 25 from the logic output side to Jm, and determines the display coordinates of the unplaced logic symbol connected to the output terminal.

ステップ30では。In step 30.

スタックから取り出したロジックシンボルに接続してい
るロジックシンボルを含む整列ロジックシンボル組を対
象に、組の先頭の要素から新たにロジックシンボルの配
置を決定する。ステップ30の処理は、第8図に示した
処理を呼びだすことにより実行される。
New placement of logic symbols is determined from the first element of the set of aligned logic symbols that includes logic symbols connected to the logic symbol taken out from the stack. The process in step 30 is executed by calling the process shown in FIG.

以上のように、ロジックの入力側から、順次。As above, sequentially from the input side of the logic.

ロジックシンボルの表示医座標を決定する処理は、図の
最上位置に配置するロジックシンボルの組が空になるこ
とを、第9図のステップ21で判定することにより、終
了する。
The process of determining the display doctor coordinates of the logic symbols is completed by determining in step 21 of FIG. 9 that the set of logic symbols placed at the top position of the diagram is empty.

以上のステップ10の処理を、第4図に示したロジック
シンボルのデータと、第7図に示した整列ロジックシン
ボル組のリストに適用した場合を例に、ロジックシンボ
ルの表示座標を決定する過程を、以下で説明する。
The process of determining the display coordinates of logic symbols is explained by taking as an example the case where the process of step 10 above is applied to the logic symbol data shown in FIG. 4 and the list of aligned logic symbol sets shown in FIG. , explained below.

(a)整列ロジックシンボル組(ACDGH)を組りと
してその先頭の要素であるロジックシンボルAから末尾
の要素であるロジックシンボルHまでを順に図の最上位
に配置。
(a) A set of aligned logic symbols (ACDGH) is arranged from logic symbol A, which is the first element, to logic symbol H, which is the last element, in order at the top of the diagram.

(b)ロジックシンボルCを配置する随に、整列ロジッ
クシンボル組にあるロジックシンボルBをロジックシン
ボルAの下に配置。
(b) Whenever logic symbol C is placed, logic symbol B in the aligned logic symbol group is placed below logic symbol A.

<C> ロジックシンボルCを配置。<C> Place logic symbol C.

(d)ロジックシンボルDの入力端子に接続するロジッ
クシンボルEを含む整列ロジックシンボル組(FE)を
検索し、ロジックシンボルDを配置する前に、ロジック
シンボルF、EをロジックシンボルBの下に配置。
(d) Search for an aligned logic symbol set (FE) that includes logic symbol E connected to the input terminal of logic symbol D, and place logic symbols F and E under logic symbol B before placing logic symbol D. .

(e)ロジックシンボルDを配置。(e) Place logic symbol D.

(f)ロジックシンボルGを配置。ロジックシンボルG
をスタックに格納。
(f) Place logic symbol G. logic symbol G
stored on the stack.

(g)ロジックシンボルHを配置。(g) Place logic symbol H.

(h)ロジックシンボルGをスタックから取り出す。(h) Take out logic symbol G from the stack.

(i)ロジックシンボルGの出力端子に接続するロジッ
クシンボルエを検索。
(i) Search for logic symbol E connected to the output terminal of logic symbol G.

(j)ロジックシンボルエの入力端子に接続するロジッ
クシンボルKを含む整列ロジックシンボル組(PK)を
検索し、ロジックシンボル■を配置する前に、ロジック
シンボルP、Kを配置済のロジックシンボルFの下に配
置。
(j) Search for an aligned logic symbol set (PK) that includes logic symbol K connected to the input terminal of logic symbol A, and before placing logic symbol Placed below.

(k)ロジックシンボルIを含む整列ロジックシンボル
組(IJ)を検索し、ロジックシンボルIを始点として
ロジックシンボル1.Jの順に、配置済みのロジックシ
ンボルHの下に配置。
(k) Search for an aligned logic symbol set (IJ) that includes logic symbol I, starting with logic symbol I and logic symbol 1. Place them in the order of J below the placed logic symbol H.

最後に、ステップ11では、ロジックシンボルの表示座
標と表示図形のデータを画像データ出力部を介して画像
データ記憶装置3に書き込み1画像表示装置2において
、デイスプレィ装置1に口ノックシンボルを表示する。
Finally, in step 11, the display coordinates of the logic symbol and the data of the display figure are written into the image data storage device 3 via the image data output section, and the mouth-knock symbol is displayed on the display device 1 in the one-image display device 2.

第11図に、上記の(a)から(k)の処理によりロジ
ックシンボルの表示座標を決定したロジック図をデイス
プレィ装置1に表示した表示画像の一例を示す。更に、
ロジックシンボルの表示座標は、接続情報と併せロジッ
ク図の配置情報として、ロジック配置情報記憶装置に格
納する。第11図に、デイスプレィ装置1に表示するロ
ジック図の表示画面の一例を示す。
FIG. 11 shows an example of a display image in which a logic diagram in which display coordinates of logic symbols are determined by the processes (a) to (k) described above is displayed on the display device 1. Furthermore,
The display coordinates of the logic symbols are stored in the logic arrangement information storage device together with the connection information as arrangement information of the logic diagram. FIG. 11 shows an example of a logic diagram display screen displayed on the display device 1.

なお、本発明の装置でのデイスプレィ装置へロジック図
を表示する他に、ロジックシンボル間の信号線の自動配
線表示装置等へのデータとしてロジック配置情報記憶装
置7に格納したロジック図の配置情報を用いる目的のた
め、ロジック図の配置情報はこれら外部の表示装置への
作図命令としてロジック図配置情報記憶装置7に記憶さ
れてもよい。ロジック配置情報記憶装置7に格納したデ
ータは、ロジックシンボル間の信号線経路の配置を決定
し、それを表示するための装置への入力データとして用
いられる。このとき、ロジックシンボルと信号線を表示
するための装置に対し、ロジックシンボルの配置情報を
作図命令の形で与えるため、該記憶装置7での配置情報
は、ロジックシンボルの位置座標とその位置にもとづき
ロジックシンボルの種類に特有な図形を表示するための
作図命令とを組合わせて、記憶するものであってもよい
In addition to displaying the logic diagram on the display device of the device of the present invention, the arrangement information of the logic diagram stored in the logic arrangement information storage device 7 can be used as data to an automatic wiring display device for signal lines between logic symbols. For the purpose of use, the logic diagram layout information may be stored in the logic diagram layout information storage device 7 as a drawing command to these external display devices. The data stored in the logic arrangement information storage device 7 is used as input data to a device for determining the arrangement of signal line paths between logic symbols and displaying the arrangement. At this time, since logic symbol placement information is given in the form of a drawing command to a device for displaying logic symbols and signal lines, the placement information in the storage device 7 includes the position coordinates of the logic symbols and their positions. Alternatively, it may be stored in combination with a drawing command for displaying a figure specific to the type of logic symbol.

以上説明した本発明の実施例によれば、複数の入出力端
子を持つロジックシンボルの入力側で信号線が交叉しな
いよう、ロジックシンボルを配置できるという効果があ
る。
According to the embodiments of the present invention described above, logic symbols can be arranged so that signal lines do not intersect on the input side of logic symbols having a plurality of input/output terminals.

なお、以上の実施例において、ロジック接続情報記憶装
置6に格納するデータは、本発明による方法を実施する
前に、あらかじめ作成しておくものである。該記憶装置
6に格納しておくデータはロジックシンボル間の接続関
係を記述したものであり、その作成方法としては、■フ
ァイル編集用プログラム等のいわゆるエディタを用い、
手作業で、記憶装置に、第4図に示すポインタ毎に、キ
ーボードより文字、数字をデータとして入力するか、も
しくは■第3図に示すロジックシンボルのグラフ状態の
表示画面に対し、座標入力装置を用い接続線を書き加え
てゆき、ロジックシンボル間の接続情報を作成するもの
がある。特に■の方法に関し、以下に説明する。
In the above embodiment, the data to be stored in the logic connection information storage device 6 is created in advance before implementing the method according to the present invention. The data stored in the storage device 6 describes the connection relationships between logic symbols, and the method for creating it is: ■ Using a so-called editor such as a file editing program,
Either manually enter characters and numbers from the keyboard as data for each pointer shown in Figure 4 into the storage device, or use a coordinate input device on the screen displaying the graph state of the logic symbol shown in Figure 3. There is a method that uses ``to add connection lines'' to create connection information between logic symbols. In particular, method (2) will be explained below.

従来から、CAD装置では、ロジック図を表示するデイ
スプレィ画面と、デイスプレィ画面上の任意位置を指示
すると座標値データを発生する座標入力装置とを備え、
オペレータの指示する位置へ点、線分1図形、記号等を
表示し、その位置座標値をブロック図データ記憶装置へ
書き込むという対話的な計算機利用方法を用いている。
Conventionally, CAD devices include a display screen that displays a logic diagram, and a coordinate input device that generates coordinate value data when an arbitrary position on the display screen is specified.
An interactive method of using a computer is used in which a point, a line segment, a symbol, etc. is displayed at a position specified by an operator, and the coordinate values of the position are written into a block diagram data storage device.

例えば、後記の文献(1)に示されるようなジョイステ
ィック、マウスと総称される座標入力装置を入力装置4
に用いる場合を考える。座標入力装置では、オペレータ
により操作される操作部分の動きをデイスプレィ上の平
面上で直交する2方向の変位に変換する(ffi構に、
変位を座標値のデータに変換するエンコーダが連結され
ている。更に、座標入力装置は、演算処理装置5に入力
部5Cを介し座標値のデータの書き込んだり1割込み信
号を送信する。オペレータが座標人力装置を操作し、割
込み信号を演算処理装置5に送信するまでは、操作部分
で指示する座標位置に対応するデイスプレィ装置の画面
上に、カーソルと総称される指示点が表示される。この
指示点の表示は1画像データ記憶部に書き込まれたデイ
スプレィ装置の画面上の座標値X、Yを画像表示装置が
逐次読み込み、デイスプレィ装置の画面上に指示点を表
わす記号を表示する処理を画像表示装置が実行すること
で実施する。
For example, a coordinate input device collectively referred to as a joystick or a mouse as shown in Document (1) below is used as the input device 4.
Consider the case where it is used for The coordinate input device converts the movement of the operating part operated by the operator into displacement in two orthogonal directions on a plane on the display (in the ffi structure,
An encoder that converts displacement into coordinate value data is connected. Further, the coordinate input device writes data of coordinate values to the arithmetic processing device 5 via the input section 5C and sends one interrupt signal. Until the operator operates the coordinate human power device and sends an interrupt signal to the arithmetic processing unit 5, a designated point, collectively called a cursor, is displayed on the screen of the display device corresponding to the coordinate position designated by the operating part. . This indication point is displayed by a process in which the image display device sequentially reads the coordinate values X and Y on the screen of the display device written in the image data storage unit, and displays a symbol representing the point on the screen of the display device. This is performed by the image display device.

以上のように、デイスプレィ装置の画面上の位置を指示
することにより、指示点への点、図形、記号の表示、複
数の指示点間を接続する線分の表示等のための座標値の
入力が可能となる。
As described above, by specifying the position on the screen of the display device, you can input coordinate values for displaying points, figures, and symbols at the indicated point, displaying line segments connecting multiple indicated points, etc. becomes possible.

一方、指示点が与えられた後、指示点への点。On the other hand, after the indicated point is given, the point to the indicated point.

図形、記号の表示、複数の指示点間を接続する線分の表
示等の処理は、例えば後記の文献■に示されるような、
コンピュータグラフィックス技術によりなされる。更に
、表示されたロジック図の要素、接Vt線等の作図のた
めの情報がデータとして蓄えられる。このための処理を
以下説明する。
Processing such as displaying figures, symbols, and displaying line segments connecting multiple indicated points can be done by, for example,
Made using computer graphics technology. Further, information for drawing elements of the displayed logic diagram, tangent Vt lines, etc. is stored as data. The processing for this will be explained below.

第12図に、ロジック図の要素を作成する過程で表示さ
れるデイスプレィ装置の画面の一例を示す。
FIG. 12 shows an example of a screen displayed on the display device during the process of creating elements of a logic diagram.

第13図に、オペレータが位置を指示しロジック図の要
素を作図した結果得られた、第12図に示した要素Aの
作図情報の一例を示す。
FIG. 13 shows an example of drawing information for element A shown in FIG. 12, which is obtained as a result of the operator designating the position and drawing the element of the logic diagram.

文献■に示されるコンピュータグラフィックス技術では
、表示する画像のデータを1作図のための単位としてセ
グメントと総称されるものに分割し定義している。本例
では、要素Aを作図するために、一つのセグメントを定
義し、そこに含まれる線分、文字の種類と表示する位置
座標値が記述されている。
In the computer graphics technology disclosed in Document (2), data of an image to be displayed is divided and defined into what are collectively called segments as units for one drawing. In this example, in order to draw element A, one segment is defined, and the line segments included therein, the types of characters, and the position coordinate values to be displayed are described.

更に、第14図と第15図に、ロジック図の二つの要素
を接続する接続線を作図するための、オペレータによる
指示点の表示例を示す0本例では、要素Aから要素Cの
方向へ接続する接続線を作図するため、まず第14図に
示されるように、要素Aの一部を指示点を用いて指示し
1次に第15図に示されるように、要素Cの一部を同様
に指示したものとなっている。この際、文献■によるグ
ラフィックスの入力手段によれば、既に表示されている
セグメントを指示点を用いて選択することが可能となっ
ている。
Furthermore, Fig. 14 and Fig. 15 show examples of displaying points indicated by an operator to draw a connection line connecting two elements of a logic diagram. In this example, the direction from element A to element C is shown. In order to draw a connection line, first point a part of element A using a pointing point as shown in Figure 14, and then draw a part of element C as shown in Figure 15. The same instructions have been given. At this time, according to the graphics input means according to document (2), it is possible to select an already displayed segment using a pointing point.

第16図に、上記の手順で作図した接続線の表示例を示
す。
FIG. 16 shows a display example of connection lines drawn in the above procedure.

第17図に、上記の手順で作図した接続線を表わすセグ
メントの作図情報の一例を示す0本例では、接続線であ
る線分の2端点のどちらを先に選択し、線分を作図した
かに関する情報も表わすことが可能となっている。
Figure 17 shows an example of the drawing information for a segment representing a connecting line drawn in the above procedure. In this example, which of the two end points of the connecting line is selected first to draw the line segment It is also possible to display information regarding

以上のような手段により、オペレータがロジック図を作
成し、要素、接続線の作図情報をロジック接続情報記憶
装置6に蓄えることができる。
By the means described above, an operator can create a logic diagram and store drawing information of elements and connection lines in the logic connection information storage device 6.

参考文献 (1)す1lliaa+ M、 Newa+an an
d Robert F、 5proull:Pr1nc
iples of Interactive Comp
uter Graphics。
References (1) S1lliaa+ M, Newa+an an
d Robert F, 5proull: Pr1nc
iples of Interactive Comp
uter Graphics.

2nd Ed、 McGraw−Hill Int、 
Book Co、(1983)■ F、R,A Hop
good他著、吉川弘之監訳:コンピュータグラフィッ
クス基本ソフトウェアGKS、啓学出版(1986) [発明の効果] 本発明によれば、ロジックを可視化した図を作成する際
に、機能的に関連のあるロジックシンボルを信号線の接
続に沿って一列に整列するという配置条件を導出し、こ
れを利用してロジックシンボルの表示座標を決定できる
ため、信号の流れを把握しやすいロジック図を自動的に
作成できるという効果がある。
2nd Ed, McGraw-Hill Int.
Book Co, (1983) ■ F, R, A Hop
Good et al., supervised translation by Hiroyuki Yoshikawa: Computer Graphics Basic Software GKS, Keigaku Publishing (1986) [Effects of the Invention] According to the present invention, when creating a diagram that visualizes logic, functionally related logic can be created. By deriving the arrangement condition of arranging symbols in a line along the signal line connections and using this to determine the display coordinates of logic symbols, it is possible to automatically create logic diagrams that make it easy to understand the flow of signals. There is an effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明におけるロジック図表示座標自動決定方
法の一実施例に用いる装置を示す構成図、第2図は本実
施例におけるロジック図表示座標自動決定に用いられる
処理のフローの一例を示す図、第3図はロジック図に関
しての構成の一例を示す図、第4図はロジック図は接続
情報に関してのデータ記憶形式の一例を示す図、第5図
、第6図は本実施例の動作を説明する処理のフローの一
例を示す図、第7図はロジック図の接続情報に関しての
データ記憶形式の一例を示す図、第8図、第9図、第1
0図は本実施例に用いる処理のフローの例示図、第11
図は本実施例で得られたロジック図の表示画面の一例を
示す図、第12図はロジック図の要素を作成する過程で
表示されるデイスプレィ装置の画面の一例を示す図、第
13図はロジック図の要素の作図情報の一例を示す図、
第14図及び第15図はロジック図を作図するためのオ
ペレータによる指示点の表示の一例を示す図、第16図
はロジック図の要素を作図する過程で表示されるデイス
プレィ装置の画面の一例を示す図。 第17図はロジック図の要素間の接続線の作図情報の一
例を示す図である。 1・・・デイスプレィ装置  2・・・画像表示制御装
置3・・・画像データ記憶装置 4・・・入力装置5・
・・演算処理装置 6・・・ロジック接続情報記憶装置 7・・・ロジック配置情報記憶装置 谷   浩 太 部′771 第 図 5α:演算部 5L:L 画像データ出力器 4ユ入71玖l 第4図 第2図 第6図 第9図 第7図 鎮8図 第11 図 @14図 第15図 第13区 第17図
FIG. 1 is a block diagram showing a device used in an embodiment of the method for automatically determining logic diagram display coordinates according to the present invention, and FIG. 2 shows an example of a processing flow used for automatically determining logic diagram display coordinates in this embodiment. 3 is a diagram showing an example of a configuration regarding a logic diagram, FIG. 4 is a logic diagram showing an example of a data storage format regarding connection information, and FIGS. 5 and 6 are diagrams showing the operation of this embodiment. FIG. 7 is a diagram showing an example of a data storage format regarding connection information in a logic diagram, FIGS. 8, 9, and 1
Figure 0 is an illustrative diagram of the processing flow used in this example,
The figure shows an example of the display screen of the logic diagram obtained in this example, FIG. 12 shows an example of the screen of the display device displayed in the process of creating elements of the logic diagram, and FIG. A diagram showing an example of drawing information for elements of a logic diagram,
Figures 14 and 15 are diagrams showing an example of the display of indicated points by an operator for drawing a logic diagram, and Figure 16 is an example of a screen of a display device displayed in the process of drawing elements of a logic diagram. Figure shown. FIG. 17 is a diagram showing an example of drawing information for connection lines between elements of a logic diagram. 1...Display device 2...Image display control device 3...Image data storage device 4...Input device 5.
... Arithmetic processing unit 6... Logic connection information storage device 7... Logic arrangement information storage device Hiroshi Tani section '771 Fig. 5α: Arithmetic section 5L:L Image data output device 4 units, 71 liters No. 4 Figure 2 Figure 6 Figure 9 Figure 7 District 8 Figure 11 Figure @ 14 Figure 15 Figure 13 District Figure 17

Claims (1)

【特許請求の範囲】 1 ロジック図に含まれるロジックシンボルの接続情報
を基に、それを直交する座標上でロジック図として出力
するロジック図表示座標自動決定方法において、2つ以
上の入力端子又は出力端子をもつロジックシンボルおよ
び、ロジックシンボル接続関係における入出力ロジック
シンボルの間で接続しあうロジックシンボルのうち一列
に整列して配置可能なロジックシンボルのロジック図に
おける縦軸方向の座標を一致させ、また、予め定めた間
隔でロジック図の横軸方向の座標を順次決定し、上記2
つ以上の入力端子又は出力端子をもつロジックシンボル
に接続する座標未決定のロジックシンボルの縦軸方向の
座標を、座標が決定済のロジックシンボルの縦軸方向の
座標の下限値を越えないように決定することによって、
ロジックシンボルの表示座標を決定することを特徴とす
るロジック図表示座標自動決定方法。 2 ロジック図に含まれるロジックシンボルの接続情報
を基に、それを直交する座標上でロジック図として出力
するロジック図表示座標自動決定方法において、各ロジ
ックシンボルの入出力端子であって横軸方向に一直線上
にロジックシンボルに接続している入出力端子により、
隣接して接続しあうロジックシンボルの接続関係をたど
り、横一列に整列して配置可能なロジックシンボルの組
を求め、次に、図の最上位値に配置するロジックシンボ
ルの組を選択し、次に、ロジックシンボル接続関係にお
ける入力側の最上位値に配置する入力ロジックシンボル
から順次出力側に向いロジックシンボルの表示座標を決
定し、多入力のロジックシンボルが出現した際には、そ
の入力端子に未配値ロジックシンボルが接続している場
合、横一列に整列して配置可能なロジックシンボルの組
に含まれる未配置の入力ロジックシンボルを探索し該入
力ロジックシンボルから順次出力側に向いロジックシン
ボルの表示座標を決定し、多出力のロジックシンボルが
出現した際には、横一列に整列して配置可能なロジック
シンボルの組に含まれ、多出力のロジックシンボルとと
もに横一列に整列して配置可能なロジックシンボルが接
続している出力側に接続しているロジックシンボルを先
に配置した後に、ロジックシンボル接続関係における出
力ロジックシンボルから入力側にさかのぼり、出力端子
に未配置ロジックシンボルが接続している多出力のロジ
ックシンボルを探索し、多出力のロジックシンボルから
出力側に向い未配置ロジックシンボルの表示座標を順次
決定することを特徴とする、ロジック図表示座標自動決
定方法。 3 ロジック図に含まれるロジックシンボルの接続情報
を基に、それを直交する座標上でロジック図として出力
するロジック図表示座標自動決定方法において、ロジッ
ク接続情報記憶装置に格納された、ロジック図の接続情
報をオペレータにより指示された範囲に関して入力する
ステップと、横一列に整列して配置可能なロジックシン
ボルの組とロジック図の最上位置に配置するロジックシ
ンボルの組とに関するロジックシンボルの配置条件を決
定するステップと、ロジックシンボルの配置条件に基づ
きロジックシンボルの配置座標を求め表示する位置を決
定するステップと、決定されたロジックシンボルの表示
座標を記憶装置に格納し、更に表示装置にロジック図の
配置情報を出力するステップとからなることを特徴とす
る、ロジック図表示座標自動決定方法。 4 ロジックシンボルの配置座標を求める際には、横一
列に整列して配置可能なロジックシンボルの複数の組を
整列する基準となる縦軸方向の座標値を、予め定めた縦
軸方向の間隔をおいて決定することを特徴とする、請求
項3記載のロジック図表示座標自動決定方法。 5 ロジックシンボルの配置座標を求める際には、横一
列に整列して配置可能なロジックシンボルの複数の組を
整列する基準となる縦軸方向の座標値をユーザにより指
定されたものとすることを特徴とする、請求項3記載の
ロジック図表示座標自動決定方法。
[Claims] 1. In a logic diagram display coordinate automatic determination method for outputting logic symbols as a logic diagram on orthogonal coordinates based on connection information of logic symbols included in the logic diagram, two or more input terminals or output terminals Match the coordinates in the vertical axis direction in the logic diagram of the logic symbols that can be arranged in a line among the logic symbols that have terminals and the logic symbols that are connected to each other between the input and output logic symbols in the logic symbol connection relationship, and , sequentially determine the coordinates in the horizontal axis direction of the logic diagram at predetermined intervals, and
The vertical axis coordinate of a logic symbol whose coordinates have not yet been determined is connected to a logic symbol that has more than one input terminal or output terminal, so that it does not exceed the lower limit value of the vertical axis coordinate of a logic symbol whose coordinates have already been determined. By deciding
A method for automatically determining display coordinates of logic diagrams, characterized by determining display coordinates of logic symbols. 2. In the logic diagram display coordinate automatic determination method that outputs the logic diagram as a logic diagram on orthogonal coordinates based on the connection information of the logic symbols included in the logic diagram, the input/output terminal of each logic symbol is With input/output terminals connected to logic symbols in a straight line,
Trace the connection relationships between adjacent logic symbols, find a set of logic symbols that can be arranged in a horizontal line, then select the set of logic symbols to be placed at the highest value in the diagram, and then Then, the display coordinates of the logic symbols are determined sequentially from the input logic symbol placed at the highest value on the input side in the logic symbol connection relationship toward the output side, and when a multi-input logic symbol appears, the display coordinates of the logic symbols are determined. When unallocated logic symbols are connected, search for unplaced input logic symbols included in a set of logic symbols that can be arranged in a horizontal line, and sequentially move from the input logic symbol to the output side. When the display coordinates are determined and a multi-output logic symbol appears, it is included in a group of logic symbols that can be arranged in a horizontal line, and can be arranged in a horizontal line with a multi-output logic symbol. After first placing the logic symbols connected to the output side to which the logic symbols are connected, trace back from the output logic symbol to the input side in the logic symbol connection relationship and place the logic symbols connected to the output terminals with unplaced logic symbols. A method for automatically determining display coordinates of a logic diagram, characterized by searching for output logic symbols and sequentially determining display coordinates of unplaced logic symbols starting from a multi-output logic symbol toward the output side. 3. In a method for automatically determining logic diagram display coordinates that outputs logic symbols on orthogonal coordinates as a logic diagram based on connection information of logic symbols included in a logic diagram, connections of logic diagrams stored in a logic connection information storage device are used. a step of inputting information regarding a range designated by an operator; and determining logic symbol arrangement conditions regarding a set of logic symbols that can be arranged horizontally and a set of logic symbols to be arranged at the top position of the logic diagram. a step of determining the placement coordinates of the logic symbol based on the logic symbol placement conditions and determining the display position; storing the determined display coordinates of the logic symbol in the storage device; and further storing the logic diagram placement information on the display device. A method for automatically determining coordinates for displaying a logic diagram, the method comprising the steps of: 4. When determining the arrangement coordinates of logic symbols, the coordinate values in the vertical axis direction, which serve as the reference for arranging multiple sets of logic symbols that can be arranged horizontally in a single line, are set at predetermined intervals in the vertical axis direction. 4. The method for automatically determining logic diagram display coordinates according to claim 3, wherein the determination is made at a time. 5. When determining the placement coordinates of logic symbols, it is important to note that the coordinate values in the vertical axis direction, which serve as a reference for arranging multiple sets of logic symbols that can be arranged horizontally in one line, are specified by the user. 4. A method for automatically determining logic diagram display coordinates according to claim 3.
JP63259044A 1988-10-14 1988-10-14 Automatic determining method for logic diagram display coordinate Pending JPH02105976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63259044A JPH02105976A (en) 1988-10-14 1988-10-14 Automatic determining method for logic diagram display coordinate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63259044A JPH02105976A (en) 1988-10-14 1988-10-14 Automatic determining method for logic diagram display coordinate

Publications (1)

Publication Number Publication Date
JPH02105976A true JPH02105976A (en) 1990-04-18

Family

ID=17328552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63259044A Pending JPH02105976A (en) 1988-10-14 1988-10-14 Automatic determining method for logic diagram display coordinate

Country Status (1)

Country Link
JP (1) JPH02105976A (en)

Similar Documents

Publication Publication Date Title
JP2804224B2 (en) Network diagram drawing method and system
US5006991A (en) Method for making of design reference and apparatus therefor
US4992953A (en) Computer assisted design method and apparatus
JPH0552986B2 (en)
JPS61213969A (en) Design assisting method and its device
JPH02105976A (en) Automatic determining method for logic diagram display coordinate
JPH01232475A (en) Parallel line connecting method
JPH0580025B2 (en)
JPS6319074A (en) Layout estimating supporting device
JP2959513B2 (en) Integrated circuit design flow generation system
JP2002312153A (en) Unit system switching method for data on screen, and program for switching unit system for data on the screen
JPH06103499B2 (en) Design support device
JP2575658B2 (en) String layout device
JP2616443B2 (en) Graphic drawing device
JP5151671B2 (en) Display control apparatus, display control method, and display control program
JPS6375975A (en) Layout design supporting device
JPH01134673A (en) Method and device for displaying data of block chart
JPS6334668A (en) Automatic layout design supporting device
JPH0736125B2 (en) Process control equipment
JPS63247818A (en) Tablet menu input method
JPS6214427A (en) Graphic input editing device for lsi design
JPS63301994A (en) Display screen control method and apparatus
Singh et al. An interactive process flowsheeting and simulation system based on relational data structures
JPH0738197B2 (en) Design support method
JPH0810454B2 (en) Computer-aided design equipment and its verification data designation method