JPH02103937A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02103937A
JPH02103937A JP25775288A JP25775288A JPH02103937A JP H02103937 A JPH02103937 A JP H02103937A JP 25775288 A JP25775288 A JP 25775288A JP 25775288 A JP25775288 A JP 25775288A JP H02103937 A JPH02103937 A JP H02103937A
Authority
JP
Japan
Prior art keywords
film
end point
end detection
insulating film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25775288A
Other languages
Japanese (ja)
Inventor
Kazuyuki Fujiwara
和幸 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25775288A priority Critical patent/JPH02103937A/en
Publication of JPH02103937A publication Critical patent/JPH02103937A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To remove dicer damage at the time of wafer cutting so as to improve yield rate in manufacturing by providing an insulating film and an etching end detection film on a semiconductor substrate and forming a contact hole, and forming a conductive film only in the contact hole. CONSTITUTION:A gate oxide film 12, a gate electrode 14, a protective film 15, and source and drain regions 13 are formed on a silicon substrate 1, and a scribe region is formed being separated from the element region by a field oxide film 11. An SiO2 film 2 on the whole face and a polysilicon film 3 as an etching end detection film are formed, and the end detection film 3 is etched and the end detection film 3 is left at one part of the scribe region. Next, a PSG film 4 is formed and a photoresist film 5 is formed, and the first opening 6 and the second openings 7 and 8 are formed, and then the end detection film 3 is exposed, and contact holes 71 and 81 are formed. After removing the end detection film 3 from the first opening 6, tungsten films 9 and 10 are selectively grown in the contact holes 71 and 81. This way, dicer damage at cutting can be removed.

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特にコンタクトホールに
配線層を形成する方法に関し。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a wiring layer in a contact hole.

コンタクトホール内にのみ平坦に導電膜を形成すること
をを目的とし。
The purpose is to form a flat conductive film only within the contact hole.

半導体基板表面に第1絶縁膜及びエッチ終点検出膜をこ
の順に形成する工程と、該半導体基板のスクライブ領域
を一部マスキングして該エッチ終点検出膜をエツチング
し、スクライブ領域の一部にエッチ終点検出膜を残す工
程と、全面に第2絶縁膜を形成しその上に、該エッチ終
点検出膜上部に第1開孔及び素子領域上部に第2開孔を
有するマスクを形成する工程と、該第1開孔及び該第2
開札からドライエツチングにより該第2絶縁膜を除去し
て該エッチ終点検出膜を表出し且つ該第2絶縁膜及び該
第1絶縁膜を除去して該半導体基板を表出するコンタク
トホールを形成する工程と。
forming a first insulating film and an etch end point detection film on the surface of the semiconductor substrate in this order; etching the etch end point detection film by partially masking the scribe region of the semiconductor substrate; and etching the etch end point detection film in a part of the scribe region; a step of leaving a detection film; a step of forming a second insulating film on the entire surface and forming a mask having a first hole above the etch end point detection film and a second hole above the element region; the first opening and the second opening
The second insulating film is removed by dry etching from the opened ticket to expose the etch end point detection film, and the second insulating film and the first insulating film are removed to form a contact hole exposing the semiconductor substrate. With the process.

該第1開孔からウェットエツチングにより該エッチ終点
検出膜を除去する工程と、該コンタクトホールの該半導
体基板上に導電膜を選択的に成長して該コンタクトホー
ルを埋め込む工程とを含む半導体装置の製造方法により
構成する。
A semiconductor device comprising: removing the etch end point detection film from the first opening by wet etching; and filling the contact hole by selectively growing a conductive film on the semiconductor substrate in the contact hole. It is configured according to the manufacturing method.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法に係り、特にコンタクト
ホールに配線層を形成する方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a wiring layer in a contact hole.

半導体集積回路の微細化が進みコンタクトホールも微細
化されるにつれてコンタクトホール内での配線層のカバ
レンジが問題となっている。第2図はコンタクトホール
内のカバレッジを説明する図で、lは半導体基板、41
は絶縁膜、42は配線層を表す。
As semiconductor integrated circuits become smaller and contact holes become smaller, coverage of wiring layers within the contact holes becomes a problem. FIG. 2 is a diagram explaining the coverage inside the contact hole, where l is the semiconductor substrate, 41
42 represents an insulating film, and 42 represents a wiring layer.

半導体集積回路の微細化が進むにつれてコンタクトホー
ルはその幅がますます微細化され、しかもその幅に対す
る深さの比がますます大きくなる傾向にある。それゆえ
、電極として例えばアルミニウム(^l)を蒸着した時
コンタクトホール内では第2図に示すような形状になり
、カバレンジが均一でないといった問題が生じる。
As the miniaturization of semiconductor integrated circuits progresses, the width of contact holes tends to become smaller and smaller, and the ratio of depth to width tends to become larger and larger. Therefore, when aluminum (^l), for example, is vapor-deposited as an electrode, the inside of the contact hole becomes shaped as shown in FIG. 2, causing a problem that the coverage range is not uniform.

このため5コンタクトホール内を埋め込んで良好なカバ
レージの配線層を形成する方法を開発する必要がある。
Therefore, it is necessary to develop a method of filling the inside of the five contact holes to form a wiring layer with good coverage.

〔従来の技術〕[Conventional technology]

従来、上記のカバレッジの問題を解決するために、コン
タクトホール内に気相成長法により例えばタングステン
(W)を選択的に形成しコンタクトホール内を平坦に埋
め込むことが行われている。
Conventionally, in order to solve the above-mentioned coverage problem, tungsten (W), for example, is selectively formed in the contact hole by a vapor phase growth method to fill the contact hole flatly.

第3図はMO3I−ランジスタにおける従来例を説明す
る図で、1は半導体基板、11はフィールド酸化膜、1
2はデー1−酸化膜、13はソース・ドレイン領域、1
4はゲート電極、15は保護膜。
FIG. 3 is a diagram explaining a conventional example of an MO3I-transistor, in which 1 is a semiconductor substrate, 11 is a field oxide film, 1
2 is a data 1-oxide film, 13 is a source/drain region, 1
4 is a gate electrode, and 15 is a protective film.

41は絶縁膜、5はフォトレジストマスク、6は開孔、
71及び81はコンタクトホール、9.10は導電膜、
20はスクライブ領域導電膜を表す。
41 is an insulating film, 5 is a photoresist mask, 6 is an opening,
71 and 81 are contact holes, 9.10 is a conductive film,
20 represents a scribe area conductive film.

第3図(a)は素子領域に電極配線のためのコンタクト
ホール71及び81が形成され、さらにスクライブ領域
にも開孔6が形成された状態を示す。フォトレジストマ
スク5をマスクにして絶縁膜41をドライエツチングし
てコンタクトホール71および81を形成する際、同時
にスクライブ領域もエツチングして開孔6を形成するこ
とによりエッチ終点検出を行う。即ち、コンタクトホー
ル内のみをエツチングすると被エツチング面積が小さい
のでエッチ終点検出が頗る困難であり2そのため素子特
性に関係しないスクライブ領域に広い開花を形成してエ
ツチングし半導体基板(1)例えばSi基板が表出した
時点をもって工、7チ終点検出を行いコンタクトホール
形成の完了としている。
FIG. 3(a) shows a state in which contact holes 71 and 81 for electrode wiring are formed in the element region, and openings 6 are also formed in the scribe region. When the contact holes 71 and 81 are formed by dry etching the insulating film 41 using the photoresist mask 5 as a mask, the etch end point is detected by simultaneously etching the scribe region to form the opening 6. That is, if only the inside of the contact hole is etched, the area to be etched is small, making it extremely difficult to detect the etch end point2.Therefore, when etching is performed by forming a wide bloom in a scribe area that is not related to the device characteristics, the semiconductor substrate (1), for example, a Si substrate, is etched. When the contact hole is exposed, the end point of the 7th hole is detected and the contact hole formation is completed.

その後、第3図(b)に示すように気相成長法により例
えばタングステン(W)をコンタクトホール内に選択的
に成長して導電膜9.IOを形成するが、スクライブ領
域のシリコン基板上にもタングステン(W)膜20が成
長してしまう。
Thereafter, as shown in FIG. 3(b), for example, tungsten (W) is selectively grown in the contact hole by vapor phase growth to form a conductive film 9. Although IO is formed, a tungsten (W) film 20 also grows on the silicon substrate in the scribe region.

スクライブ領域に形成されたタングステン膜20は2次
工程でウェハをチップに切断する際ダイサーの刃を傷め
てしまうことがあり2問題を生じる。また、そこに形成
されるタングステン膜20の面積が広いため、そのタン
グステン膜が剥離してごみとなるといった問題もある。
The tungsten film 20 formed in the scribe area may damage the blade of a dicer when cutting the wafer into chips in a secondary process, resulting in two problems. Furthermore, since the area of the tungsten film 20 formed there is large, there is also the problem that the tungsten film peels off and becomes dust.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従って、従来の方法ではコンタクトホール内の導電膜の
カバレッジの問題は解決するものの、新たにウェハ切断
時に問題が生じた。
Therefore, although the conventional method solves the problem of coverage of the conductive film within the contact hole, a new problem arises when cutting the wafer.

本発明はコンタクトホールを制御性よく形成し且つコン
タクトホール内だけに導電膜を平坦に埋め込んで上記の
課題を解決する方法を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for solving the above-mentioned problems by forming contact holes with good controllability and embedding a conductive film flatly only in the contact holes.

〔課題を解決するための手段〕[Means to solve the problem]

素子が形成された半導体基板lにコンタクトホールを形
成し配線するに際し、該半導体基板1表面に第1絶縁膜
2及びエッチ終点検出膜3をこの順に形成する工程と、
該半導体基板lのスクライブ領域を一部マスキングして
該エッチ終点検出膜3をエツチングし、スクライブ領域
の一部にエッチ終点検出膜3を残す工程と、全面に第2
絶縁膜4を形成しその上に、該エッチ終点検出膜3上部
に第1開孔6及び素子領域上部に第2開孔7,8を有す
るマスク5を形成する工程と、該第1開孔6及び該第2
開札7.8からトライエツチングにより該第2絶縁膜4
を除去して該エッチ終点検出膜3を表出し且つ該第2絶
縁膜4及び該第1絶縁膜2を除去して半導体基板1を表
出するコンタクトホール71.81を形成する工程と、
該第1間孔6からウェットエツチングにより該エッチ終
点検出膜3を除去する工程と、該コンタクトホール71
.81の該半導体基板1上に導電膜9.10を選択的に
成長して該コンタクトホール71゜81を埋め込む工程
とを含む半導体装置の製造方法によって、上記課題は解
決される。
A step of forming a first insulating film 2 and an etch end point detection film 3 in this order on the surface of the semiconductor substrate 1 when forming contact holes and wiring in the semiconductor substrate 1 on which the elements are formed;
A step of partially masking the scribe region of the semiconductor substrate l and etching the etch end point detection film 3 to leave the etch end point detection film 3 in a part of the scribe region;
forming an insulating film 4 and forming thereon a mask 5 having a first opening 6 above the etch end point detection film 3 and second openings 7 and 8 above the element region; 6 and the second
The second insulating film 4 is formed by tri-etching from 7.8 onwards.
forming a contact hole 71.81 exposing the etch end point detection film 3 by removing the second insulating film 4 and the first insulating film 2 to expose the semiconductor substrate 1;
A step of removing the etch end point detection film 3 from the first hole 6 by wet etching, and removing the contact hole 71.
.. The above problem is solved by a method of manufacturing a semiconductor device including a step of selectively growing a conductive film 9.10 on the semiconductor substrate 1 at 81 to fill the contact hole 71.81.

〔作用〕[Effect]

本発明によれば、ドライエツチングによりコンタクトホ
ール71.81を形成する際、終点をはっきりと知るこ
とができてコンタクトホールを制御性よく形成すること
ができる。第2絶縁膜4に比較して第1絶縁膜2の厚ざ
が温かに小さくなるように形成すると、スクライブ領域
の半導体基板1表面が表出したと判断される時点ではコ
ンタクトホール71.81内では第1絶縁膜2が殆ど除
去されて半導体基板1が表出している。なお、スクライ
ブ領域の半導体基板1が表出したと判断されてから若干
ドライエツチングを押し進めれば更に完全である。
According to the present invention, when forming the contact holes 71, 81 by dry etching, the end point can be clearly known and the contact holes can be formed with good controllability. If the first insulating film 2 is formed to have a smaller thickness difference than the second insulating film 4, the contact hole 71. In this case, most of the first insulating film 2 is removed and the semiconductor substrate 1 is exposed. It should be noted that dry etching can be further completed a little after it is determined that the semiconductor substrate 1 in the scribe area is exposed.

タングステンのような導電層を選択的に成長する際、ス
クライブ領域には第1絶縁膜2が残っていて半導体基板
1表面は露出していないので、素子領域のコンタクトホ
ール71.81内のみに選択的に成長することができる
When selectively growing a conductive layer such as tungsten, the first insulating film 2 remains in the scribe region and the surface of the semiconductor substrate 1 is not exposed, so it is selectively grown only in the contact holes 71 and 81 of the element region. be able to grow.

〔実施例〕〔Example〕

第1図(a)乃至(f)は本発明の実施例で。 FIGS. 1(a) to 1(f) show examples of the present invention.

MO3I−ランジスタにおけるコンタクトホールの形成
の工程を説明する図である。以下、これらの図を参照し
ながら説明する。
It is a figure explaining the process of formation of the contact hole in MO3I-transistor. The following description will be made with reference to these figures.

第1図(a)参照 半導体基板としてシリコン基板1の素子領域にゲート酸
化膜12.ゲート電極14.保護膜15゜ソース・ドレ
イン領域13が形成されている。フィールド酸化膜11
で素子領域と隔てられてスクライブ領域があり、そこは
ウェハをチップに切断する際のスクライブラインの形成
される領域である。
Referring to FIG. 1(a), a gate oxide film 12 is formed in the element region of a silicon substrate 1 as a semiconductor substrate. Gate electrode 14. A protective film 15° source/drain region 13 is formed. field oxide film 11
There is a scribe area separated from the element area, where scribe lines are formed when cutting the wafer into chips.

全面に第1絶縁膜として厚さ200人のSiO□膜2、
エッチ終点検出膜として厚さ2000人のポリシリコン
膜3をこの順に形成する。
SiO□ film 2 with a thickness of 200 mm as a first insulating film on the entire surface,
A polysilicon film 3 having a thickness of 2,000 wafers is formed in this order as an etch end point detection film.

第1図(b)参照 スクライブ領域をマスキングしてポリシリコン膜3をエ
ツチングして除去し、スクライブ領域の一部にポリシリ
コン膜3を残す。
Referring to FIG. 1(b), the scribe area is masked and the polysilicon film 3 is removed by etching, leaving the polysilicon film 3 in a part of the scribe area.

第1図(C)参照 全面に第2絶縁膜として厚さ1μmのPSGS複膜形成
した後フォトレジストを塗布し、続いてポリシリコン膜
3の上部に100μm幅の第1開孔6、ソース・ドレイ
ン領域13の上部に1.5μm径の第2開孔7及び8を
有するフォトレジストマスク5を形成する。
Refer to FIG. 1(C) After forming a PSGS composite film with a thickness of 1 μm as a second insulating film on the entire surface, a photoresist is applied, and then a first opening 6 with a width of 100 μm is formed on the top of the polysilicon film 3, and a source A photoresist mask 5 having second openings 7 and 8 with a diameter of 1.5 μm is formed above the drain region 13 .

第1図(d)参照 第1開孔6.第2開孔7及び8から同時にドライエツチ
ングしてPSGS複膜除去し、ポリシリコン膜3を表出
する。ポリシリコン膜3の表出は反応ガスの分光分析か
ら知ることができる。
See FIG. 1(d) First opening 6. The PSGS composite film is removed by dry etching simultaneously through the second openings 7 and 8, and the polysilicon film 3 is exposed. The appearance of the polysilicon film 3 can be determined from spectroscopic analysis of the reaction gas.

ところで、第1絶縁膜としてのSiOz膜2は第2絶縁
膜としてのPSGS複膜比べて非常に薄いので、ポリシ
リコン膜3の表出が認められる時点では第2開孔7,8
下のSi02膜2も殆ど除去されている。さらに若干エ
ツチングを押し進めて完全にSiO□膜2を除去してシ
リコン基板1を表出し、コンタクトホール71.81を
形成する。
By the way, since the SiOz film 2 as the first insulating film is much thinner than the PSGS composite film as the second insulating film, at the time when the polysilicon film 3 is exposed, the second openings 7 and 8 are
Most of the underlying Si02 film 2 has also been removed. The etching is further advanced a little to completely remove the SiO□ film 2, exposing the silicon substrate 1 and forming contact holes 71 and 81.

第1図(e)参照 コンタクトホール71.81をマスキングして第1開孔
6からポリシリコン膜3をウェットエツチングにより除
去し、凹み61を形成した後、コンタクトホール71.
81のマスキング及びフォトレジストマスク5を除去す
る。
Referring to FIG. 1(e), after masking the contact hole 71.81 and removing the polysilicon film 3 from the first opening 6 by wet etching to form the recess 61, the contact hole 71.81 is removed.
Masking 81 and photoresist mask 5 are removed.

凹み61の底部にはSiO、膜2が残っていて。SiO and film 2 remain at the bottom of the recess 61.

シリコン基板lは表出しない。The silicon substrate l is not exposed.

第1図(f)参照 気相成長法によりコンタクトホール71.81のシリコ
ン基板l上にタングステン(W)を選択成長し、コンタ
クトホール71.81を導電膜のタングステン膜9.1
0で埋め込み平坦化する。
Referring to FIG. 1(f), tungsten (W) is selectively grown on the silicon substrate l in the contact hole 71.81 by the vapor phase growth method, and the contact hole 71.81 is covered with a tungsten film 9.1 as a conductive film.
Fill with 0 and flatten.

かくして、コンタクトホール内のみに配vA層を形成す
ることができた。
In this way, the distribution layer A could be formed only within the contact hole.

なお、導電膜9,10としてタングステンに限らず、そ
の他の金属或いは金属とシリコンの化合物を使用するこ
ともできる。
Note that the conductive films 9 and 10 are not limited to tungsten, but other metals or compounds of metal and silicon can also be used.

さらに、エッチ終点検出膜3としてはポリシリコン膜に
限らず、第2絶縁膜4に比べてエッチレートが小さい材
料を使用することができる。
Further, the etch end point detection film 3 is not limited to a polysilicon film, and a material having a lower etch rate than the second insulating film 4 can be used.

〔発明の効果〕 以上説明した様に2本発明によれば、コンタクトホール
を制御性よく形成し、コンタクトホール内のみに導電膜
を形成し平坦な配線層を得ることができる。その結果、
ウェハをチップに切断する際、グイサーを傷める問題も
生ぜず、製造歩留りの向上に寄与するところが大きい。
[Effects of the Invention] As described above, according to the present invention, contact holes can be formed with good controllability, a conductive film can be formed only in the contact holes, and a flat wiring layer can be obtained. the result,
When cutting the wafer into chips, there is no problem of damaging the cutters, which greatly contributes to improving manufacturing yields.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例。 第2図はコンタク 第3図は従来例 である。図において。 ■は半導体基板であってシリ トホール内のカバ゛レッジ コン基板。 2は第1絶縁膜であってSiO□膜。 3はエッチ終点検出膜であってポリシリコン膜。 4は第2絶縁膜であってPSG膜。 41は絶縁膜。 42は配線層。 5はフォトレジストマスク。 6は開孔であって第1開孔。 7.8は第2開孔。 61は凹み。 71.81はコンタクトホール。 9.10は導電膜であってタングステン膜。 11はフィールド酸化膜。 12はゲート酸化膜。 13はソース・ドレイン領域。 14はゲート電極。 15は保護膜 20はスクライブ領域導電膜であってタングステン膜 (υす (レフ r施用 第 1  q C’ftAf) <d) 11′ 方で5 イタ゛」 ¥y 1 図 (fり2) コンタクト不−1し四のπバレー7ン゛YJ 2 図 (幻 (し) &L 果イダリ ′g3図 Figure 1 shows an example. Figure 2 is a contact Figure 3 is a conventional example It is. In fig. ■ is a semiconductor substrate and is a silicon substrate. Coverage within the hole Con board. 2 is a first insulating film, which is a SiO□ film. 3 is an etch end point detection film, which is a polysilicon film. 4 is a second insulating film, which is a PSG film. 41 is an insulating film. 42 is a wiring layer. 5 is a photoresist mask. 6 is an opening, which is a first opening. 7.8 is the second opening. 61 is a dent. 71.81 is a contact hole. 9.10 is a conductive film, which is a tungsten film. 11 is a field oxide film. 12 is a gate oxide film. 13 is a source/drain region. 14 is a gate electrode. 15 is a protective film 20 is a scribe region conductive film, which is a tungsten film. (υsu (Lev r application Part 1 q C’ftAf) <d) 5 on the 11' side ¥y 1 Figure (fri2) Contactless 1st and 4th π valley 7th YJ 2 diagram (phantom (death) &L Kaidari 'g3 figure

Claims (1)

【特許請求の範囲】 素子が形成された半導体基板(1)にコンタクトホール
を形成し配線するに際し、該半導体基板(1)表面に第
1絶縁膜(2)及びエッチ終点検出膜(3)をこの順に
形成する工程と、 該半導体基板(1)のスクライブ領域を一部マスキング
して該エッチ終点検出膜(3)をエッチングし、スクラ
イブ領域の一部にエッチ終点検出膜(3)を残す工程と
、 全面に第2絶縁膜(4)を形成しその上に、該エッチ終
点検出膜(3)上部に第1開孔(6)及び素子領域上部
に第2開孔(7、8)を有するマスク(5)を形成する
工程と、 該第1開孔(6)及び該第2開孔(7、8)からドライ
エッチングにより該第2絶縁膜(4)を除去して該エッ
チ終点検出膜(3)を表出し且つ該第2絶縁膜(4)及
び該第1絶縁膜(2)を除去して半導体基板(1)を表
出するコンタクトホール(71、81)を形成する工程
と、 該第1開孔(6)からウェットエッチングにより該エッ
チ終点検出膜(3)を除去する工程と、該コンタクトホ
ール(71、81)の該半導体基板(1)上に導電膜(
9、10)を選択的に成長して該コンタクトホール(7
1、81)を埋め込む工程と を含むことを特徴とする半導体装置の製造方法。
[Claims] When forming contact holes and wiring in a semiconductor substrate (1) on which elements are formed, a first insulating film (2) and an etch end point detection film (3) are provided on the surface of the semiconductor substrate (1). a step of forming in this order; and a step of etching the etch end point detection film (3) by partially masking the scribe region of the semiconductor substrate (1) and leaving the etch end point detection film (3) in a part of the scribe region. A second insulating film (4) is formed on the entire surface, and a first hole (6) is formed above the etch end point detection film (3) and a second hole (7, 8) is formed above the element area. Detecting the etch end point by removing the second insulating film (4) from the first opening (6) and the second opening (7, 8) by dry etching. forming contact holes (71, 81) exposing the semiconductor substrate (1) by exposing the film (3) and removing the second insulating film (4) and the first insulating film (2); , removing the etch end point detection film (3) from the first opening (6) by wet etching, and forming a conductive film (
9, 10) are selectively grown to form the contact hole (7).
1, 81) A method for manufacturing a semiconductor device.
JP25775288A 1988-10-13 1988-10-13 Manufacture of semiconductor device Pending JPH02103937A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25775288A JPH02103937A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25775288A JPH02103937A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02103937A true JPH02103937A (en) 1990-04-17

Family

ID=17310608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25775288A Pending JPH02103937A (en) 1988-10-13 1988-10-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02103937A (en)

Similar Documents

Publication Publication Date Title
JPH11330245A (en) Method for contact formation of semiconductor device
JPH0476496B2 (en)
US5915198A (en) Contact process using taper contact etching and polycide step
US4612701A (en) Method to reduce the height of the bird&#39;s head in oxide isolated processes
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
JPH02103937A (en) Manufacture of semiconductor device
JPH052981B2 (en)
JPH02117153A (en) Method of forming semiconductor element
JPH0653334A (en) Manufacturing for semiconductor device
JPS61208833A (en) Manufacture of semiconductor device
JP2669160B2 (en) Method for manufacturing semiconductor device
JPS61296722A (en) Manufacture of semiconductor device
JPH028451B2 (en)
JPS6193629A (en) Manufacture of semiconductor device
JPS63133647A (en) Manufacture of semiconductor device
JPS6386453A (en) Manufacture of semiconductor device
JPS6020517A (en) Manufacture of semiconductor device
JPS5994457A (en) Semiconductor device
JPH04365352A (en) Manufacture of semiconductor device
JPS61244026A (en) Manufacture of semiconductor device
JPH06151352A (en) Manufacture of semiconductor device
JPS6386452A (en) Semiconductor device
JPS6194327A (en) Manufacture of semiconductor element
JPS61244042A (en) Formation of element isolation region
JPS6194326A (en) Manufacture of semiconductor element