JPH02101839A - 共通信号伝送方式 - Google Patents

共通信号伝送方式

Info

Publication number
JPH02101839A
JPH02101839A JP25379988A JP25379988A JPH02101839A JP H02101839 A JPH02101839 A JP H02101839A JP 25379988 A JP25379988 A JP 25379988A JP 25379988 A JP25379988 A JP 25379988A JP H02101839 A JPH02101839 A JP H02101839A
Authority
JP
Japan
Prior art keywords
common signal
signal path
module
microcomputer
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25379988A
Other languages
English (en)
Inventor
Hideaki Hashimoto
英昭 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25379988A priority Critical patent/JPH02101839A/ja
Publication of JPH02101839A publication Critical patent/JPH02101839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、複数の送受信装置間でデータ信号等の信号
授受を行うための信号伝送方式、特に複数の信号源から
の信号を複数の宛先へ伝送する共通信号伝送方式に関す
る。
(従来の技術) 近年、マイクロコンピュータ(以下マイコンと称する。
)を使った計算機システムでは、記憶部、入出力部など
の機能を自由に選択してシステムが組めるように、各機
能ごとにモジュール化を計り、これらのモジュールを共
通信号路によって結ぶ方式が用いられている。
このような共通信号路としては、マルチパス(I EE
E−796)、VMEバス(I EEE−1014)な
どがある。
これらの共通信号伝送方式では、マイコンモジュールを
複数個並列に使用するマルチリンクプロセッサシステム
が構成できるように共通信号路の制御を行うものが知ら
れている。
第4図は、従来のマルチリンクプロセッサシステムの構
成例を示す図である。図において、101は記憶部モジ
ュール、103はマイコンモジュール、105は入出カ
モジュールである。1012、から101 M(−11
は、(nl)個の記憶モジュ−ル、103cい103−
2から 103C((+131−1) +  103C(+13
1は、(n3)個のマイコンモジュール、105T1か
ら105T(−2)は、(n2)個の入出力部モジュー
ルである。そして、107は共通信号路である。
第5図は、第4図に示す従来の共通信号路107の構成
例を示す図である。図に示すように、共通信号路107
は、データ信号路109、アドレス信号路111、割り
込み信号路113、共通信号路調停用信号路115から
構成されている。そして、共通信号路107は、モジュ
ール117 ト共通信号路用インターフェース回路11
9で結ばれている。
このような従来の伝送方式において、マルチリンクプロ
セッサが用いられる場合、共通信号路調停用信号路11
5により、前記共通信号路107の使用権が決定される
共通信号路115の使用権を決める方法には、固定優先
度を予め決めておき、これに従って共通信号路115の
使用権を決定する方式と、使用要求があるかどうかを順
番に捜していく方式とがある。いずれの方式においても
、共通信号路は、°各マイコンモジュールからの該共通
信号路使用要求を時系列的に順に処理していくことにな
る。
次に、従来のシステムを用いた処理列を説明する。−例
として次に示す式(1)、 (2)に関する演算をする
X、−Σ A、   (k−1,2,3・・・N)  
・・・(1)@+0 すなわち、A□ AH、A2 、A3−ANというデー
タが入力してきて、これを次々に加算した結果を順次、
メモリに書く場合である。
すなわち、Bo B、、B2 、B3 ・ BNという
データを入力してこれを順次加算した結果を、順次メモ
リに書く場合である。
ここで、As、Bsは、記憶部モジュール101にあり
、演算結果のX、Yも順次該記憶部モジュール101に
書き込むこととする。簡単のために、記憶部モジュール
101よりマイコンモジュール103にデータを取り込
む時間をt、マイコンモジュール103の加算演算時間
を2t、マイコンモジュール103より記憶部モジュー
ル101にデータを書き込む時間をtとして説明する。
第6A図の125に示すマイコンモジュール1個と、1
21a、121bに示す記憶部モジュール2個で構成さ
れたシステムでは、第6B図に示すタイミングで処理が
行われる。
第6B図において、第6A図の従来例に示すタイミング
で演算処理した際、メモリからの1個のデータを読みと
る動作を■で示す。またメモリへの1個のデータの書き
込み動作を■で示す。まずデータAOを読み込み次にA
1のデータを読み込んだ時点で、演算器は2つのデータ
がとれ、A。
とA1が加算処理される。そして、加算処理終了と同時
に演算結果のXlをWに示す部分で書き込み、次にデー
タA2を読み込んで、これを同様に繰り返し演算する。
そして、(1)の演算が完全に終了するのを待ってから
次の式〈2)に関する演算処理を行っていくことになる
ここに、マイコンモジュール103へのデータ取り込み
時間と記憶部モジュール101へのデータ書き込み時間
をt、マイコンモジュール103の加算演算時間を第6
B図に示すように2tとして計算すると、総処理時間T
1は次の式(3)に示すようになる。
(2N)*2t + (N+1)*2t +N*2t−
(8N+2)t         ・・・(3)次に第
7図のように、125a 、  125bに示す2個の
マイコンモジュールと、121a、121bに示す2個
の記憶部モジュールで構成されたマルチリンクプロセッ
サシステムにすると、第7B図に示すタイミングでの演
算処理が可能となり、その総処理時間T2は、同様に次
に示す式(4)のようになる。
(2N)It + (N+1)It +N*t +2t
= (4N+3)t       ・・・(4)これら
のシステムの処理時間を評価する。Nが大であるという
条件でマイコンモジュール1個の時の式(3)右辺の8
Nに対し、式(4)右辺の4Nに着目すると、マイコン
モジュールを1個から2個にすることにより、はぼ1/
2の時間で演算処理が終了することになる。
この演算処理時間に関する機能は、Al11データの読
み込み、X (m−1)+Amの演算時間、Xmデータ
の書き込みという一連の1回の演算につき、次に示す不
等式関係(5)を満足する時に限って成り立つものであ
る。
マイコンモジュール103での処理時間をML。
記憶部モジュール101からの読み込み時間をRt。
記憶部モジュール101への書き込み時間をW、とする
と、 M、≧R,+W、       ・・・(5)しかしな
がら、マイコンモジュールでの処理時間に関する前記(
5)に示す不等式関係が成立しない時には、マルチリン
クプロッセサの効率は低下せざるを得ない。この問題点
を具体的に説明するために同一の演算処理条件として、
記憶部モジュール101からマイコンモジュール103
にデータを取り込む時間を2も、マイコンモジュール1
03の加算演算時間を2t、マイコンモジュール103
より記憶部モジュール101にデータを書き込む時間を
2tとする。
すると、1個のマイコンシステムの場合は、式(3)で
の処理時間である左辺第2項(N+1)+2tと左辺第
3項N*2tをそれぞれ2倍したものが総処理時間とな
り、これを次の式(6)で示す。すなわち、 (2N)+2t + (N+1)+4t +N*4t=
 (12N+4)t      ・・・(6)となる。
次に第7A図に示す記憶部モジュール2個(121a、
121b)とマイコンモジュール2個(125a、12
5b)によるマルチリンクプロセッサシステムでは、第
7C図に示すタイミングとなり、総処理時間は同様にし
て式(7)で表現できる。
(2N)It  +  (N+1)+2t  +N*2
t  +2t  +N*2t  =  (8N+4)t
        ・・・(7)ここに、式(6)右辺と
式(7)右辺とを比較し、Nを大にするという条件を導
入しても、12Nに対し8Nなので総処理時間は、2/
3以下となることはあり得ない。
これは、式(7)の左辺の第5項N+2tに表われてい
る共通信号路の待ち時間の影響である。
そして、この共通信号路待ち時間の影響は、マイコンモ
ジュールを複数個使用すれば、これに比例してさらに顕
著になる。
この様子をさらに具体的に説明する。
第8A図のように、125a、125b、125cに示
す3個のマイコンモジュールによるマルチリンクプロセ
ッサシステムにおいて、第6B図。
第7B図と同じ条件下で、かつ、第3のマイコンモジュ
ール125Cには、次に示す式(8)の演算を行わせる
ものとする。
Zh=  Σ  Cs      (k  =1.  
2.  3 ・・・N) ・・・く8)−Q ここに、式(1)、式(2)、式(8)の演算を1個の
マイコンモジュールで行なうとすると、式(3)と同様
に処理時間は、次に示す式(9)のようになる。
(2N)+3t + (N+1)+3t +N*3t 
=(12N+3)t・・・(9) この処理を第8A図に示すシステムで実行すると、処理
時間は同様に次に示す式θ0)のようになる。
(2N) It + (N+1) It +N*t +
2t 十N*2t = (6N+、3)t・・・(10
)ここに、式(9)の右辺の12Nと式(10)の右辺
の6Nに着目し、Nを大にした時の条件で同じように評
価すると処理時間比は、約1/2にしかならない。これ
も、式(拍)の左辺第5項N*2tに表われた共通信号
待ち時間の影響によるものである。
このようにして、この条件下にて複数個(m個)のマイ
コンモジュールを有するマルチリンクプロセッサシステ
ムを構成すると、総処理時間は、以上を一般化して次に
示す式(11)のようになる。
(2N)It + (N+1)It +N*t + (
ml) It +N*2 (m −2) t = (2
m N−+−m )t ・・・(11) ただしくm≧3) ここにm=1つまりマイコンモジュール1個の時は、処
理時間は、rth  (4N+1)tであるから、何個
マイコンモジュールを用意しても、処理時間は、1/2
以下にはならないことになる。
以」二の機能は、各演算が完全に同期している時のいわ
ば処理時間最短の結果であり、もし、各演算が完全に同
期していないならば、共通信号路待ち時間はさらに増加
することは明らかである。
(発明が解決しようとする課題) 以上のように、従来の共通信号路は単層構造であったた
め、多数個の信号源から多数個の宛先へ伝送する場合に
処理時間が長くなっていた。
そこでこの発明は、マルチリンクプロセッザシステl、
を構成する時の共通信号路の待ち時間の影響を抑制する
ことができる共通信号伝送方式を提供することを目的と
する。
[発明の構成] (課題を解決するための手段) この発明の共通信号伝送方式は、複数個の信号源からの
信号を複数個の宛先へ伝送する共通信号路を多層構造に
する手段を施すことを特徴とする。そして、前記各信号
路層と各信号源の接続、切り離しを可能とし、さらに前
記各別信号路層において各別層ごとに切り離し可能とす
る手段を施すことを特徴とする。
(作用) この発明の共通信号伝送方式では、複数個の信号源から
の信号を複数個の宛先へ伝送する共通信号路を多層構造
にする手段により、該共通信号路の空間的な占有エリア
の増加を最小限に押えながら多数の共通信号路を1つの
システム内でリンクさせる作用がある。
また、前記共通信号路層と信号源の接続、切り離しが可
能な手段を施すことにより、マルチリンクプロセッサシ
ステムを構築した時の共通信号路の待ち時間を少なくで
きる作用がある。
さらに、前記各別信号路層において、各別信号路層ごと
に切り離し可能となる手段を施すことにより、マイコン
モジュールに対するマツチングや信号の人出力の追加な
どに対して、最適性を失うことなく対応することができ
る。
(実施例) 以下、図を参照しこの発明の共通信号伝送方式に関する
一実施例を説明する。第1図は、本発明実施例の基本構
成図である。図において、1は記憶部モジュール、3は
マイコンモジュール、5は人出カモジュール、7は多層
共通信号路である。
マイコンモジュール3clから3゜、、3は、記憶部モ
ジュールIMIから1Mn1や、入出カモジュール5・
、1から5T1.に、多層共通信号路7.1から7.n
7を介して読み書きする。
次に、各モジュールの共通信号路の選択方式の・−・実
施例を第2A図に示す。簡単のために、各共通信号路9
.1から9.。、の信号路数は、2本とする。11は、
信号路選択回路で、たとえば、アドレスの上位桁とデコ
ードするとか、ソフト的に選択信号を発生せしめる回路
である。
モジュール13から共通信号路に対する信号151.1
52は、3状態バツフア17を介して各共通信号路9.
1〜9.7.と結ばれている。
いま、前記信号路選択回路11が、例えば論理1のよう
な選択信号19nを出力し、その他の選択信号は、例え
ば論理0のように何も出力しないとする。すると共通信
号路9.1や9.2へは共通信号路選択信号は出力され
ない。したがって、3状態バツフアを介している信号1
51,152は、これらの共通信号路へは何も影響する
ことがない。
しかしかながら、共通信号路9.。へは、共通信号路選
択信号19□が出力されるため、3状態バツフアを介し
た信号151,152は、この信号路に信号を出力する
ことができる。
また、記憶部モジュール1や人出カモジュール5などで
は、ある選択信号だけが出力されるようにハード的に固
定しておけば、従来のシステムと全く同等に機能させる
ことができる。
次に別のマイコンモジュールが追加されたり、別の記憶
部モジュールが追加されたり、あるいはソフトの内容変
更により、最適システムを構築するだめに新たな共通信
号路の追加が必要になった場合を説明する。
第2B図は、このような新たな共通信号路の追加が必要
になった際の本発明の一実施例を示す各別層の共通信号
路のユニット構成図である。第2B図において、各モジ
ュール信号群211から210や、各モジュールの共通
信号路選択信号群231から23nは、各モジュール信
号入力用コネクタ251から25nを通して前記共通信
号路ユニットに導入される。そして、これらの信号は、
各モジュール信号出力用コネクタ271から270を経
由してそのまま前記共通信号路ユニットから出力する。
この時、モジュール信号入力用コネクタ25は、モジュ
ール信号出力用コネクタ27に対し、相対的に雄雌にし
ておき容易に接続可能なものとする。
また、前記各別モジュール信号群211から21nは、
第2B図に示す共通信号路ユニット内部で3状態バツフ
アを介して前記共通信号路と結線されている。
第2B図に示す共通信号路ユニットでは、該共通信号路
ユニットに汎用性を持たせるために、共通信号路番号選
択部29とデコーダ311から31nを備えている。共
通信号路番号選択部29は、例えばスイッチ要素で構成
しておき、所望の選択信号を決定するところである。こ
れにより、デコーダ31は、各モジュールからの共通信
号路選択信号群のうちの1つを、3状態バツフアの状態
遷移用信号として出力する。このようにシステムを構築
することにより、何種類もの専用の共通信号路ユニット
を用いる必要がなくなる。
次に本発明の共通信号伝送方式を使ったシステムの実施
例の効果について具体的に説明する。従来例と同じ式(
1)1式(2)1式(8)に関する演算を、3個のマイ
コンモジュールと3個の記憶部モジュルを使って行う場
合について比較しでみる。
ここに、第3A図は、このような条件で本発明の共通信
号路方式を使った時のシステムの実施例を示す構成図で
ある。図において、33M、、33Mb+  33Mc
はそれぞれ3個の記憶部モジュール、35ca、 35
eb、 35ccはそれぞれ3個のマイコンモジュール
、37sa、37sb、37scはそれぞれ共通信号路
を示す。
第3B図は、それぞれのモジュールに関する処理時間を
従来例と条件を同一にした時のタイミングを示すチャー
トである。図において、記憶部よりマイコンモジュール
にデータを取り込む時間を従来例と同じ2t、マイコン
モジュールの加算演算時間を同様に2t、マイコンモジ
ュールより記憶部にデータを書き込む時間を同様に2t
とすると、1個のマイコンモジュールを使用した従来例
では、総処理時間が、式(3)と同様のやり方で式(9
)の右辺に示すように(12N+3)tであるのに対し
、第3B図の本発明実施例の方式では1.(4N+1)
tとなる。これは従来例の1個のマイコンモジュールで
共通信号路を多層構造にしない場合の総処理時間と比較
し、正確に1/3の時間で処理されることを示す。
また、マイコンモジュールを複数個追加しても、第3B
図と同じ処理であれば、本発明実施例の方式での総処理
時間は(4N+1)tである。
以上により、m個のマイコンモジュールを使用した本発
明実施例のシステムでは、従来例の1個のマイコンモジ
ュールの場合の1/mの短時間で処理を終了できる。
[発明の効果] 以上説明したように、この発明の共通信号伝送方式では
、送信側の複数個の信号源からの信号を複数個の受信側
の宛先へ伝送する共通信号路を多層構造化することによ
り、スペース的な増加を最小限に抑えながら多数の共通
信号路を1つのシステム内で構成することを可能にする
また、共通信号路層と信号源との接続・切り離しが可能
な手段により、マルチリンクプロセッサを構成した際の
共通信号路の待ち時間を少なくし、総処理時間を短時間
とすることができる。
また、マイコンモジュールや人出力の追加などに対して
、適切なマツチングを維持しつつ対応することができる
【図面の簡単な説明】
第1図はこの発明の共通信号伝送方式の一実施例を示す
基本構成図、第2A図は本発明に関する各モジュールの
共通信号路の選択方法の一実施例を示す図第2B図は、
本発明実施例の各別層の共通信号路のユニット構成図、
第3A図はマイコンモジュール3個と記憶部モジュール
3個で構成された本発明の一実施例のシステム構成図、
第3B図は第3A図に示す実施例のタイミングチャート
、第4図は従来例のマルチリンクプロセッサのシステム
構成図、第5図は従来例に関する共通信号路の構成図、
第6A図はマイコンモジュール1個と記憶部モジュール
2個で構成された従来例のシステム構成図、第6B図は
第6A図に示す従来例のシステムでのタイミングチャー
ト、第7A図はマイコンモジュール2個と記憶部モジュ
ール2個で構成された従来例のシステム構成図、第7B
図は第7A図に示すシステムでの処理を示すタイミング
チャート、第7C図はデータ読み書き時間を変えた時の
第7A図のシステムでの処理を示すタイミングチャート
、第8A図はマイコンモジュール3個と記憶部モジュー
ル3個で構成された従来例システムの構成図、第8B図
は第8A図に示すシステムでの処理を示すタイミングチ
ャートである。 1.33.101.121・・・記憶部モジュール3.
35.103.125・・・マイコンモジュール5・・
・入出カモジュール 7、8. 9. 37. 123・・・共通信号路11
・・・共通信号路調停用信号路 15・・・モジュール入出力信号 17・・・3状態バツフア 19・・・共通信号路選択信号 21・・・モジュール入出力信号群 23・・・共通信号路選択信号

Claims (2)

    【特許請求の範囲】
  1. (1)複数の信号線を有するデータバスを介して、複数
    の送受信装置間で信号伝送を行う信号伝送方式において
    、複数個の送信装置側の信号源からの信号を、複数個の
    受信装置側の宛先へ伝送する共通信号路を多層構造にす
    ることを特徴とする共通信号伝送方式。
  2. (2)前記信号路層と前記信号源との接続切り離しが可
    能であることを特徴とする請求項1記載の共通信号伝送
    方式。
JP25379988A 1988-10-11 1988-10-11 共通信号伝送方式 Pending JPH02101839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25379988A JPH02101839A (ja) 1988-10-11 1988-10-11 共通信号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25379988A JPH02101839A (ja) 1988-10-11 1988-10-11 共通信号伝送方式

Publications (1)

Publication Number Publication Date
JPH02101839A true JPH02101839A (ja) 1990-04-13

Family

ID=17256314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25379988A Pending JPH02101839A (ja) 1988-10-11 1988-10-11 共通信号伝送方式

Country Status (1)

Country Link
JP (1) JPH02101839A (ja)

Similar Documents

Publication Publication Date Title
EP0601029A1 (en) Input/output arrangement for massively parallel computer system
GB2140589A (en) An array of a plurality of processing elements
US4251879A (en) Speed independent arbiter switch for digital communication networks
US20090113172A1 (en) Network topology for a scalable multiprocessor system
US11017290B2 (en) Signal processing module, especially for a neural network and a neuronal circuit
US7734896B2 (en) Enhanced processor element structure in a reconfigurable integrated circuit device
US11625356B2 (en) Network computer with two embedded rings
JPH06290157A (ja)
CN110059797B (zh) 一种计算装置及相关产品
JPH0668053A (ja) 並列計算機
US7191311B2 (en) Method and system of interconnecting processors of a parallel computer to facilitate torus partitioning
CN107018071B (zh) 一种基于“包-电路”交换技术的路由模式切换配置器
US20230305991A1 (en) Network Computer with Two Embedded Rings
US11372791B2 (en) Embedding rings on a toroid computer network
CN114764374A (zh) 一种在加速卡系统中执行通信任务的方法和设备
JPH02101839A (ja) 共通信号伝送方式
CN111260043A (zh) 数据选择器、数据处理方法、芯片及电子设备
CN111260042A (zh) 数据选择器、数据处理方法、芯片及电子设备
US8300635B2 (en) Programmable crossbar structures in asynchronous systems
US4531209A (en) Self-routing steering network
CN112527714A (zh) 一种服务器的peci信号互联方法、系统、设备以及介质
CN113722053A (zh) 数据访问控制电路、方法、电子设备及计算机可读存储介质
CN111258632B (zh) 数据选择装置、数据处理方法、芯片及电子设备
CN114095289B (zh) 数据多播电路、方法、电子设备及计算机可读存储介质
JPH1166024A (ja) クロスバスイッチ切換システム