JPH0197173A - High frequency pwm full-bridge power converter - Google Patents

High frequency pwm full-bridge power converter

Info

Publication number
JPH0197173A
JPH0197173A JP62252180A JP25218087A JPH0197173A JP H0197173 A JPH0197173 A JP H0197173A JP 62252180 A JP62252180 A JP 62252180A JP 25218087 A JP25218087 A JP 25218087A JP H0197173 A JPH0197173 A JP H0197173A
Authority
JP
Japan
Prior art keywords
switching
low
loss
speed
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62252180A
Other languages
Japanese (ja)
Other versions
JP2664163B2 (en
Inventor
Junichi Nishizawa
潤一 西澤
Naoshige Tamamushi
玉蟲 尚茂
Koichi Mitamura
三田村 紘一
Yukio Mitsui
三井 潔夫
Mitsuo Ikehara
池原 満雄
Toyota Wakao
若生 豊多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Electric Power Co Inc
Semiconductor Research Foundation
Tsuken Electric Industrial Co Ltd
Original Assignee
Tohoku Electric Power Co Inc
Semiconductor Research Foundation
Tsuken Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Electric Power Co Inc, Semiconductor Research Foundation, Tsuken Electric Industrial Co Ltd filed Critical Tohoku Electric Power Co Inc
Priority to JP62252180A priority Critical patent/JP2664163B2/en
Priority to KR1019880002999A priority patent/KR910000543B1/en
Priority to EP88104565A priority patent/EP0284021B1/en
Priority to DE3852330T priority patent/DE3852330T2/en
Priority to CN88101565A priority patent/CN1019440B/en
Publication of JPH0197173A publication Critical patent/JPH0197173A/en
Priority to US07/545,148 priority patent/US5021936A/en
Application granted granted Critical
Publication of JP2664163B2 publication Critical patent/JP2664163B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To improve power conversion efficiency, by combining an element having low switching loss and an element having low conduction loss. CONSTITUTION:In a high frequency PWM inverter, BPT(bipolar transistors) are employed as switching elements constituting switching sections 2-1, 2-2 for carrying out low speed switching with a signal wave, while SIT(static induction transistors) are employed as switching elements constituting switching sections 3-1, 3-2 for carrying out high speed switching with a modulated wave. Although loss determined from switching loss and conduction loss is a function of operating frequency, total power conversion efficiency of a PWM full-bridge circuit is maximized when a low speed element having a low ON-voltage is combined with a high speed element having a relatively high ON-voltage.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチングロスとコンダクションロスのそ
れぞれ異なるスイッチング素子を組合せてブリッジを構
成することにより、高い変換効率を得る高周波PWMフ
ルブリッチ電力変換装置に関するものであり、順変換、
逆変換、順逆側変換、無効電力補償、及びアクティブフ
ィルタ等の電力変換装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a high frequency PWM full bridge power conversion device that obtains high conversion efficiency by configuring a bridge by combining switching elements with different switching losses and conduction losses. It is about the forward transformation,
The present invention relates to power conversion devices such as inverse conversion, forward/reverse conversion, reactive power compensation, and active filters.

〔発明の背景〕[Background of the invention]

従来、PWMインバータ等のPWMフルブリッジ電力変
換装置にはスイッチング素子としてバイポーラトランジ
スタ(以下rBPTJと言う)、GTO等の比較的低速
の電力用自己消弧要素子が用いられており、そのPWM
の変調周波数は500Hz 〜2k Hz 、PWMパ
ルス数も数パルスル十数パルスと比較的長いパルスの組
合せから成っていた。
Conventionally, relatively low-speed power self-extinguishing elements such as bipolar transistors (hereinafter referred to as rBPTJ) and GTO have been used as switching elements in PWM full-bridge power conversion devices such as PWM inverters.
The modulation frequency was 500 Hz to 2 kHz, and the number of PWM pulses was a combination of several pulses, ten or more pulses, and relatively long pulses.

これら長パルスのパルス列からなるPWM波形では、イ
ンバータの出力波形を正弦波に保つためには、大ぎなL
CC共同回路フィルターを必要としていた。
In the PWM waveform consisting of a pulse train of these long pulses, in order to keep the inverter output waveform as a sine wave, it is necessary to
A CC common circuit filter was required.

ところで、静電誘導トランジスタ(SIT)、静電誘導
サイリスタ(Srサイリスタ)など電力用高速スイッチ
ング素子の出現によりPWMの変調周波数も数十k H
z 1PWMパルス数も数百パルスの短パルスの組合せ
が可能となり、PWMの変調周波数の高周波数化によっ
てインバータの出力波形は無歪みの正弦波を得ることが
可能となった。
By the way, with the advent of high-speed switching elements for power such as static induction transistors (SIT) and static induction thyristors (Sr thyristors), the modulation frequency of PWM has increased to several tens of kHz.
z It has become possible to combine short pulses of several hundred pulses per PWM pulse, and by increasing the PWM modulation frequency, it has become possible to obtain an undistorted sine wave as the output waveform of the inverter.

しかし、高周波PWMインバータ等のPWMフルブリッ
ジ電力変換装置の変換効率は、スイッチング素子のスイ
ッチングロスのために変調周波数を高くする程変換効率
の低下は避けられない。高周波PWMフルブリッジ電力
変換装置に用いられる自己消弧型スイッチング素子は、
そのスイッチング時間とオン電圧の間にトレードオフ関
係があり、従来、高周波PWMフルブリッジ電力変換装
置には、キャリア周波数の高周波数化の目的のため使用
するスイッチング素子のオン抵抗を犠牲にして高速な素
子を、フルブリッジの全素子に使用してきた。
However, the conversion efficiency of a PWM full-bridge power converter such as a high-frequency PWM inverter inevitably decreases as the modulation frequency becomes higher due to switching loss of switching elements. Self-extinguishing switching elements used in high-frequency PWM full-bridge power converters are:
There is a trade-off relationship between switching time and on-voltage, and conventional high-frequency PWM full-bridge power converters have been designed to achieve high speed at the expense of the on-resistance of the switching elements used to increase the carrier frequency. The device has been used in all full-bridge devices.

この結果、PWM方式の高周波化が図られてきたが使用
素子のオン抵抗の高さから、装置の損失が大きく、高効
率化への道がとざされていた。
As a result, attempts have been made to increase the frequency of the PWM system, but due to the high on-resistance of the elements used, the loss of the device is large, and the path to higher efficiency has been blocked.

従ってスイッチング速度の速いものを用いることにより
、スイッチングロスは減少させられるが、一方、コンダ
ラシ1ヨンロスの増加を招き、総合的に見た変換効率に
tよ限界が生じてくる。具体的には半導体スイッチング
素子としては、バイポーラトランジスタ、MOSトラン
ジスタ、SrT、Slサイリスタ、IGB71GTO等
々と各柚存在する。
Therefore, by using a device with a high switching speed, the switching loss can be reduced, but on the other hand, the conversion loss will increase, and the overall conversion efficiency will be limited by t. Specifically, semiconductor switching elements include bipolar transistors, MOS transistors, SrT, Sl thyristors, IGB71GTO, and the like.

具体的数値をもとに素子の特性を説明すると、静電誘導
サイリスタ(Slサイリスタ)の場合、20k 1−1
z 〜100k Hz テ動作させる高周波用途の素子
ではオン電圧は3〜5vと高くなるかわり、スイッチン
グ時のティルミ流及びテイル時間の低減化とともにター
ンオフ時間は1.5μs以下となるものも1200■−
300A級素子で得られている。これはpt%Au、電
子線照射、プロトン照射等のライフタイム制御を行なっ
た場合であるが、一方、このようなライフタイム制御を
行なわない場合にはオン電圧は300Aで1.5V以下
、ターンオフ時間は10%〜90%で測定して15μs
〜20μsである。すなわち、1200V−300A級
SIサイリスタの例ではライフタイム制御を行なって高
速化させるとともにオン電圧の上昇を招くが、ライフタ
イム制御を行なわなければ、極めてオン電圧の低い素子
となる。
To explain the characteristics of the element based on specific numerical values, in the case of an electrostatic induction thyristor (Sl thyristor), 20k 1-1
In high-frequency devices that operate at 100kHz to 100kHz, the on-voltage is as high as 3 to 5V, but due to the reduction of the Tilmi current and tail time during switching, the turn-off time is 1200μs or less.
Obtained with a 300A class element. This is the case when lifetime control such as pt%Au, electron beam irradiation, proton irradiation, etc. is performed, but on the other hand, when such lifetime control is not performed, the on-voltage is 1.5V or less at 300A, and the turn-off is The time is 15μs measured at 10% to 90%
~20 μs. That is, in the example of a 1200V-300A class SI thyristor, lifetime control is performed to increase the speed and increase the on-voltage, but without lifetime control, the device becomes an element with an extremely low on-voltage.

第1図は、オン電圧Voxとターンオフ時間を顎(10
%〜90%)のトレードオフ関係を1200Vtf&S
 rサリスタのアノード側素子構造の異なる素子につい
て調べた結果である。Slサイリスタに対してライフタ
イム制御は行なっていない。第1図でA−Fは素子構造
の差を示しており、第2図にその構造を示す。アノード
側構造の差によってvohとj ofFのトレードオフ
関係が大きく変わることを示している。第1図には12
00v系、1700V系、180OV系としてのIGB
TにおけるVl1%とj oHのトレードオフ関係も示
されている。
Figure 1 shows the on-voltage Vox and turn-off time (10
%~90%) trade-off relationship of 1200Vtf&S
These are the results of research on elements with different anode side element structures of the r thalistor. No lifetime control is performed on the Sl thyristor. In FIG. 1, A-F indicates the difference in element structure, and FIG. 2 shows the structure. This shows that the trade-off relationship between voh and j ofF changes greatly depending on the difference in the anode side structure. Figure 1 shows 12
IGB as 00v system, 1700V system, 180OV system
The trade-off relationship between Vl1% and j oH at T is also shown.

ざらにMOSトランジスタとバイポーラトランジスタを
比較するとMOSトランジスタは高速用として、バイポ
ーラトランジスタは低速、低オン電圧用として向いてい
る。Slサイリスタは低速、低オン電圧用としても、高
速用としても、素子設計によって変化を加えることがで
きる。ノーマリオンタイプのSITとバイポーラトラン
ジスタを比較するとSITは高速用であり、バイポーラ
トランジスタは低速、低オン電圧用として向いている。
Roughly comparing MOS transistors and bipolar transistors, MOS transistors are suitable for high speed applications, while bipolar transistors are suitable for low speed and low on-voltage applications. The Sl thyristor can be changed depending on the element design, whether it is for low speed and low on-voltage or for high speed. Comparing normally-on type SITs and bipolar transistors, SITs are suitable for high speed applications, while bipolar transistors are suitable for low speeds and low on-voltage applications.

ノーマリオフタイプのSITは低オン電圧用であり、バ
イポーラトランジスタに比べてもオン電圧は低く、なお
かつ高速である。SrサイリスタとIGBTを比較する
と第1図に示されるように同じ1200■系ではSlサ
イリスタの方がライフタイム制御を行なうことなしに、
vohto仔のトレードオフは優れている。また大電力
分野に目を向けると、SlサイリスタとGTOを比較す
ると、Slサイリスタは高速用、GTOは低速用と云え
る。
The normally-off type SIT is for low on-voltage, and has a lower on-voltage than a bipolar transistor, and is faster. Comparing Sr thyristors and IGBTs, as shown in Figure 1, in the same 1200mm series, Sl thyristors have better performance without lifetime control.
The trade-off for vohto pups is excellent. Also, if we look at the field of high power and compare Sl thyristors and GTOs, we can say that Sl thyristors are for high speeds and GTOs are for low speeds.

従って素子特性上トレードオフの存在する半導体スイッ
チング素子を適材適所に用いることによって総合的なP
WMフルブリッジ電力変換装置の効率を高くすることが
考えられる。
Therefore, by using semiconductor switching elements, which have trade-offs in terms of element characteristics, by using the right materials in the right places, the overall P.
It is possible to increase the efficiency of the WM full-bridge power converter.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、高周波PWMフルブリッジ電力変換装
百の損失を低減化し、高効率化を考慮してなされたもの
で、低損失、高効率、高周波PWMフルブリッジ電力変
換装置を提供するものである。さらに具体的に本発明の
目的の一つはスイッチング素子で発生する全損失を最小
化する方向で低減化することを考慮してなされたもので
、高い変換効率を得る高周波PWMインバータを提供す
るものである。
An object of the present invention is to reduce the loss of a high-frequency PWM full-bridge power converter and to improve efficiency, and to provide a low-loss, high-efficiency, high-frequency PWM full-bridge power converter. be. More specifically, one of the objects of the present invention is to provide a high-frequency PWM inverter that achieves high conversion efficiency, which has been made in consideration of minimizing the total loss generated in switching elements. It is.

〔発明の概要〕[Summary of the invention]

この発明は、高周波PWMインバータ等のPWMフルブ
リッジ電力変換装置のブリッジ回路において信号波で低
速スイッチングするアームにはコンダクションロスの小
さいスイッチング素子を、変調波で高速スイッチングす
るアームにはスイッチングロスの小さいスイッチング素
子を用いることにより高い変換効率を得るようにしたも
のである。
This invention provides a bridge circuit for a PWM full-bridge power converter such as a high-frequency PWM inverter, in which a switching element with small conduction loss is installed in an arm that performs low-speed switching using a signal wave, and a switching element with low switching loss is installed in an arm that performs high-speed switching using a modulated wave. High conversion efficiency is achieved by using switching elements.

〔発明の実施例〕[Embodiments of the invention]

本発明の詳細な説明に先立ち、この発明の実証試験に用
いた高週波PWMインバータを例として説明する。
Prior to detailed description of the present invention, a high frequency PWM inverter used in a demonstration test of the present invention will be described as an example.

商用波PWMインバータの主回路構成を第3図に、PW
Mドライブ制御回路を第4図に、各部の波形を第5図に
示す。
Figure 3 shows the main circuit configuration of a commercial wave PWM inverter.
The M drive control circuit is shown in FIG. 4, and the waveforms of each part are shown in FIG.

信号波で低速スイッチングを行なうスイッチ部2−1.
2−2を構成するスイッチング素子はBPTとした。実
証試験に使用したBPTはオン電圧が0.28V/20
Aであり、コンダクションロスが非常に小さい。
Switch section 2-1 that performs low-speed switching using signal waves.
The switching element constituting 2-2 was a BPT. The BPT used in the demonstration test has an on-voltage of 0.28V/20
A, and the conduction loss is very small.

一方、変調波で高速スイッチングを行うスイッチ部3−
1.3−2を構成するスイッチング素子は、SITとし
た。実証試験に使用したSITはその動作原理上ストレ
ージタイムが無く、代表的なスイッチング時間のターン
オン時間250 ns、ターンオフ時間300 nsの
高速のものを用いた。
On the other hand, switch section 3- which performs high-speed switching using modulated waves
The switching element constituting 1.3-2 was an SIT. The SIT used in the demonstration test had no storage time due to its operating principle, and was a high-speed one with typical switching times of 250 ns for turn-on and 300 ns for turn-off.

第3図において1は電圧源Eを示す。すなわち電圧型イ
ンバータを例にとって説明する。■、■はそれぞれスイ
ッチング素子2−1.2−2に対するドライバ信号を示
し、■、■はそれぞれスイッチング素子3−1.3−2
  に対するドライバ信号を示している。4はPWM出
力波形(7)(第5図参照)に対するローパスフィルタ
であり、第5図(8)に示す正弦波波形を出力端子5に
出力する。第4図において6は正弦波発振器であり、た
とえば周波数30H2〜400H2の範囲で可変とする
。7は三角波パルス発生器であり、例えば周波数は10
kH2〜300k +2の範囲で可変とするように選ば
れる。8は矩形波発生器である。9は全波整流回路であ
り、11はコンパレータである。第5図(1)に示すよ
うに全波整流波形と三角波パルスとの比較を行ない第5
図(2)に示すPWM信号を作る。12はスイッチング
回路部であり13は波形整形部であり、それぞれ第5図
(3)、(4)の矩形波及び第5図(5)、(6)に示
すPWM信号波を出力し1.14は第3図における上下
のスイッチング素子の短絡防止のためのプツトタイム設
定回路である。以上の構成によって■、■、■、■に対
するドライバ信号波形、第5図の(3)、(4)、(5
)、(6)を(qている。
In FIG. 3, 1 indicates a voltage source E. In FIG. That is, a voltage type inverter will be explained as an example. ■ and ■ indicate driver signals for switching element 2-1.2-2, respectively, and ■ and ■ indicate switching element 3-1.3-2, respectively.
shows the driver signal for 4 is a low-pass filter for the PWM output waveform (7) (see FIG. 5), which outputs a sine wave waveform shown in FIG. 5 (8) to the output terminal 5. In FIG. 4, 6 is a sine wave oscillator, and the frequency is variable in the range of 30H2 to 400H2, for example. 7 is a triangular wave pulse generator, for example, the frequency is 10
It is selected to be variable in the range of kH2 to 300k+2. 8 is a square wave generator. 9 is a full-wave rectifier circuit, and 11 is a comparator. As shown in Figure 5 (1), the full-wave rectified waveform and the triangular pulse are compared, and the fifth
Create the PWM signal shown in Figure (2). 12 is a switching circuit section, and 13 is a waveform shaping section, which outputs the rectangular waves shown in FIGS. 5 (3) and (4) and the PWM signal waves shown in FIGS. 5 (5) and (6), respectively. 14 is a put-time setting circuit for preventing short circuit between the upper and lower switching elements in FIG. With the above configuration, the driver signal waveforms for ■, ■, ■, ■, (3), (4), (5) in FIG.
), (6) is (q).

実証試験に用いたSITは前述の如くターンオン時間2
50 ns、ターンオフ時間300nSと高速であるが
、順方向電圧降下は10Aで2゜3V (V、、−+0
.7V)と比較的高い。
As mentioned above, the SIT used in the demonstration test had a turn-on time of 2.
50 ns and turn-off time of 300 ns, but the forward voltage drop is 2°3V (V,, -+0
.. 7V), which is relatively high.

これに対して実証試験に用いたバイポーラトランジスタ
は順方向電圧降下は20Aでわずか0.28Vであり、
極めて小さいが、ターンオフ時間は12〜14μsと極
めて長い。これら2つの特徴を持つスイッチング素子を
それぞれ同一素子で第3図のPWMインバータとして構
成した場合と、高速なPWM信号で動作する3−1,3
−2のスイッチング素子としてSITを用い、低速信号
で動作する2−1,2−2のスイッチング素子をBPT
で構成する場合において、各々直流から交流への電力変
換効率ηを実験的に求めた結果を第6図に示す。第6図
では電力変換効率7を出力ACパワーPoの関数として
プロットしている。
In contrast, the bipolar transistor used in the demonstration test had a forward voltage drop of only 0.28V at 20A.
Although it is extremely small, the turn-off time is extremely long at 12 to 14 μs. A case where switching elements having these two characteristics are configured as a PWM inverter as shown in Fig. 3 using the same element, and 3-1, 3 which operate with a high-speed PWM signal.
- Using SIT as the switching element of 2, and BPT as the switching elements of 2-1 and 2-2 that operate with low-speed signals.
FIG. 6 shows the experimental results of the power conversion efficiency η from DC to AC in each case. In FIG. 6, the power conversion efficiency 7 is plotted as a function of the output AC power Po.

SITタイプとは第3図の2−1.2−2.3−1.3
−2をすべて上述のSITで構成したPWMインバータ
であり、BPTタイプとはすべて上述のBPTで構成し
たPWMインバータの場合である。これに対してSIT
、BPTの組合せタイプとは第3図の2−1.2−2の
低速スイッチング素子をBPTで構成し、3−1.3−
2の高速スイッチング素子をSITで構成した例である
。いずれもキャリア周波数は、f0=25kH2であり
、出力制限波はfO=50H2の例であり、変調度m−
0,80である。
What is SIT type? 2-1.2-2.3-1.3 in Figure 3
-2 is a PWM inverter made entirely of the above-mentioned SIT, and the BPT type is a PWM inverter made entirely of the above-mentioned BPT. On the other hand, SIT
, BPT combination type consists of the low-speed switching element 2-1.2-2 in Fig. 3 with BPT, and 3-1.3-
This is an example in which the second high-speed switching element is configured with SIT. In both cases, the carrier frequency is f0 = 25kHz, the output limiting wave is fO = 50H2, and the modulation degree m-
It is 0.80.

第6図から明らかなようにSITとBPTの組合せタイ
プが変換効率の点で優れていることがわかる。すなわち
、低速スイッチングであるが、オン電圧の低い素子であ
るBPTとBPTに比ベオン電圧は高いが高速スイッチ
ングの素子であるSITの組合せが、最も優れているこ
とがわかる。これは、PWMインバータにおける低速ア
ームと高速アームとして、それぞれ低オン電圧低速スイ
ッチング及び高速スイッチングの素子を用いることがよ
いことを示している。いずれもオン電圧vo7とターン
オフ時間1.任のトレードオフ関係において素子の選定
によって総合的な電力変換損失が最小となる組み合せが
存在することを示している。これを計算値により具体的
に示す。
As is clear from FIG. 6, the combination type of SIT and BPT is superior in terms of conversion efficiency. That is, it can be seen that the combination of BPT, which is a low-speed switching element with a low on-voltage, and SIT, which is a high-speed switching element with a high relative Beon voltage, is the most excellent. This indicates that it is preferable to use low on-voltage low-speed switching and high-speed switching elements as the low-speed arm and high-speed arm of the PWM inverter, respectively. In both cases, on-voltage vo7 and turn-off time 1. This shows that in any given trade-off relationship, there is a combination that minimizes the overall power conversion loss by selecting elements. This will be concretely shown using calculated values.

高速側スイッチングの使用素子のスイッチング時間、オ
ン抵抗を基準にとり、低速側スイッチングの使用素子を
高速側スイッチングの素子のスイッチング時間で5倍、
10倍、50倍、100倍、および200倍、オン抵抗
で1/2倍、115倍、1/10倍、1/20倍および
1/100倍の組合せで、出力同波数50H2、変調周
波@25kHzの高周波PWM方式で電力変換損失を計
算すると、低速側スイッチングの回数は、高速側スイッ
チングの回数250回に対し1回の割合であるが、低速
側スイッチング素子のスイッチング時間の増加によるス
イッチング損失の変化は、基準値1に対しスイッチング
時間に比例した第7図aに示す増加の傾向を示す。
Based on the switching time and on-resistance of the elements used in high-speed switching, the switching time of the elements used in low-speed switching is 5 times that of the elements used in high-speed switching,
Combinations of 10 times, 50 times, 100 times, and 200 times, on-resistance of 1/2 times, 115 times, 1/10 times, 1/20 times, and 1/100 times, output same wave number 50H2, modulation frequency @ When power conversion loss is calculated using a 25kHz high-frequency PWM method, the number of low-speed side switching is 1 for every 250 high-speed side switchings, but the switching loss due to the increase in the switching time of the low-speed side switching element is The variation exhibits an increasing trend, shown in FIG. 7a, proportional to the switching time relative to the reference value 1.

また、ブリッジ回路のオン抵抗は、低速側スイッチング
素子と高速側スイッチング素子との直列抵抗から、低速
側スイッチング素子のオン抵抗の低減によるオン損失の
変化は、基準値1に対し第7図すに示す漸減の傾向を示
す。
In addition, the on-resistance of the bridge circuit is determined from the series resistance between the low-speed switching element and the high-speed switching element, so the change in on-loss due to the reduction in the on-resistance of the low-speed switching element is as shown in Figure 7 with respect to the reference value 1. It shows a gradual decreasing trend.

いま、スイッチング時間5倍でオン抵抗1/2倍、スイ
ッチング時間10倍でオン抵抗115倍、スイッチング
時間50倍でオン抵抗1/10倍、スイッチング時間1
00倍でオン抵抗1/20倍、スイッチング時間200
倍でオン抵抗1/100倍の組合せでの損失の変化は基
準値1に対し第7図Cに示すスイッチング時間10倍で
オン抵抗115倍の組合せからスイッチング時間50倍
でオン抵抗1/10倍の組合せで基準値に対し23%程
度損失の最低となる領域が存在する。
Now, when the switching time is 5 times, the on resistance is 1/2 times, when the switching time is 10 times, the on resistance is 115 times, when the switching time is 50 times, the on resistance is 1/10 times, and the switching time is 1
00 times, on-resistance 1/20 times, switching time 200 times
The change in loss when the on-resistance is 1/100 times the standard value is as shown in Figure 7C, compared to the standard value 1. From the combination of 10 times the switching time and 115 times the on-resistance, the on-resistance is 1/10 times the switching time 50 times as shown in Figure 7C. There is a region where the loss is the lowest by about 23% with respect to the reference value for combinations of the following.

PWMインバータの場合キャリア周波数f。In the case of a PWM inverter, the carrier frequency f.

とスイッチング素子のスイッチングスピードto2、t
o仔及びプツトタイムt4で決まる最小パルス幅T、と
の間には 、+c =二二匡・・・(1) 2TP TP−t oH+t d +j on+j o什+td
十toン1. ・・・  く 2 ) の関係が存在し、(1)式で決まるチCが最大動作周波
数f卓を決めている。ここでmは変調度、t Q、はタ
ーンオン時間、【0すFはターンオフ時間、tdはゲッ
トタイムである。PWMインバータの場合、キ1?リア
周波数チCでPWMの高周波パルス動作する素子と、低
周波の周波数チ。で動作する素子が組合さることになる
。したがって高速動作する素子としてはチ0=I−網 27P で決まる最大動作周波数を上げる必要から高速
スイッチング素子であることが望ましく、オン電圧も低
いことが望ましい。
and the switching speed to2, t of the switching element
+c = 22 squares... (1) 2TP TP-t oH + t d +j on + j o + td
Ten tons 1. The following relationship exists, and the maximum operating frequency f determined by the equation (1) is determined by the following relationship. Here, m is the modulation degree, tQ is the turn-on time, 0sF is the turn-off time, and td is the get time. In the case of PWM inverter, Ki1? An element that operates with PWM high frequency pulses at rear frequency CH and low frequency frequency CH. The elements that operate in this way will be combined. Therefore, as an element that operates at high speed, it is desirable to use a high-speed switching element because it is necessary to increase the maximum operating frequency determined by 0=I-27P, and it is also desirable that the on-state voltage is low.

一方、低速動作する素子としてはオン電圧が低いことが
最も望ましいわけである。第8図はスイッチングデバイ
スのオン電圧とオン電流の特性をPWMインバータに用
いたSITとBPTについて示してものである。SIT
はBPTに比べ一桁以上高速スイッチングの性能を有す
るが、11Aの時オン電圧は2.61VとBPTに比べ
高い。一方、BPTは11Aの時0゜192VでありS
ITに比ベオン電圧は低いことがわかる。
On the other hand, for an element that operates at low speed, it is most desirable to have a low on-state voltage. FIG. 8 shows the on-voltage and on-current characteristics of switching devices for SIT and BPT used in PWM inverters. S.I.T.
has a switching performance that is one order of magnitude faster than that of BPT, but the on-voltage at 11 A is 2.61 V, which is higher than that of BPT. On the other hand, BPT is 0°192V at 11A and S
It can be seen that the Veon voltage relative to IT is low.

第6図はこのようなSITとBPTの組合せによってP
WMインバータとしての総合効率が良くなることを示し
ているわけである。
Figure 6 shows that by combining SIT and BPT like this, P
This shows that the overall efficiency as a WM inverter is improved.

なお、本発明は上記実施例のSITとBPTを組合せた
高周波PWMインバータに限るわけではなく、前述の如
く他の電力用半導体素子、例えば、高速のSIサイリス
タ′と低速のSlサイリスタの組合せであってもよく、
また場合によってはSlサイリスタを低オン電圧特性の
主かせる素子として用い、STTもしくはMOSFET
を高速用素子として用いる組合せであってもよく、ある
いはGTOとSrサイリスタの組合せであってもよく、
さらにIGBTとMOSFETあるいはIGBTとSI
Tの組合せであってもよいことは明らかである。さらに
同種のスイッチング素子であってもスイッチング時間、
オン抵抗の異なるものの組合せによって総合電力変換効
率を高めることができることは明らかである。
Note that the present invention is not limited to the high-frequency PWM inverter that combines the SIT and BPT of the above embodiment, but may be applied to other power semiconductor devices as described above, such as a combination of a high-speed SI thyristor' and a low-speed Sl thyristor. It's okay,
In some cases, Sl thyristors are used as the main element with low on-voltage characteristics, and STT or MOSFET
It may be a combination of using as a high-speed element, or it may be a combination of GTO and Sr thyristor,
Furthermore, IGBT and MOSFET or IGBT and SI
It is clear that a combination of T may also be used. Furthermore, even if the switching elements are of the same type, the switching time
It is clear that the overall power conversion efficiency can be increased by combining different on-resistances.

本発明はPWMフルブリッジ電力変換装置に関するもの
であり、順変換のみならず逆変換、順逆側変換、無効電
力補償及びアクティブフィルタ等の電力変換装置にも適
用されるものである。
The present invention relates to a PWM full-bridge power conversion device, and is applicable not only to forward conversion but also to power conversion devices such as inverse conversion, forward and reverse side conversion, reactive power compensation, and active filters.

スイッチング損失と導通損失で決まる損失は動作周波数
の関数となるが、上記実施例の如くオン電圧が低く、低
速な素子とオン電圧が比較的高くても高速な素子の組合
せによってPWMフルブリッジ回路として総合的な電力
変換効率が最大となることが本発明によって示された。
The loss determined by switching loss and conduction loss is a function of the operating frequency, but as in the above example, by combining a slow element with a low on-voltage and a high-speed element with a relatively high on-voltage, it is possible to create a PWM full-bridge circuit. The present invention has shown that the overall power conversion efficiency is maximized.

〔発明の効果〕〔Effect of the invention〕

本発明によればスイッチング損失の低い素子と導通損失
の低い素子とを組合せることによりPWMインバータ等
のPWMフルブリッジ電力変換装置の高周波化に伴う電
力変換効率の低下を抑え高い電力変換効率の電力変換装
置を得ることができる。
According to the present invention, by combining an element with low switching loss and an element with low conduction loss, the decrease in power conversion efficiency accompanying the increase in frequency of PWM full-bridge power conversion devices such as PWM inverters is suppressed, and power with high power conversion efficiency is achieved. A conversion device can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はターンオフ時間to仔とオン電圧VO〜のトレ
ードAフ関係を1200V系SIサイリスクについてプ
ロットした図であり、同時に1200V、1700V1
1800V系ニオケるIGBTも示す図、第2図A乃至
Fはアノード側素子構造の異なるSlサイリスタを示す
図、第3図はPWMインバータの主回路ブロックを示す
図、第4図はPWMインバータの制御回路ブロックを示
す図、第5図は正弦波PWMインバータとしての動作波
形を示す図、第6図は変換効率ηと出力パワーP6の実
験結果を示す図、第7図はロスの増減の計算例を示す図
、第8図はスイッチングデバイスのオン電圧と電流の関
係を示す図である。 第2図 結3 図 慈4図 オン電流IoJcr^) 手  続  補  正  書 く方式)特許庁長官 小
 川 邦 夫 殿 1、事件の表示 昭和62年特許願第252180号 2、発明の名称 高周波PWMフルブリッジ電力変換装
置 3、補正をする者 事件との関係 特許出願人 住 所 宮城系仙台市川内(番地なし)4、補正命令の
日付く発送臼) 昭和62年12月22日 「図面(第2図(補正)〉」゛・′4+、、、”l’6
、補正の内容 別紙の通り 7、添付書類の目録 (1)図  面  1通 1、本願明細書第5頁第10行記載の「第2図に」を[
第2図(a )乃至(f)に」と補正する2、同書第1
7頁第10行記載の「第2図A乃至F」を「第2図(a
 ’)乃至(f)」と補正する3、図面第2図を添付図
面の如く補正する。 Il!2   図
Figure 1 is a diagram plotting the trade relationship between turn-off time and on-voltage VO for 1200V system SI risk, and at the same time 1200V and 1700V1
A diagram showing a 1800V system IGBT, Figures 2A to F are diagrams showing Sl thyristors with different anode side element structures, Figure 3 is a diagram showing the main circuit block of a PWM inverter, and Figure 4 is a diagram showing control of the PWM inverter. Figure 5 is a diagram showing the circuit block, Figure 5 is a diagram showing operating waveforms as a sine wave PWM inverter, Figure 6 is a diagram showing experimental results of conversion efficiency η and output power P6, Figure 7 is an example of calculation of loss increase/decrease. FIG. 8 is a diagram showing the relationship between on-voltage and current of a switching device. 2nd figure 3 Figure 4 On-current IoJcr^) Procedures Amendment Writing method) Director General of the Japan Patent Office Kunio Ogawa 1, Indication of the case Patent Application No. 252180 of 1988 2, Name of the invention High frequency PWM Full-bridge power converter 3, relationship with the case of the person making the amendment Patent applicant address: 4 Kawauchi, Sendai City, Miyagi region (no address), shipping mill with the date of the amendment order) December 22, 1988 "Drawing (No. Figure 2 (corrected)゛・'4+,,,"l'6
, Contents of the amendment as shown in Attachment 7, List of attached documents (1) Drawings 1 copy 1, "In Figure 2" stated on page 5, line 10 of the specification of the present application [
2, Ibid., No. 1
“Figure 2 A to F” written on page 7, line 10 has been changed to “Figure 2 (a
') to (f)'' 3. Figure 2 of the drawing is amended as shown in the attached drawing. Il! 2 figure

Claims (1)

【特許請求の範囲】[Claims] PWM方式のフルブリッジ電力変換装置のブリッジを構
成するスイッチング素子において、信号波でスイッチン
グするアームにはコンダクションロスの小さい素子を用
い、また、変調波でスイッチングするアームにはスイッ
チングロスの小さい素子を用いることを特徴とする高周
波PWMフルブリッジ電力変換装置。
In the switching elements that make up the bridge of a PWM full-bridge power converter, an element with low conduction loss is used in the arm that switches with a signal wave, and an element with low switching loss is used in the arm that switches with a modulated wave. A high frequency PWM full bridge power conversion device characterized in that it is used.
JP62252180A 1987-03-24 1987-10-06 High frequency PWM full bridge power converter Expired - Fee Related JP2664163B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62252180A JP2664163B2 (en) 1987-10-06 1987-10-06 High frequency PWM full bridge power converter
KR1019880002999A KR910000543B1 (en) 1987-03-24 1988-03-21 Pwm power converter
EP88104565A EP0284021B1 (en) 1987-03-24 1988-03-22 PWM power converter
DE3852330T DE3852330T2 (en) 1987-03-24 1988-03-22 Pulse width modulated power converter.
CN88101565A CN1019440B (en) 1987-03-24 1988-03-23 Pwn power converter
US07/545,148 US5021936A (en) 1987-03-24 1990-06-28 PWM power converter using mixed bipolar and static induction transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62252180A JP2664163B2 (en) 1987-10-06 1987-10-06 High frequency PWM full bridge power converter

Publications (2)

Publication Number Publication Date
JPH0197173A true JPH0197173A (en) 1989-04-14
JP2664163B2 JP2664163B2 (en) 1997-10-15

Family

ID=17233603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62252180A Expired - Fee Related JP2664163B2 (en) 1987-03-24 1987-10-06 High frequency PWM full bridge power converter

Country Status (1)

Country Link
JP (1) JP2664163B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351107B1 (en) 1999-07-08 2002-02-26 Tdk Corporation Driving device of switching element in power conversion device using current control semiconductor switching element
US6353543B2 (en) 1999-09-16 2002-03-05 Tdk Corporation Switching circuit of power conversion apparatus
US6414854B2 (en) 2000-01-12 2002-07-02 Tdk Corporation Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element
WO2018070270A1 (en) * 2016-10-12 2018-04-19 日立オートモティブシステムズ株式会社 Power conversion device and system using same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250818B1 (en) 2012-05-22 2013-07-31 東洋システム株式会社 Full bridge power converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505431A (en) * 1973-05-18 1975-01-21
JPS5341729A (en) * 1976-09-29 1978-04-15 Hitachi Ltd Inverter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505431A (en) * 1973-05-18 1975-01-21
JPS5341729A (en) * 1976-09-29 1978-04-15 Hitachi Ltd Inverter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351107B1 (en) 1999-07-08 2002-02-26 Tdk Corporation Driving device of switching element in power conversion device using current control semiconductor switching element
US6353543B2 (en) 1999-09-16 2002-03-05 Tdk Corporation Switching circuit of power conversion apparatus
US6414854B2 (en) 2000-01-12 2002-07-02 Tdk Corporation Driving device and method of switching element in power conversion apparatus using current-controlled semiconductor switching element
WO2018070270A1 (en) * 2016-10-12 2018-04-19 日立オートモティブシステムズ株式会社 Power conversion device and system using same
US11171576B2 (en) 2016-10-12 2021-11-09 Hitachi Astemo, Ltd. Power conversion device and system using the same

Also Published As

Publication number Publication date
JP2664163B2 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
US5021936A (en) PWM power converter using mixed bipolar and static induction transistors
US10320278B2 (en) Semiconductor device having a decreased switching loss
US4876635A (en) Series resonant inverter with lossless snubber-resetting components
JPH05502365A (en) Method of controlling power converter using auxiliary resonant commutation circuit
JPH10327585A (en) Power converter
EP3029821B1 (en) Semiconductor device and power conversion device
US10601303B2 (en) Control method and device for circuit with a bridge arm of a switch
Govindaraju et al. Performance improvement of multiphase multilevel inverter using hybrid carrier based space vector modulation
Lai et al. A novel resonant snubber based soft-switching inverter
US20150092467A1 (en) Driver Circuit for a Pair of Semiconductor Switches in a Leg of a Three-Level Inverter Half-Bridge
KR20030011274A (en) Method and device for reducing harmonics in power converters
JPH10108474A (en) Multilevel switching type power converter
US7199622B2 (en) Interleaving control type inverter
JPH0197173A (en) High frequency pwm full-bridge power converter
JP2009081969A (en) Bidirectional switch
JP2005237194A (en) Control unit for electric vehicle
Sharma et al. Harmonic analysis and comparison between single phase three-level pulse width modulation (PWM) inverter and sinusoidal pulse width modulation (SPWM) inverter implementing analog circuits
Matsuse et al. Improved current source GTO inverter-fed induction motor drives with PWM-controlled thyristor converter
Pirinççi et al. A New Approach for a Single-Phase Matrix Converter Operating as Frequency Changer
JP2554327B2 (en) Triangle wave comparison high frequency PWM power converter
JPH0287975A (en) Single-phase inverter
JP2005176600A (en) Control unit of electric vehicle
JPS63240377A (en) Pulse width correcting pwm power converter
Alawieh et al. A novel dead time elimination strategy with zero crossing enhancement for voltage inverters
US20220294365A1 (en) Current source inverter using bidirectional switches with bidirectional power flow capability

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees