JPH0191505A - 温度補償型アクテイブバイアス増幅器 - Google Patents
温度補償型アクテイブバイアス増幅器Info
- Publication number
- JPH0191505A JPH0191505A JP62249233A JP24923387A JPH0191505A JP H0191505 A JPH0191505 A JP H0191505A JP 62249233 A JP62249233 A JP 62249233A JP 24923387 A JP24923387 A JP 24923387A JP H0191505 A JPH0191505 A JP H0191505A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- temperature
- transistor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電界効果トランジスタを用い、温度補償回路
を備えた増幅器に関するものである。
を備えた増幅器に関するものである。
従来、電界効果トランジスタＣ以下ＦＥＴという）を使
った増幅器では、 ＦＥＴの直流バイアス特性の経時
変化による信号増幅機能の劣化を防止するために、
ＦＥＴの直流バイアス回路にトランジスタを用いたアク
ティブバイアス増幅器が知られている。
った増幅器では、 ＦＥＴの直流バイアス特性の経時
変化による信号増幅機能の劣化を防止するために、
ＦＥＴの直流バイアス回路にトランジスタを用いたアク
ティブバイアス増幅器が知られている。
第１図は上述のアクティブバイアス増幅器の一実施例を
示す図である。
示す図である。
１１１はＦＥＴ、 （１ａＬ （１ｂ）、 （１ｃ）
はそれぞれＦＥＴ （１１のゲート端子、ドレイン端
子、ソース端子、（２１はゲート端子（１ａ）に接続す
る信号入力端子、 ＋３１はドレイン端子Ｃ市）に接続
する信号出力端子、（４１はトランジスタ、 （４ａ
Ｌ （４ｂ）、 （４ｃ）はそれぞれトランジスタイ４
１のベース端子、コレクタ端子、エミッタ端子、（５）
は正電源端子、（６１は負電源端子、（７１はトランジ
スタ１４１のエミッタ端子（４ｃ）に「流電位を与える
第１の抵抗、（８Ｉはトランジスタ（４：のコレクタ端
子（４ｂ）に直流電位を与える第２の抵抗、（９１は第
２の抵抗（８１とともにＦＥＴ （１１のゲート端子（
１ａ）に直流電位を与える第３の抵抗、 ｆｉｔ）およ
びｔｌＬｌはトランジスタ（４１のベース端子（４ａ）
に直流電位を与えるための第４および第５の抵抗である
。
はそれぞれＦＥＴ （１１のゲート端子、ドレイン端
子、ソース端子、（２１はゲート端子（１ａ）に接続す
る信号入力端子、 ＋３１はドレイン端子Ｃ市）に接続
する信号出力端子、（４１はトランジスタ、 （４ａ
Ｌ （４ｂ）、 （４ｃ）はそれぞれトランジスタイ４
１のベース端子、コレクタ端子、エミッタ端子、（５）
は正電源端子、（６１は負電源端子、（７１はトランジ
スタ１４１のエミッタ端子（４ｃ）に「流電位を与える
第１の抵抗、（８Ｉはトランジスタ（４：のコレクタ端
子（４ｂ）に直流電位を与える第２の抵抗、（９１は第
２の抵抗（８１とともにＦＥＴ （１１のゲート端子（
１ａ）に直流電位を与える第３の抵抗、 ｆｉｔ）およ
びｔｌＬｌはトランジスタ（４１のベース端子（４ａ）
に直流電位を与えるための第４および第５の抵抗である
。
次に動作について説明する。ＦＥＴ （１１のソース端
子（１ｃ）は接地され、ゲート端子（１ａ）は第２の抵
抗（８１ヲ介して負の電圧を与えられ、ドレイン端子（
１ｂ）はトランジスタ＋４１のエミッタ端子（４Ｃ）を
介して正の電圧を与えられる。ＦＥＴ （１１の信号増
幅機能すなわち利得はこのゲート端子（１ａ）とドレイ
ン端子（１ｂ）のバイアス電圧によって決定される。こ
のとき信号入力端子（２１より入力された信号はＦＥＴ
（１１によって増幅され、信号出力端子（３１より出
力される。
子（１ｃ）は接地され、ゲート端子（１ａ）は第２の抵
抗（８１ヲ介して負の電圧を与えられ、ドレイン端子（
１ｂ）はトランジスタ＋４１のエミッタ端子（４Ｃ）を
介して正の電圧を与えられる。ＦＥＴ （１１の信号増
幅機能すなわち利得はこのゲート端子（１ａ）とドレイ
ン端子（１ｂ）のバイアス電圧によって決定される。こ
のとき信号入力端子（２１より入力された信号はＦＥＴ
（１１によって増幅され、信号出力端子（３１より出
力される。
次にトランジスタ１４１によるアクティブバイアス機能
を説明する。トランジスタ（４１０ベース端子（４ａ）
には、正電源端子（５）より供給される電圧が第４の抵
抗αＧおよび第５の抵抗（１１１によって分割されて決
まる電圧ｖＢが印加される。このときエミッタ端子（４
ｃ）の電圧ＶＥは、ベース電圧ＶＢおよびペース・エミ
ッタの電位差ＶＢＥとで決定され、トランジスタの能動
作用によりＶＥ：ＶＢ＋ＶＢＥ となる。ここでＶＢ
Ｅはトランジスタ固有の値で、トランジスタ（４）が適
切なバイアス電圧によって駆動されている場合は常に一
定値に保たれる。従ってペース電圧ＶＢが一定値の場合
、エミッタ電圧ＶＥも一定値となる。
を説明する。トランジスタ（４１０ベース端子（４ａ）
には、正電源端子（５）より供給される電圧が第４の抵
抗αＧおよび第５の抵抗（１１１によって分割されて決
まる電圧ｖＢが印加される。このときエミッタ端子（４
ｃ）の電圧ＶＥは、ベース電圧ＶＢおよびペース・エミ
ッタの電位差ＶＢＥとで決定され、トランジスタの能動
作用によりＶＥ：ＶＢ＋ＶＢＥ となる。ここでＶＢ
Ｅはトランジスタ固有の値で、トランジスタ（４）が適
切なバイアス電圧によって駆動されている場合は常に一
定値に保たれる。従ってペース電圧ＶＢが一定値の場合
、エミッタ電圧ＶＥも一定値となる。
上述のようにエミッタ電圧ＶＥが一定値なので。
正電源端子＋５１とエミッタ端子（４Ｃ）との電位差、
すなわち第１の抵抗（７）の端子間電圧ＶＲ１は常に一
定値になり、第１の抵抗＋７１に流れる電流ＩＲ１も一
定値に保たれる。このＩＲｌがＦＥＴ ｆｉ＋のドレイ
ン電流ＩＤとトランジスタ（４）のエミッタ電流ＩＥと
に分流するため、エミッタ電流ＩＥはドレイン電流ＩＤ
の変化に応じてＩＥ＝ ＩＲｌ −ＩＤ ’ｉ一定値に
するように流れる。
すなわち第１の抵抗（７）の端子間電圧ＶＲ１は常に一
定値になり、第１の抵抗＋７１に流れる電流ＩＲ１も一
定値に保たれる。このＩＲｌがＦＥＴ ｆｉ＋のドレイ
ン電流ＩＤとトランジスタ（４）のエミッタ電流ＩＥと
に分流するため、エミッタ電流ＩＥはドレイン電流ＩＤ
の変化に応じてＩＥ＝ ＩＲｌ −ＩＤ ’ｉ一定値に
するように流れる。
一万、エミッタ電流ＩＥに比例してコレクタ端子（４ｂ
）に流れるコレクタ電流ＩＣが第２の抵抗（８１および
第３の抵抗（９）に流れて生ずる電位差によって、ゲー
ト端子（１ａ）の電圧ｖＧが決定される。負電源端子（
６１の端子電圧が一定であるために、ゲート電圧ＶＧは
コレクタ電流ＩＣが増加すると減少し、 ＩＣが減少
すると負の電圧の方向に増大する。
）に流れるコレクタ電流ＩＣが第２の抵抗（８１および
第３の抵抗（９）に流れて生ずる電位差によって、ゲー
ト端子（１ａ）の電圧ｖＧが決定される。負電源端子（
６１の端子電圧が一定であるために、ゲート電圧ＶＧは
コレクタ電流ＩＣが増加すると減少し、 ＩＣが減少
すると負の電圧の方向に増大する。
しかるに、 ＦＥＴ（１１のドレイ電流ＩＤはゲート
電圧ＶＱによって決定される。すなわち、ゲート電圧Ｖ
Ｇが減少するとドレイン電流は増加し、逆にゲート電圧
ＶＳが負の電圧の方向に増大するとドレイン電流は減少
する。
電圧ＶＱによって決定される。すなわち、ゲート電圧Ｖ
Ｇが減少するとドレイン電流は増加し、逆にゲート電圧
ＶＳが負の電圧の方向に増大するとドレイン電流は減少
する。
従ってＦＥＴ ｍのドレイン電流Ｉ［）が減少するとト
ランジスタ（４１のエミッタ電流が増加し、これに比例
してコレクタ電流ＩＣが増加し、この結果ＦＥＴ （１
１のゲート電圧ＶＧは減少し、ドレイン電流１１）を増
加させる。逆にドレイン電流Ｉ［）が増加した場合には
ゲート電圧ＶＧが増大し、ドレイン電流ＩＤを減少させ
る。このようにトランジスタ（４）および第１〜第５の
抵抗（７１〜ｒ１１１は、トランジスタ１４１を介して
ＦＥＴ １１＋に負帰還をかけることにより。
ランジスタ（４１のエミッタ電流が増加し、これに比例
してコレクタ電流ＩＣが増加し、この結果ＦＥＴ （１
１のゲート電圧ＶＧは減少し、ドレイン電流１１）を増
加させる。逆にドレイン電流Ｉ［）が増加した場合には
ゲート電圧ＶＧが増大し、ドレイン電流ＩＤを減少させ
る。このようにトランジスタ（４）および第１〜第５の
抵抗（７１〜ｒ１１１は、トランジスタ１４１を介して
ＦＥＴ １１＋に負帰還をかけることにより。
ＦＥＴ １１１のドレイン電流ＩＤを一定値に保つ定電
流バイアス回路を構成する。
流バイアス回路を構成する。
このアクティブバイアス増幅器がＦＥＴ （ｔ＋のＭＲ
バイアス特性の経年変化に対してドレイン電流■Ｄを一
定値に保つように機能することを例を用いて説明する。
バイアス特性の経年変化に対してドレイン電流■Ｄを一
定値に保つように機能することを例を用いて説明する。
第７図はＦ’ＥＴ ｉｌ＋のゲート電圧ＶＱとドレイン
電流ＩＤの関連を示す特性図である。図１で実線Ａが初
期バイアス特性を表わし、また点Ｐが初期のバイアス点
を表わす。このＦＥＴ１ｎに経年変化が生じ、バイアス
特性が破線Ｂのように変化した場合、同一のゲート電圧
ＶＧＯではバイアス点はＱに移動し、ドレイン電流はＩ
ＤＯからＩＤ１のように変化し、利得も変動する。しか
るにアクティブバイアス増幅器ではドレイン電流を一定
値に保つようにゲート電圧がＶＧｌに変化し、すなわち
バイアス点はＰからＲに移動する。従って、 ＦＥＴの
直流バイアス特性に経年変化が生じても、アクティブバ
イアス機能によつ℃利得の劣化を防止する。
電流ＩＤの関連を示す特性図である。図１で実線Ａが初
期バイアス特性を表わし、また点Ｐが初期のバイアス点
を表わす。このＦＥＴ１ｎに経年変化が生じ、バイアス
特性が破線Ｂのように変化した場合、同一のゲート電圧
ＶＧＯではバイアス点はＱに移動し、ドレイン電流はＩ
ＤＯからＩＤ１のように変化し、利得も変動する。しか
るにアクティブバイアス増幅器ではドレイン電流を一定
値に保つようにゲート電圧がＶＧｌに変化し、すなわち
バイアス点はＰからＲに移動する。従って、 ＦＥＴの
直流バイアス特性に経年変化が生じても、アクティブバ
イアス機能によつ℃利得の劣化を防止する。
従来のアクティブバイアス増幅器は以上のように構成さ
れているので、 ＦＥＴの経時変化と同様に温度特性
の変化に対しても、ドレイン電流を一定に保つように動
作する。しかるにＦＥＴは同一のドレイン電流でも温度
によって利得が変化する特性を有しているため、従来の
アクティブバイアス回路では利得温度変動が大きｔ・と
いう問題点があった。
れているので、 ＦＥＴの経時変化と同様に温度特性
の変化に対しても、ドレイン電流を一定に保つように動
作する。しかるにＦＥＴは同一のドレイン電流でも温度
によって利得が変化する特性を有しているため、従来の
アクティブバイアス回路では利得温度変動が大きｔ・と
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、温度補償機能を有するアクティブバイアス増
幅器を得ることを目的とする。
たもので、温度補償機能を有するアクティブバイアス増
幅器を得ることを目的とする。
この発明に係る温度補償型アクティブバイアス増幅器は
、逆相入力端子に正特性サーミスタが接続された演算増
幅器をアクティブバイアス用のトランジスタのベース端
子に接続したものである。
、逆相入力端子に正特性サーミスタが接続された演算増
幅器をアクティブバイアス用のトランジスタのベース端
子に接続したものである。
この発明における演ｎ増幅器は、逆相入力端子に接続す
る正特性サーミスタの温度による抵抗値の変化に伴って
、トランジスタのベース電圧を変化させ、 ＦＥＴの
ドレイン電流を変化させる。この結果、前記演算増幅器
はＦＥＴによって構成される増幅回路の利得を温度の変
化によらず一定に保つように作用する。
る正特性サーミスタの温度による抵抗値の変化に伴って
、トランジスタのベース電圧を変化させ、 ＦＥＴの
ドレイン電流を変化させる。この結果、前記演算増幅器
はＦＥＴによって構成される増幅回路の利得を温度の変
化によらず一定に保つように作用する。
以下、この発明の一実施例を図について説明する。第１
図において、（１１はＦＥＴ、 （１ａ）、 （Ｉｂ
）、 （＋Ｃ）はそれぞれＦＥＴｆｌ＋のゲート端子、
ドレイン端子。
図において、（１１はＦＥＴ、 （１ａ）、 （Ｉｂ
）、 （＋Ｃ）はそれぞれＦＥＴｆｌ＋のゲート端子、
ドレイン端子。
＋２１はゲート端子（１ａ）に接続する毎号入力端子、
（３１はドレイン端子（１ｂ）に接続する信号出力端子
、 （４１はトランジスタ、 （４ａ）、 （４ｂ）
、 （４Ｃ）はそれぞれトランジスタｆ４１のペース端
子、コレクタ端子、エミッタ端子、（５１は正電源端子
、（６Ｉは負電源端子、（７）はトランジスタ（４１の
エミッタ端子（４ｃ）に直流電位を与える第１の抵抗、
（８１はトランジスタ【４１のコレクタ端子（４ｂ）に
直流電位を与える第２の抵抗、（９１は第２の抵抗（８
１とともにＦＥＴ ｍのゲート端子（１ａ）に直流電位
を与える第３の抵抗、 ａｎおよびａｉ＋はトランジス
タ＋４１のベース端子（４ａ）に直流電位を与えるため
の第４およびＷＪ５の抵抗、１１３は演算増幅器。
（３１はドレイン端子（１ｂ）に接続する信号出力端子
、 （４１はトランジスタ、 （４ａ）、 （４ｂ）
、 （４Ｃ）はそれぞれトランジスタｆ４１のペース端
子、コレクタ端子、エミッタ端子、（５１は正電源端子
、（６Ｉは負電源端子、（７）はトランジスタ（４１の
エミッタ端子（４ｃ）に直流電位を与える第１の抵抗、
（８１はトランジスタ【４１のコレクタ端子（４ｂ）に
直流電位を与える第２の抵抗、（９１は第２の抵抗（８
１とともにＦＥＴ ｍのゲート端子（１ａ）に直流電位
を与える第３の抵抗、 ａｎおよびａｉ＋はトランジス
タ＋４１のベース端子（４ａ）に直流電位を与えるため
の第４およびＷＪ５の抵抗、１１３は演算増幅器。
（１２ａ）〜（１２ｅ ）はそれぞれ演算増幅器の逆相
入力端子、正相入力端子、出力端子、正バイアス端子。
入力端子、正相入力端子、出力端子、正バイアス端子。
負バイアス端子、 ＋１３は正特性サーミスタ、ａ４は
正特性サーミスタとともに演算増幅器１ｚの正相入力端
子（１２ｂ）に直流電位を与える第６の抵抗、ａ９およ
びｎｅは負電源端子（６）より与えられる電圧を分割す
るための第７および第８の抵抗、ｃＩηは第７の抵抗ｔ
ｉＳおよび第８の抵抗によって分割された電圧を演算増
幅器Ｔｌりの逆相入力端子（１２ａ）に与えるための第
９の抵抗、 ａｍは演算増幅器ｆｉｇの出力端子（１２
ｃ）から逆相入力端子（１２ａ ）に帰還をかけるため
の第１０の抵抗、α９は演算増幅器ａ？を駆動させるた
めの正の雷９位を与える第１１の抵抗、ｃ！０は演算増
幅器α：５をｗ、ｉｐＩ′Ｉさせるための負の電位を与
えるための第１２の抵抗である。
正特性サーミスタとともに演算増幅器１ｚの正相入力端
子（１２ｂ）に直流電位を与える第６の抵抗、ａ９およ
びｎｅは負電源端子（６）より与えられる電圧を分割す
るための第７および第８の抵抗、ｃＩηは第７の抵抗ｔ
ｉＳおよび第８の抵抗によって分割された電圧を演算増
幅器Ｔｌりの逆相入力端子（１２ａ）に与えるための第
９の抵抗、 ａｍは演算増幅器ｆｉｇの出力端子（１２
ｃ）から逆相入力端子（１２ａ ）に帰還をかけるため
の第１０の抵抗、α９は演算増幅器ａ？を駆動させるた
めの正の雷９位を与える第１１の抵抗、ｃ！０は演算増
幅器α：５をｗ、ｉｐＩ′Ｉさせるための負の電位を与
えるための第１２の抵抗である。
次に実施例について説明する。本実施例において、
ＦＥＴのソース端子（１ｃ）が接地され、ゲート端子（
１ａ）が第２の抵抗を介して負の電圧全供給され。
ＦＥＴのソース端子（１ｃ）が接地され、ゲート端子（
１ａ）が第２の抵抗を介して負の電圧全供給され。
ドレイン端子（１ｂ）がトランジスタ＋４１のエミッタ
抵抗（４Ｃ）’を介して正の電圧を供給される点は従来
のアクティブバイアス増幅器と同一である。またＦＥＴ
ｆｉ＋の利得がゲート端子（１ａ）とドレイン端子（
１ｂ）のバイアス電圧によって決定される点、信号入力
端子（２１より入力された信号がＦＥＴ＋ｔ＋によって
増幅され、信号出力端子（３１より出力される点も従来
のアクティブバイアス増幅器と同一である。さらにトラ
ンジスタ（４）および第１〜第５の抵抗（７１〜（Ｉｌ
ｌが、トランジスタ＋４１を介してＦＥＴｆｌ＋に負帰
還をかけることにより、 ＦＥＴｆ＋＋のドレイン電
流ＩＤを一定値に保つ定電流バイアス回路を構成する点
も従来のアクティブバイアス増幅器と同一である。
抵抗（４Ｃ）’を介して正の電圧を供給される点は従来
のアクティブバイアス増幅器と同一である。またＦＥＴ
ｆｉ＋の利得がゲート端子（１ａ）とドレイン端子（
１ｂ）のバイアス電圧によって決定される点、信号入力
端子（２１より入力された信号がＦＥＴ＋ｔ＋によって
増幅され、信号出力端子（３１より出力される点も従来
のアクティブバイアス増幅器と同一である。さらにトラ
ンジスタ（４）および第１〜第５の抵抗（７１〜（Ｉｌ
ｌが、トランジスタ＋４１を介してＦＥＴｆｌ＋に負帰
還をかけることにより、 ＦＥＴｆ＋＋のドレイン電
流ＩＤを一定値に保つ定電流バイアス回路を構成する点
も従来のアクティブバイアス増幅器と同一である。
しかしながら本温度補償型アクティブバイアス増幅器で
は、トランジスタ（４１のペース端子（４ａ）に出力端
子（１２ｃ）が接続する演算増幅器αりと、前記演算増
幅器α２の正相入力端子（１２ｂ）に接続する正特性サ
ーミスタｆｉ３により利得の温度補償を行うことができ
る。
は、トランジスタ（４１のペース端子（４ａ）に出力端
子（１２ｃ）が接続する演算増幅器αりと、前記演算増
幅器α２の正相入力端子（１２ｂ）に接続する正特性サ
ーミスタｆｉ３により利得の温度補償を行うことができ
る。
演算増幅器α２は正電源端子（５１より第１１の抵抗ａ
９ヲ介して正バイアス端子（１２ｄ）に正のバイアスを
印加され、また負電源端子（６１より第１２の抵抗■を
介して負バイアス端子（１２ｅ）に負のバイアス金印加
され、適切な動作状態に設定された場合。
９ヲ介して正バイアス端子（１２ｄ）に正のバイアスを
印加され、また負電源端子（６１より第１２の抵抗■を
介して負バイアス端子（１２ｅ）に負のバイアス金印加
され、適切な動作状態に設定された場合。
一端が逆相入力端子（１２ａ）に接続する第９の抵抗ｆ
１７１の細端に生ずる電圧（以下、リファレンス電圧Ｖ
Ｒｅ ｆという）と、正相入力端子（１２ｂ）の電圧ｖ
十との電位差に応じた電圧Ｖｏｐ ｋ出力端子（１２ｃ
）に生ずる。
１７１の細端に生ずる電圧（以下、リファレンス電圧Ｖ
Ｒｅ ｆという）と、正相入力端子（１２ｂ）の電圧ｖ
十との電位差に応じた電圧Ｖｏｐ ｋ出力端子（１２ｃ
）に生ずる。
第３図は演算増幅器ｑ２の入出力電圧およびリファレン
ス電圧ＶＲＥＦの温度特性を示した図である。
ス電圧ＶＲＥＦの温度特性を示した図である。
直線Ｃはリファレンス電圧ＶＲＥＦを示し、この電圧値
は負電源電圧を第７の抵抗！１９および第８の抵抗αｅ
で分割することによって与えられるため。
は負電源電圧を第７の抵抗！１９および第８の抵抗αｅ
で分割することによって与えられるため。
温度によらず一定値となる。一方、正相入力端子電圧Ｖ
＋は負電源電圧を温度に比例して抵抗値が増大する正特
性サーミスタ０と第６の抵抗α４とで分割することによ
って与えられるため、温度によって電圧値が変什するよ
うに設定される。このとき演算増幅器１３は、リファレ
ンス電圧ＶＲＥＦと正相入力端子電圧Ｖ＋との電位差（
ＶＲＥＦ−Ｖ＋３ ’ｉ第９の抵抗Ｑ７１と第１０の
抵抗（１８の比で決まる増幅率で増幅するように動作し
、増幅された電圧ＶＯＰが出力端子（１２ｃ）に生ずる
。従ってこの出力電圧ＶＯＰは第３図の直線Ａに示すよ
うに、正相入力端子電圧Ｖ＋のわずかな温度変動によっ
て大きく変動するように設定される。
＋は負電源電圧を温度に比例して抵抗値が増大する正特
性サーミスタ０と第６の抵抗α４とで分割することによ
って与えられるため、温度によって電圧値が変什するよ
うに設定される。このとき演算増幅器１３は、リファレ
ンス電圧ＶＲＥＦと正相入力端子電圧Ｖ＋との電位差（
ＶＲＥＦ−Ｖ＋３ ’ｉ第９の抵抗Ｑ７１と第１０の
抵抗（１８の比で決まる増幅率で増幅するように動作し
、増幅された電圧ＶＯＰが出力端子（１２ｃ）に生ずる
。従ってこの出力電圧ＶＯＰは第３図の直線Ａに示すよ
うに、正相入力端子電圧Ｖ＋のわずかな温度変動によっ
て大きく変動するように設定される。
出力端子電圧ＶＯＰが第３図直線Ａに示すように低温側
で増大するように設定すると、トランジスタ＋４１のペ
ース電圧ＶＢは第４図直線Ａのような温度特性をもつ。
で増大するように設定すると、トランジスタ＋４１のペ
ース電圧ＶＢは第４図直線Ａのような温度特性をもつ。
すなわち、温度補償機能を有さない従来のアクティブバ
イアス増幅器では、Ｗ線Ｂのように温度によらず一定値
になるのに比べて。
イアス増幅器では、Ｗ線Ｂのように温度によらず一定値
になるのに比べて。
本温度補償型アクティブバイアス増幅器では低温側でベ
ース電圧ＶＢが増大する。
ース電圧ＶＢが増大する。
ベース電圧ＶＢが増大すると、エミッタ１圧ｖＥも＃
ＶＥ＝ＶＢ＋ＶＢＥ （ＶＢＥは一定）ニヨり増大する
ため、第１の抵抗（７）の両端の′ａ電位差減少し。
ＶＥ＝ＶＢ＋ＶＢＥ （ＶＢＥは一定）ニヨり増大する
ため、第１の抵抗（７）の両端の′ａ電位差減少し。
第１の抵抗（７）を流れる電流は減少する。従って。
この第１の抵抗＋７１ ｉ流れる電流の分流であるドレ
イン電流ＩＤも減少する。−万、逆にベース電圧ｖＢが
減少した場合にはドレイン電流ＩＤは増加する。従って
従来のアクティブバイアス増幅器では第５図厘線Ｂのよ
うにドレイン電流ＩＤは温度によらず一定であったのに
対して９水温度補償型アクティブバイアス増幅器では、
ベース電圧ＶＢの温度による変化に応じて、第５図直線
Ａに示すように、温度が上昇するに従ってドレイン電流
■Ｄが増加するように設定される。
イン電流ＩＤも減少する。−万、逆にベース電圧ｖＢが
減少した場合にはドレイン電流ＩＤは増加する。従って
従来のアクティブバイアス増幅器では第５図厘線Ｂのよ
うにドレイン電流ＩＤは温度によらず一定であったのに
対して９水温度補償型アクティブバイアス増幅器では、
ベース電圧ＶＢの温度による変化に応じて、第５図直線
Ａに示すように、温度が上昇するに従ってドレイン電流
■Ｄが増加するように設定される。
一万、ドレイン電流ＩＤと利得Ｇとの関係に着目すると
、従来のアクティブバイアス増幅器ではドレイン電流一
定の状態で、第６図の直線Ｂに示すように利得Ｇが温度
の上昇に従って減少するような温度特性を有していた。
、従来のアクティブバイアス増幅器ではドレイン電流一
定の状態で、第６図の直線Ｂに示すように利得Ｇが温度
の上昇に従って減少するような温度特性を有していた。
しかるに本温度補償型アクティブバイアス増幅器では、
利得はドレイン電流ＩＤに比例するという特性を利用し
、第５図直線Ａに示すように、温度の上昇に従ってドレ
イン電流Ｉｌ）を増加させるように設定している。
利得はドレイン電流ＩＤに比例するという特性を利用し
、第５図直線Ａに示すように、温度の上昇に従ってドレ
イン電流Ｉｌ）を増加させるように設定している。
すなわち、第６図の直線Ａに示すように、常温に対して
低温側でドレイン電流を減少させることにより無補償の
場合に常温より増大している利得を減少させ、高温仙１
でドレイン電流を増大させることにより利得全増大させ
ている。
低温側でドレイン電流を減少させることにより無補償の
場合に常温より増大している利得を減少させ、高温仙１
でドレイン電流を増大させることにより利得全増大させ
ている。
この結果２本発明によれば、 ＦＥＴのＤＣ特性の経
時変化に伴う利得の変動をおさえるという従来のアクテ
ィブバイアス増幅器の機能を保存し、なおかつ、温度の
変動によらず利得を一定値に保つという機能をもつ安定
で信頼性の高い温度補償型アクティブバイアス増幅器ｆ
：得ることができる。
時変化に伴う利得の変動をおさえるという従来のアクテ
ィブバイアス増幅器の機能を保存し、なおかつ、温度の
変動によらず利得を一定値に保つという機能をもつ安定
で信頼性の高い温度補償型アクティブバイアス増幅器ｆ
：得ることができる。
なお、上記実施例では演算増幅器α２によって単一のト
ランジスタ（４）のベース電圧ＶＢ ｋ制御するものを
示したが、演算増幅器ｆｉ３によってベース電圧ＶＢを
制御されるトランジスタ（４）は複数であってもよい。
ランジスタ（４）のベース電圧ＶＢ ｋ制御するものを
示したが、演算増幅器ｆｉ３によってベース電圧ＶＢを
制御されるトランジスタ（４）は複数であってもよい。
以上のように、この発明によれば、逆相入力端子に正特
性サーミスタが接続された演算増幅器をアクティブバイ
アス用のペース端子に接続するように構成したので、温
度によらず利得を一定に保つ温度補償機能を有する安定
で信頼性の高い温度補償型アクティブバイアス増幅器が
得られる効果がある。
性サーミスタが接続された演算増幅器をアクティブバイ
アス用のペース端子に接続するように構成したので、温
度によらず利得を一定に保つ温度補償機能を有する安定
で信頼性の高い温度補償型アクティブバイアス増幅器が
得られる効果がある。
第１図はこの発明の一実施例による温度補償型アクティ
ブバイアス増幅器の回路図、第２囚は従来のアクティブ
バイアス増幅器の回路図、第３図は演算増幅器の入出力
電圧の温度特性図、第４図はベース電圧の温度特性図、
第５図はドレイン電流の温度特性図、第６図は利得の温
度特性図、第７図はＦＥＴのゲート電圧−ドレイン電流
特性図である。 第１図および第２図において、（１）はＦＥＴ 、（２
）は信号入力端子、（３１は信号出力端子、ｆ４１はト
ランジスタ、 ＋５１ハ正宙源端子、（６）は負雷首端
子、 １ｌｌ−ｆｉｌｌは第１〜第５の抵抗、α２は演
算増幅器、α（は正特性サーミスタ、■〜■は第６〜第
１２の抵抗である。 なお９図中、同一符号は同一、または相当部分を示す。
ブバイアス増幅器の回路図、第２囚は従来のアクティブ
バイアス増幅器の回路図、第３図は演算増幅器の入出力
電圧の温度特性図、第４図はベース電圧の温度特性図、
第５図はドレイン電流の温度特性図、第６図は利得の温
度特性図、第７図はＦＥＴのゲート電圧−ドレイン電流
特性図である。 第１図および第２図において、（１）はＦＥＴ 、（２
）は信号入力端子、（３１は信号出力端子、ｆ４１はト
ランジスタ、 ＋５１ハ正宙源端子、（６）は負雷首端
子、 １ｌｌ−ｆｉｌｌは第１〜第５の抵抗、α２は演
算増幅器、α（は正特性サーミスタ、■〜■は第６〜第
１２の抵抗である。 なお９図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 電界効果トランジスタと、前記電界効果トランジスタの
ゲート端子にコレクタ端子が、また前記電界効果トラン
ジスタのドレイン端子にエミッタ端子が接続したトラン
ジスタからなるアクティブバイアス増幅器において、前
記トランジスタのベース端子に出力端子が接続する演算
増幅器と、前記演算増幅器の正相入力端子に接続する正
特性サーミスタとを備えたことを特徴とする温度補償型
アクティブバイアス増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249233A JPH0191505A (ja) | 1987-10-02 | 1987-10-02 | 温度補償型アクテイブバイアス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249233A JPH0191505A (ja) | 1987-10-02 | 1987-10-02 | 温度補償型アクテイブバイアス増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191505A true JPH0191505A (ja) | 1989-04-11 |
Family
ID=17189903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249233A Pending JPH0191505A (ja) | 1987-10-02 | 1987-10-02 | 温度補償型アクテイブバイアス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105564554A (zh) * | 2014-10-31 | 2016-05-11 | 株式会社岛野 | 自行车用控制系统 |
-
1987
- 1987-10-02 JP JP62249233A patent/JPH0191505A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105564554A (zh) * | 2014-10-31 | 2016-05-11 | 株式会社岛野 | 自行车用控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3046487A (en) | Differential transistor amplifier | |
| US4667166A (en) | Differential amplifier system | |
| US5410241A (en) | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher | |
| JPS6278886A (ja) | アバランシエ・ホトダイオ−ドのバイアス回路 | |
| US5521553A (en) | Method for controlling an output stage of a bipolar micro-power rail-to-rail amplifier | |
| EP0173370A1 (en) | Amplifier arrangement | |
| US5521552A (en) | Bipolar micro-power rail-to-rail amplifier | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| US3445776A (en) | Phase splitting circuit for a direct coupled push-pull amplifier | |
| EP0164182B1 (en) | Jfet active load input stage | |
| US3573504A (en) | Temperature compensated current source | |
| JPH0191505A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| US4100478A (en) | Monolithic regulator for CML devices | |
| US4612513A (en) | Differential amplifier | |
| US5512858A (en) | Amplifier stage with low thermal distortion | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| US4112387A (en) | Bias circuit | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| JP3091801B2 (ja) | 電流発生装置 | |
| US3950708A (en) | Gain-controlled amplifier | |
| JPH0420207B2 (ja) | ||
| JPH0521446B2 (ja) | ||
| US4916408A (en) | Power stage with increased output dynamics | |
| EP0830729B1 (en) | Micro-power rail-to-rail amplifier |