JPH0191337U - - Google Patents
Info
- Publication number
- JPH0191337U JPH0191337U JP18673687U JP18673687U JPH0191337U JP H0191337 U JPH0191337 U JP H0191337U JP 18673687 U JP18673687 U JP 18673687U JP 18673687 U JP18673687 U JP 18673687U JP H0191337 U JPH0191337 U JP H0191337U
- Authority
- JP
- Japan
- Prior art keywords
- fets
- mos
- fet
- type fet
- mos type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案に係るＭＯＳ型ＦＥＴを用いた
アナログスイツチの一実施例を示す回路図、第２
図、第３図は従来のアナログスイツチの回路図で
ある。 Ｑ２，Ｑ３…ＭＯＳ型ＦＥＴ、１０…入力端子
、１１…コントロール端子、１２…出力端子、Ｒ
１…抵抗。
アナログスイツチの一実施例を示す回路図、第２
図、第３図は従来のアナログスイツチの回路図で
ある。 Ｑ２，Ｑ３…ＭＯＳ型ＦＥＴ、１０…入力端子
、１１…コントロール端子、１２…出力端子、Ｒ
１…抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 第１のＭＯＳ型ＦＥＴと第２のＭＯＳ型ＦＥＴ
のソースを互いに接続すると共に、 上記両ＦＥＴのソースと接地間に抵抗を接続し
、 かつ、上記第１のＭＯＳ型ＦＥＴのドレインに
入力端子を、上記第２のＭＯＳ型ＦＥＴのドレイ
ンに出力端子を接続し、 上記両ＦＥＴのゲートに共通の制御信号を加え
ることにより上記両ＦＥＴをオン、オフ制御する
ことを特徴とするＭＯＳ型ＦＥＴを用いたアナロ
グスイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18673687U JPH0191337U (ja) | 1987-12-07 | 1987-12-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18673687U JPH0191337U (ja) | 1987-12-07 | 1987-12-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191337U true JPH0191337U (ja) | 1989-06-15 |
Family
ID=31477947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18673687U Pending JPH0191337U (ja) | 1987-12-07 | 1987-12-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191337U (ja) |
-
1987
- 1987-12-07 JP JP18673687U patent/JPH0191337U/ja active Pending