JPH0187445U - - Google Patents
Info
- Publication number
- JPH0187445U JPH0187445U JP18157487U JP18157487U JPH0187445U JP H0187445 U JPH0187445 U JP H0187445U JP 18157487 U JP18157487 U JP 18157487U JP 18157487 U JP18157487 U JP 18157487U JP H0187445 U JPH0187445 U JP H0187445U
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- detection signal
- abnormality detection
- peripheral lsi
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Description
第１図は本考案の実施例に係るマイコン制御回
路のブロツク図、第２図は前図のマイクロコンピ
ユータの基本動作を示すフローチヤート、第３図
は第１図のマイクロコンピユータの割込動作を示
すフローチヤートである。 符号の説明、２……マイクロコンピユータ、４
ａ，４ｂ，４ｃ……周辺ＬＳＩ、６ａ，６ｂ，６
ｃ……リセツト検出用ビツト、８ａ，８ｂ，８ｃ
……リセツト検出回路、１０ａ，１０ｂ，１０ｃ
……異常検知信号、１２……フイードバツク回路
、１４……割込信号、１６……異常検知アドレス
。
路のブロツク図、第２図は前図のマイクロコンピ
ユータの基本動作を示すフローチヤート、第３図
は第１図のマイクロコンピユータの割込動作を示
すフローチヤートである。 符号の説明、２……マイクロコンピユータ、４
ａ，４ｂ，４ｃ……周辺ＬＳＩ、６ａ，６ｂ，６
ｃ……リセツト検出用ビツト、８ａ，８ｂ，８ｃ
……リセツト検出回路、１０ａ，１０ｂ，１０ｃ
……異常検知信号、１２……フイードバツク回路
、１４……割込信号、１６……異常検知アドレス
。
Claims (1)
- マイクロコンピユータが周辺ＬＳＩにその動作
設定を記憶させた後に他の動作を開始するマイコ
ン制御回路において、前記周辺ＬＳＩの特定の出
力ビツトがリセツト特有の論理レベルになつたこ
とを検出して異常検知信号を出力するリセツト検
出回路を設け、この異常検知信号の入力を受けた
前記マイクロコンピユータが前記周辺ＬＳＩにそ
の動作設定を再度記憶させることを特徴とするマ
イコン制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18157487U JPH0187445U (ja) | 1987-11-28 | 1987-11-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18157487U JPH0187445U (ja) | 1987-11-28 | 1987-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0187445U true JPH0187445U (ja) | 1989-06-09 |
Family
ID=31473055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18157487U Pending JPH0187445U (ja) | 1987-11-28 | 1987-11-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0187445U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484445A (en) * | 1977-12-15 | 1979-07-05 | Ibm | Reset control system |
| JPS55123715A (en) * | 1979-03-16 | 1980-09-24 | Toshiba Corp | Initializing system |
| JPS5887635A (ja) * | 1981-11-20 | 1983-05-25 | Olympus Optical Co Ltd | 誤動作防止回路 |
-
1987
- 1987-11-28 JP JP18157487U patent/JPH0187445U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484445A (en) * | 1977-12-15 | 1979-07-05 | Ibm | Reset control system |
| JPS55123715A (en) * | 1979-03-16 | 1980-09-24 | Toshiba Corp | Initializing system |
| JPS5887635A (ja) * | 1981-11-20 | 1983-05-25 | Olympus Optical Co Ltd | 誤動作防止回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0187445U (ja) | ||
| JPS62169831U (ja) | ||
| JPS6335147U (ja) | ||
| JPH0255330U (ja) | ||
| JPS5844649U (ja) | プリセツト機能付レジスタ | |
| JPS6296753U (ja) | ||
| JPS6399948U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPH01138143U (ja) | ||
| JPS60104945U (ja) | マイクロコンピユ−タ | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPH0344671U (ja) | ||
| JPH0184154U (ja) | ||
| JPS58124895U (ja) | アラ−ム信号保持回路 | |
| JPS60166052U (ja) | ポ−ト拡張回路 | |
| JPS6327934U (ja) | ||
| JPS58150138U (ja) | デイスプレイ装置 | |
| JPS5897796U (ja) | 変換回路 | |
| JPH0226193U (ja) | ||
| JPS6130135U (ja) | スイッチ誤読取検出回路 | |
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPH0267433U (ja) | ||
| JPS5839647U (ja) | 割込み発生回路 | |
| JPS6392910U (ja) | ||
| JPS6181327U (ja) |