JPH01500474A - Data communication system with noise reduction means - Google Patents

Data communication system with noise reduction means

Info

Publication number
JPH01500474A
JPH01500474A JP62504482A JP50448287A JPH01500474A JP H01500474 A JPH01500474 A JP H01500474A JP 62504482 A JP62504482 A JP 62504482A JP 50448287 A JP50448287 A JP 50448287A JP H01500474 A JPH01500474 A JP H01500474A
Authority
JP
Japan
Prior art keywords
differential
noise
resistor
star coupler
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62504482A
Other languages
Japanese (ja)
Other versions
JPH07105810B2 (en
Inventor
シン,アマー ジツト
Original Assignee
エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド filed Critical エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド
Publication of JPH01500474A publication Critical patent/JPH01500474A/en
Publication of JPH07105810B2 publication Critical patent/JPH07105810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は複数のターミナルと、スター・カシラド、前記ターミナルに対してデ ータを送信するために前記スター・カプラと夫々の前記ターミナルの1つとの間 に接続された複数の双方向性通信チャンネルとを含み、前記通信チャンネルの各 々は前記ターミナルの1つから前記スター・カプラにデータを送信する第1の送 信ラインと前記スター・カプラから前記ターミナルにデータ信号を送信する第2 の送信ラインとを含み、前記送信ラインの各々は前記スター・カプラと前記1タ ーミナルとの間で差動信号送信を行いうるように接続された1対の信号ワイヤか ら成る徨類のデータ通信システムに関する。[Detailed description of the invention] The present invention has a plurality of terminals, a star casilado, and a data base for said terminals. between said star coupler and each one of said terminals for transmitting data. a plurality of bidirectional communication channels connected to the a first transmitter transmitting data from one of said terminals to said star coupler; a second line for transmitting data signals from the star coupler to the terminal; transmission lines, each of said transmission lines connecting said star coupler and said one terminal. a pair of signal wires connected to provide differential signal transmission to and from the The present invention relates to a data communication system consisting of:

この種のデータ通信システムは米国特許第4,417,334号から知ることが できる。このシステムでは、いずれかターミナルが信号又はメツセージを送信又 は発信するとき、サブシステムに接続されている第1の送信ラインからスター・ カプラがそのメツセージを受信し、第2の送信ラインの各々を介して送信したサ プシステムにメツセージを返すようにする。勿論、このシステムはメツセージを 送信するサブシステムが各地のサブシステムのメツセージの受信と同時にメツセ ージの返却を受けるので複数サツシステムのリンクに利点ヲ有する。故に、この 送信システムは受信サブシステムにメツセージの再生を要求することなく送信エ ラーをチェックすることができる。This kind of data communication system can be known from US Pat. No. 4,417,334. can. In this system, either terminal sends or sends a signal or message. When transmitting, a star signal is sent from the first transmission line connected to the subsystem. The coupler receives the message and sends the message over each of the second transmission lines. message back to the system. Of course, this system does not send messages The sending subsystem receives messages from local subsystems and sends messages simultaneously. This has the advantage of linking multiple systems because the page is returned. Therefore, this The sending system accepts transmission errors without requesting the receiving subsystem to play the message. You can check the error.

スター・カプラの作用は、本来第1の送信ラインのカプラの入力側ですべての信 号を受信し、すべてのこれら第1の送信ラインの信号を論理オアし、すべてのタ ーミナル又はサブシステムに対し発射の第2の送信ラインを介して上記で発生し た信号を再送信することである。The action of a star coupler is that all signals are originally signal, logically OR the signals on all these first transmit lines, and generated above via a second transmission line of firing to the terminal or subsystem. This is to retransmit the received signal.

スター・カプラを使用し、このモードで第1の送信ラインの大信号のすべてを論 理オアすることには潜在的に重大な問題が存在する。もし、送信ラインからの入 データが高いビット・エラー・レートを受けた場合、このエラーは急速にシステ ム中を伝搬する。それは、1つのシステムから、又はそれと共同する送信ライン から雑音を拾ったような場合、特にそうである。Use a star coupler and discuss all of the large signals on the first transmission line in this mode. There are potentially serious problems with If input from the transmission line If the data experiences a high bit error rate, this error can rapidly propagates throughout the system. It is a transmission line from or cooperating with one system. This is especially true if the noise is picked up from.

いずれかターミナル・プロセッサの電源故障のときに、通信線の障害は重大であ るということがわかった。In the event of a power failure of either terminal processor, failure of the communication line is critical. I found out that

ある雑音は電源の低インピーダンス出力を介してターミナル・プロセッサの送信 増幅器に対する接続が続けられる。そのような雑音はケーブルを通してスター・ カプラに送信され、エラーとして検出されるまで他のステーションに送信が続け られ、システム全体の処理速度を遅くする。Some noise is transmitted by the terminal processor through the low impedance output of the power supply. Connections to the amplifier continue. Such noise is transmitted through the cable to the star coupler and continues to be transmitted to other stations until detected as an error. and slows down the overall system processing speed.

発明の開示 この発明の目的は雑音の感知を減少したデータ処理システムを提供することであ る。Disclosure of invention It is an object of this invention to provide a data processing system with reduced noise sensitivity. Ru.

従って、この発明によると、各通信チャンネルはシステム・グラウンドに接続さ れ前記送信ラインを取囲むシールドを含み、前記ターミナルの各々は第1の送信 ラインにデータを送信するために前記送信ラインの前記ワイヤに接続された差動 増幅手段を含み、前記バイアス電圧手段は前記増幅手段をバイアスするために差 動増幅手段の第1の側に接続され、前記差動増幅手段の第2の側に接続されるよ うにしたことによシ、前記システム・グラウンドから前記差動増幅手段を分離す ることによって、スター・カプラの雑音拒否が信号の送信がないときに維持され るようにしたデータ通信システムを提供する。Therefore, according to the invention, each communication channel is connected to system ground. and a shield surrounding said transmission line, each of said terminals having a first transmission line. A differential connected to the wire of the transmission line to transmit data to the line amplification means, said bias voltage means applying a differential voltage to bias said amplification means; a first side of the differential amplifying means and a second side of the differential amplifying means; By doing so, it is possible to isolate the differential amplification means from the system ground. The noise rejection of the star coupler is maintained when no signal is transmitted by To provide a data communication system that allows

図面の簡単な説明 次に、下記添付図面を参照してその例によりこの発明の一実施例を説明する。Brief description of the drawing Next, one embodiment of the present invention will be described by way of example with reference to the accompanying drawings.

第1図は、各々がスター・カプラにリンクされた独立のプロセッサを組入れてい る複数のサブシステムを有するデータ通信システムを例示した簡略ブロック図で ある。Figure 1 incorporates independent processors, each linked to a star coupler. A simplified block diagram illustrating a data communications system with multiple subsystems. be.

第2図は、シールドされた撚線対を通してスター・カプラに信号を送信するべく 各サブシステムにある送信増幅器の詳細な配線図である。Figure 2 shows how to transmit a signal to a star coupler through a shielded twisted pair. FIG. 3 is a detailed wiring diagram of the transmission amplifier in each subsystem.

第3図は、スター・カプラの受信増幅器の詳細な配線図である。FIG. 3 is a detailed wiring diagram of the star coupler receive amplifier.

発明を実施するための最良の形態 第1図はスター・カプラ16に対し双方向性通信チャンネル14によってリンク された複数のターミナル又はステーション12を有するデータ処理システム10 を形成する図である。ステーション12は1乃至mと番号が付され、それらは第 1及び第2の直列送信ラインから成るチャンネル14を介してスター・カプラ1 6と通信する。各送信ラインは差動信号送信を行い、接地用シールド20によっ て保護された撚線対18から成る。シールドはシステムの最低電位点を構成する グラウンド又は接地22に接続される。各双方向性チャンネル14はステージ、 ン12のプロセッサから発生したメツセージ又は直列信号をスター・カプラ14 に送信する第1の送信ラインと、スター・カプラ16からのメツセージ又は直列 信号をそれに接続されているサブシステムに返送する第2の送信ラインとを有す る。BEST MODE FOR CARRYING OUT THE INVENTION FIG. 1 is linked by a bidirectional communication channel 14 to a star coupler 16. Data processing system 10 having a plurality of terminals or stations 12 FIG. Stations 12 are numbered 1 to m; Star coupler 1 via channel 14 consisting of 1 and 2 serial transmission lines. Communicate with 6. Each transmission line performs differential signal transmission and is connected by a grounding shield 20. It consists of twisted wire pairs 18 protected by The shield constitutes the lowest potential point of the system Connected to ground or ground 22. Each interactive channel 14 has a stage, The message or serial signal generated from the processor of the line 12 is connected to the star coupler 14. a first transmission line transmitting a message from star coupler 16 or in series to a second transmission line that returns the signal to the subsystem connected to it; Ru.

ステージ、ンのプロセッサ送信機24からスター・カプラ16の受信機26に第 1の送信ラインの1本を介して送信又は伝送されたいかなるメツセージもスター ・カプラ16の送信機28を通シ、すべての第2の送信ラインを介して、メツセ ージを送信しているステーション又はサブシステムを含むシステム10のステー ジ、ン1〜mすべてに伝送されるということがわかるであろう。第2図及び第3 図に見られるように、送信機24.28及び受信機26.30は夫々の差動増幅 器で作られ、必要な差動信号の送信及び受信を行う。from the processor transmitter 24 of the stage to the receiver 26 of the star coupler 16. Any message sent or transmitted through one of the transmission lines of - through the transmitter 28 of the coupler 16 and through all second transmission lines; The stage of system 10 that includes the station or subsystem transmitting the message. It will be seen that the signals are transmitted to all engines 1-m. Figures 2 and 3 As can be seen, the transmitter 24.28 and the receiver 26.30 each have a differential amplifier It transmits and receives the necessary differential signals.

スター・カプラ16の作用はプロセッサ間通信のためにすべてのステージ、ン1 〜mのプロセッサを共に接続することである。それは各ステーションの送信機2 4から送信され、カプラの受信機26が受信した信号を受取り、共通リンク手段 (図に示していない)のスター・カプラ16で受信した信号すべてを論理オアす ることによって達成される。その結果の出力信号は第2の送信ラインのワイヤ対 を介し、別の送信機28を介して受信機30からステーション・プロセッサに再 び伝送される。The action of the star coupler 16 is for inter-processor communication at all stages. ~m processors are connected together. It is the transmitter 2 of each station 4 and received by the receiver 26 of the coupler, the common link means A logical OR of all signals received by star coupler 16 (not shown) This is achieved by The resulting output signal is transmitted to the wire pair of the second transmission line. from the receiver 30 to the station processor via another transmitter 28. and transmitted.

このスター・カプラ結合の送信モードの1つの問題は、いずれかのステーション ・プロセッサの電源が落ちたときに発生する高いビット・エラー通信レートの可 能性である。One problem with this star coupler coupled transmission mode is that either station - Possibility of high bit error communication rates that occur when the processor is powered down It is ability.

ケーブル、電源、各ステージ、ンの通信機24及び受信機30、スター・カブラ のすべての送信機28及び受信機26のシールド14は共通グラウンド又は接地 22に接続されるということに注目しよう。与えられたステージ、ン・プロセッ サの電源が落ちたときに、電源又はその他のものから異質の雑音が発生して外へ の送信ライン・ワイヤに送られるかもしれない。適当な保護手段がない場合、そ の雑音はスター・カブラ16の受信機26でピックアップされ、アクティブとな って通信チャンネル14に接続され、リンキング・オア手段を介してシステム中 に伝搬するであろう。Cable, power supply, each stage, communication device 24 and receiver 30, star cabler The shields 14 of all transmitters 28 and receivers 26 of Notice that it is connected to 22. given stage, process When the power to the server goes out, a strange noise is generated from the power supply or other things and goes outside. may be sent to the transmission line wire. If there are no suitable safeguards, The noise is picked up by the receiver 26 of the Star Cobra 16 and becomes active. is connected to the communication channel 14 and sent to the system via linking or means. It will probably spread to

第2図に示すように、この問題を除去するため、特に電源VCC3と1対のダイ オードD1.D2から成る回路40が設けられ、送信機差動増幅器24の1方の 側に接続されている仮想接地を設定する。増幅器24の他方の側はバイアス電源 VNEGに接続され、必要なバイアス電圧を送信機に供給する。この仮想接地回 路40を設けることによって、送信機24はシステムの残シの共同接地から分離 され、ステージ、ンのターミナル・プロセッサの電源が落ちたときに発生するよ うなこのシステムの最も普通の雑音源をカットすることができる。In order to eliminate this problem, especially the power supply VCC3 and a pair of die Ode D1. A circuit 40 consisting of D2 is provided and connects one of the transmitter differential amplifiers 24. Set up a virtual ground connected to the side. The other side of amplifier 24 is a bias power supply. Connected to VNEG and supplies the necessary bias voltage to the transmitter. This virtual grounding cycle By providing ground 40, transmitter 24 is isolated from the common ground of the rest of the system. This occurs when the terminal processor in the stage is powered down. It can cut out the most common noise sources in the Unako system.

送信機差動増幅器24は撚線対18のユニツ)WLW2に接続され、スター・カ ブラ16に差動信号A。The transmitter differential amplifier 24 is connected to the unit WLW2 of the twisted wire pair 18 and is connected to the star Differential signal A to brake 16.

む。データ・ラインINI 、IN2に受信した出力データはスイッチQ3 、 Q4の差動対を通してトランジスタQ6 、Q7のベースに接続される。トラン ジスタQ6 、Q70ペース電流は差動スイッチ対Q3 、 Q4と回路40に 設定された仮想接地点5oとの間に接続されている抵抗R6、R7によって設定 され、トランジスタQ6.Q7を常に導通するようにしている。トランジスタQ 5は差動トランジスタ対Q3.Q4のための基準点を提供する定電流源を構成し 、トランジスタQ1.Q2はスイッチング・トランジスタ対Q3゜Q4のための 基準電圧バイアスを設定する回路を構成する。これらトランジスタはトランジス タQ1.Q2によってセットされるしきい値点と共に、どれが他よシ更に正であ るかによってスイッチする。そのしきい値点は抵抗R2、R3、R4の選択及び 調節によって変更することができる。ダイオードD3は基準バイアス回路の温度 補償用である。抵抗R5,R8は標準バイアス抵抗である。nothing. The output data received on the data line INI, IN2 is sent to the switch Q3, It is connected to the bases of transistors Q6 and Q7 through a differential pair of Q4. Tran The resistor Q6, Q70 pace current is connected to differential switch pair Q3, Q4 and circuit 40. Set by resistors R6 and R7 connected between the set virtual ground point 5o and transistor Q6. Q7 is always kept conductive. transistor Q 5 is a differential transistor pair Q3. Configure a constant current source to provide a reference point for Q4 , transistor Q1. Q2 is for switching transistor pair Q3゜Q4 Configure a circuit to set the reference voltage bias. These transistors are TaQ1. With the threshold point set by Q2, which is more positive than the other? Switch depending on the situation. The threshold point depends on the selection of resistors R2, R3, and R4. Can be changed by adjustment. Diode D3 is the reference bias circuit temperature This is for compensation. Resistors R5 and R8 are standard bias resistors.

差動増幅器の一方の側に仮想接地を設定する回路40は電圧降下抵抗R1を通し て1対の整合したダイオードD1.D2に接続された典型的に+5vである電源 vcc aから成る。この実施例では、抵抗R1はノード60が約0.7〜0. 8vとなるように選ばれる。故に、DIを通って接地する電圧降下は約0・、8 vである。A circuit 40 that establishes a virtual ground on one side of the differential amplifier is connected through a voltage dropping resistor R1. and a pair of matched diodes D1. A power supply, typically +5v, connected to D2 Consists of vcc a. In this example, resistor R1 has a voltage of about 0.7 to 0. It is selected to be 8v. Therefore, the voltage drop across DI to ground is approximately 0·,8 It is v.

この電圧降下は整合されたダイオードD2を選択することによって合致し、その 結果ノード5oはシステム・グラウンド22に対するノード50の直接フィード ・スルー接続なしに、全体としてシステムの接地レベルに等しい基準レベルに保 持される。その結果、撚線対18に差動信号をドライブする出力トランジスタ対 Q6.Q7はシステム・グラウンドを通して接続されるかもしれない擬似雑音信 号から効果的に分離される。This voltage drop is matched by choosing a matched diode D2, and its Result node 5o is the direct feed of node 50 to system ground 22. - Maintains a reference level that is equal to the system ground level as a whole, without through connections. held. As a result, a pair of output transistors driving a differential signal into twisted pair 18 Q6. Q7 is a pseudo-noise signal that may be connected through system ground. effectively separated from the issue.

仮想接地回路40のキャノクシタC1,C2及ヒトランジスタ差動増幅器のキャ ノクシタC3、C4は高及び低周波雑音を慮波するように作用する。The capacitors C1 and C2 of the virtual ground circuit 40 and the capacitor of the transistor differential amplifier Nocturners C3 and C4 function to account for high and low frequency noise.

電源が落ちたときのターミナルの他の雑音は電源を通して撚線対18にフィード ・パックされる雑音から生ずる。この雑音を除去するため、トランジスタQ6゜ Q7のエミッタ出力とバイアス電圧供給ラインVNEGとの間に平衡差動回路7 0が設けられる。スイッチド・出力トランジスタ対Q6.Q7が常にわずかター ンオンして、R6,R7を通し、わずか電流を流しているので抵抗R9、RI  Oを接続する。この導通状態及び送信チャンネル14の高い容量のため、抵抗R 9゜R10を設けて2つのトランジスタQ6 、Q7の出カニミッタからバイア ス電源ラインVNEGに接続され、その容量をゾルダウンする。この電源及び抵 抗を通して撚線対にフィード・バックされる雑音を防止するために、ゾルダウン 抵抗R9,RIOと直列にダイオードD5.D6を設ける。ダイオードは約50 オームの小さなホワード・インピーダンスを持ち、それは通常の動作でわずかな インピーダンスを供給し、通常の送信に影響を与えない。それらは、又各平衡イ ンピーダンス回路70.72によって与えられる合計ダイナミック・インピーダ ンスが等しくなるよう選ばれる。すなわち、抵抗R9とダイオードD5との直列 接続によって与えられる合計ダイナミック・インピーダンスは抵抗RIOとダイ オードR6との直列接続によって与えられる合計ダイナミック・インピーダンス に等しい。Other noise at the terminal when the power goes out is fed through the power supply to twisted pair 18. -Results from packed noise. In order to remove this noise, transistor Q6゜ A balanced differential circuit 7 is connected between the emitter output of Q7 and the bias voltage supply line VNEG. 0 is set. Switched output transistor pair Q6. Q7 is always slightly tar When the power is turned on, a small current flows through R6 and R7, so resistors R9 and RI Connect O. Because of this conduction state and the high capacitance of the transmit channel 14, the resistance R 9°R10 is provided to connect the via from the output limiter of the two transistors Q6 and Q7. It is connected to the power supply line VNEG to reduce its capacitance. This power supply and resistor To prevent noise from being fed back into the twisted pair through the resistor, A diode D5 is connected in series with the resistor R9 and RIO. D6 is provided. The diode is about 50 It has a small forward impedance of ohms, and it has a small forward impedance in normal operation. Provides impedance and does not affect normal transmission. They also represent each equilibrium Total dynamic impedance given by impedance circuit 70.72 selected so that the That is, the resistor R9 and diode D5 are connected in series. The total dynamic impedance presented by the connection is the resistor RIO and the die Total dynamic impedance given by series connection with ode R6 be equivalent to.

その結果、撚!18に対するバイアス電源ライン■田における雑音のフィード・ パック通路は他の局(ステーション)の電源が落ちたときでも発生しない。しか し、通常の送信中、差動出力信号の変動は生じない。As a result, twist! Noise feed in the bias power line ■ field for 18 Pack passage does not occur even when the power of other stations is cut off. deer However, during normal transmission, no variation in the differential output signal occurs.

第3図において、いずれかのステーション・プロセッサ12におけるそのケーブ ルが切られたときに発生することが明らかな他の雑音源について説明する。それ は、ステージ、ン・プロセッサを修理又はその他同様な処理のときに発生するか もしれない。この場合、雑音はケーブルの自由端がビック・アップするかもしれ ない。すなわち、ケーブルのシールドはステーションのプロセッサ端において接 地されておらず、受信機の差動増幅器26を通して伝送されるからである。特に 、雑音信号は差動増幅器スイッチ対Q8 、Q9でビック・アップされ、トラン ジスタQll 、Q12から成る差動出力段に接続されるであろう。デカップリ ング・キャノ母シタC6,C7を使用してもその雑音を除去するには満足ではな い。故に、システム・グラウンド22とバイアス電源ラインVNEGとの間に直 列抵抗回路R11、R12、R13、R14、R15が接続される。In FIG. We will discuss other sources of noise that are evident when the cable is turned off. that occurs when a stage, processor, or other similar process is performed. Maybe. In this case, the noise may be caused by the free end of the cable kicking up. do not have. That is, the cable shield is connected at the processor end of the station. This is because the signal is not grounded and is transmitted through the differential amplifier 26 of the receiver. especially , the noise signal is pulled up by the differential amplifier switch pair Q8 and Q9, and the noise signal is boosted up by the differential amplifier switch pair Q8 and Q9. It will be connected to a differential output stage consisting of transistors Qll and Q12. decoupling Even if I use the motherboards C6 and C7, it is still not satisfactory to remove the noise. stomach. Therefore, there is no direct connection between the system ground 22 and the bias power supply line VNEG. Column resistance circuits R11, R12, R13, R14, and R15 are connected.

この送信機キャビネットにおける仮想接地回路40の使用はシステム・グラウン ド22から独立のバイアス電源ラインVNEG 2に走るこの抵抗回路をスター ・カプラ・キャビネットに加えることができるようにする。The use of virtual ground circuit 40 in this transmitter cabinet Start this resistor circuit running from node 22 to independent bias power supply line VNEG 2. - Be able to add it to the coupler cabinet.

ステージ、ン・ターミナルにおけるこの仮想接地回路40の使用なしに、この直 列抵抗回路はR7−Q6(第2図)とR6−Q7の出力トランジスタ接続間に平 行に有効に現われるであろう。This direct connection can be made without the use of this virtual ground circuit 40 at the stage terminal. The column resistor circuit is connected parallel to the R7-Q6 (Figure 2) and R6-Q7 output transistor connections. would appear validly on the line.

この抵抗の基準値は下記のようなものでよい。The reference value of this resistance may be as follows.

R13−1000 R12−1,OOΩ R14−1000 R11−3,9にΩ R15−8,2にΩ これらの抵抗はこのシステムのために必要である最低の信号対雑音比を維持する 雑音拒否オフセット回路を供給するために選ばれ、接続される。このような雑音 オフセット回路は、特にあるターミナル12がシステムから外され、ケーブルの 自由端から発した雑音がピック・アップされ、スター・カプラの受信機26の増 幅器を通してシステムの他のステーションすべてに送信されるような場合におけ るスター・カプラ結合構造に重要である。R13-1000 R12-1, OOΩ R14-1000 Ω to R11-3 and 9 Ω to R15-8,2 These resistors maintain the lowest signal-to-noise ratio required for this system. selected and connected to provide a noise rejection offset circuit. noise like this Offset circuits are used specifically when one terminal 12 is removed from the system and the cable is The noise emanating from the free end is picked up and added to the star coupler receiver 26. in cases where it is sent through a width transducer to all other stations in the system. This is important for star coupler coupling structures.

抵抗R13はケーブルの特性インピーダンス(約96〜100オーム)と合致す るよう選ばれる100Ωの値を有する。そのマツチングのために%トランジスタ 対8 、Q9から成る差動増幅器に供給される差動信号の質はこの抵抗回路によ って影響を受けない。抵抗R12,R14はワイヤの端部とトランジスタQ8゜ Q9の入力との間に直列に接続され、R13と共同して受信機の差動増幅器の入 力端子間に十分に高いオフセット電圧を供給する。この抵抗を供給することによ って、受信機の差動増幅器の入力トランジスタ対Q8゜Q9に供給される差動信 号にオフセットが現われる。Resistor R13 should match the characteristic impedance of the cable (approximately 96-100 ohms). has a value of 100Ω chosen to %transistor for that matching The quality of the differential signal supplied to the differential amplifier consisting of pair 8 and Q9 is determined by this resistor circuit. It doesn't affect me. Resistors R12 and R14 are connected to the ends of the wire and transistor Q8° It is connected in series between the input of Q9 and the input of the differential amplifier of the receiver in conjunction with R13. Provide a sufficiently high offset voltage between the power terminals. By supplying this resistance Therefore, the differential signal supplied to the input transistor pair Q8゜Q9 of the differential amplifier of the receiver is An offset appears in the number.

この雑音オフセット・レベル電圧は希望する信号対雑音比と一致して送信線対1 8のワイヤWl、W2に受信した典型的な信号雑音よシ大きく設定される。しか し、それら抵抗は比較的低い整合抵抗値を選ぶため、普通の信号送信動作中ライ ンW1.W2からトランジスタQ8 、Q9に送られる差動入力信号を変更でき るような電圧の発生を防止することができる。抵抗R11゜R15は高い値のも のであシ、送信線対18からの入力信号を減衰せずに、バイアス電源と接地との 間に必要な接続を与えることができる0第3図の回路の残シは第2図のそれと類 似のものであって、撚線対18からの信号を受信する差動増幅器スイッチド・ト ランジスタ対Q8 、Q9から構成される。トランジスタQ8゜Q9の状態は、 どのトランジスタが電流基準トランジスタQIOからそのエミッタに受信した電 流基準信号よシそのベースに供給された信号が更に正であるかによって定められ る。トランジスタQIOはQIOのベースに低インピーダンスのエミッタ・ホロ ワ基準電圧信号を供給するため、ダイオードD7と共同する抵抗R19、R20 、R21、R22及びトランジスタQ13゜Q14から成る回路によって提供さ れる基準電圧によってドライブされる。温度補償はダイオードD7で与えられる 。抵抗R18は標準バイアス抵抗である。抵抗R16、R17はシステム・グラ ウンドと出力段トランジスタQll 、Q12のベースとの間に接続され、少量 のベース電流を流して、スイッチング・サイクル中すべての時点でこれらトラン ジスタが完全に遮断されるのを防止する。This noise offset level voltage is adjusted to match the desired signal-to-noise ratio and 8 wires Wl, W2 are set to be larger than the typical signal noise received. deer However, because these resistors are selected with relatively low matching resistance values, the light during normal signal transmission operation is W1. You can change the differential input signal sent from W2 to transistors Q8 and Q9. It is possible to prevent the generation of such voltage. Resistors R11° and R15 are of high value. Therefore, without attenuating the input signal from the transmission line pair 18, it is possible to connect the bias power supply to ground. The remainder of the circuit in Figure 3 is similar to that in Figure 2. A similar switched differential amplifier receives the signal from the twisted wire pair 18. It is composed of a transistor pair Q8 and Q9. The state of transistors Q8゜Q9 is Which transistor receives the voltage from the current reference transistor QIO to its emitter? Determined by whether the signal applied to its base is more positive than the current reference signal. Ru. Transistor QIO has a low impedance emitter holo at the base of QIO. resistors R19, R20 in conjunction with diode D7 to provide a reference voltage signal; , R21, R22 and transistors Q13°Q14. driven by a reference voltage. Temperature compensation is provided by diode D7 . Resistor R18 is a standard bias resistor. Resistors R16 and R17 are the system graphics Connected between the ground and the base of the output stage transistors Qll and Q12, and a small amount of base current of these transistors at all times during the switching cycle. This prevents the register from being completely blocked.

以上の説明かられかるように、この発明は雑音を除去することができ、ステーシ ョン・プロセッサ12の電源が落ちたときに典型的に発生する高いビット・エラ ー・レートを最少にし、除去するようにしたスター・カプラ結合構造の通信回路 を提供することができた。As can be seen from the above explanation, this invention can remove noise and High bit errors that typically occur when the application processor 12 is powered down A communication circuit with a star coupler coupling structure that minimizes and eliminates were able to provide.

FIG、−1 国際調査報告 ANNEX To TIDE INτERNAτl0NAL 5EARC!4  RE:’ORT 0NINTERNATIONAL A?PLICATrON  No、 PCT/US 87101666 (SA 180841DEL−A= 2027515 09/12/71 NoneUS”−に−2188164No n@FIG.-1 international search report ANNEX To TIDE INτERNAτl0NAL 5EARC! 4. RE:’ORT 0N INTERNATIONAL A? PLICATrON No, PCT/US 87101666 (SA 180841DEL-A= 2027515 09/12/71 NoneUS"-ni-2188164No n@

Claims (10)

【特許請求の範囲】[Claims] 1.複数のターミナル(12)と、スター・カプラ(16)と、前記スター・カ プラ(16)と前記ターミナル(12)の夫々1つとの間に接続され前記ターミ ナル(12)との間でデータを伝送する複数の双方向性通信チャンネル(14) とを含み、前記通信チャンネルの各々(14)は前記ターミナル(12)の1か ら前記スター・カプラ(16)にデータを伝送する第1の通信ラインと前記スタ ー・カプラ(16)から前記ターミナル(12)の1にデータ信号を伝送する第 2の送信ラインとを含み、前記送信ラインの各々は前記スター・カプラ(16) と前記1のターミナル(12)との間に接続され差動信号を送信する1対の信号 ワイヤを含むデータ通信システムであって、各前記通信チャンネル(14)はシ ステム・グラウンドに接続され前記送信ラインを包囲するシールド(20)を含 み、各前記ターミナルは前記送信ラインのワイヤに接続され前記第1の送信ライ ンにデータを送信する差動増幅器手段(24)を含み、前記差動増幅器手段(2 4)の第1の側には前記増幅器手段をバイアスするバイアス電圧手段が接続され 、前記差動増幅器手段(24)の第2の側には仮想接地手段(40)が接続され るようにして、前記差動増幅器手段(24)を前記システム・グラウンドから分 離することによって前記ターミナル(12)からの信号送信のないときに前記ス ター・カプラ(16)の雑音拒否が維持されるようにしたデータ通信システム。1. A plurality of terminals (12), a star coupler (16) and the star coupler connected between the plug (16) and each one of the terminals (12); multiple bidirectional communication channels (14) for transmitting data to and from the terminal (12); and each of said communication channels (14) is connected to one of said terminals (12). a first communication line for transmitting data from the star coupler (16) to the star coupler (16); - a first transmitting data signal from the coupler (16) to one of said terminals (12); 2 transmission lines, each of said transmission lines being connected to said star coupler (16). and a pair of signals connected between the terminal (12) of said 1 and transmitting a differential signal. A data communication system comprising a wire, each said communication channel (14) having a a shield (20) connected to the stem ground and surrounding the transmission line; each said terminal is connected to a wire of said transmission line and said first transmission line. differential amplifier means (24) for transmitting data to said differential amplifier means (24); 4) bias voltage means for biasing said amplifier means are connected to the first side of said amplifier means; , a virtual grounding means (40) is connected to the second side of said differential amplifier means (24). The differential amplifier means (24) are isolated from the system ground in such a way that When there is no signal transmission from the terminal (12) by separating the A data communication system in which noise rejection of a ter coupler (16) is maintained. 2.前記仮想接地手段(40)は電源と、前記パイアス電源と前記システム・グ ラウンドとの間に接続され設定された電圧ドロップを有する第1のダイオード( D1)と、前記差動増幅器手段(24)の前記第2の側に接続され前記第1のダ イオード(D1)の電圧降下に合致したホワード設定電圧降下を有する第2のダ イオード(D2)とを含み、前記第2のダイオード(D2)のカソードの電位が ほぼ接地であるが、前記差動増幅器手段(24)は前記システム・グラウンド手 段に接続しないようにした請求の範囲1項記載のシステム。2. The virtual grounding means (40) connects a power source, the bias power source and the system group. The first diode with a set voltage drop connected between the round ( D1) and said first D1 connected to said second side of said differential amplifier means (24). A second voltage drop with a forward set voltage drop matching the voltage drop of the diode (D1). diode (D2), and the potential of the cathode of the second diode (D2) is substantially grounded, but said differential amplifier means (24) is connected to said system ground hand. 2. The system according to claim 1, wherein the system is not connected to a stage. 3.前記差動増幅器手段(24)は前記送信ライン信号ワイヤに接続され、前記 信号ワイヤを介して差動信号を送信するようにした1対の出力トランジスタ(Q 6,Q7)と、前記差動増幅手段(24)にデータ信号を供給するデータ入力手 段と、前記対の出力トランジスタ(Q6,Q4)に前記データ信号を接続する差 動手段(Q3,Q4)と,温度補償されたバイアス電圧を前記差動手段(Q3, Q4)に供給するバイアス手段(Q1,Q2,R2〜R5,D3)とを含み、前 記バイアス手段は前記バイアス電圧手段と前記仮想接地手段(40)との間に接 続され、前記出力トランジスタ(Q6,Q7)のバース端子は前記差動手段(Q 3,Q4)に及び負荷抵抗(R6,R7)を通して前記仮想接地手段(40)に 接続するようにした請求の範囲2項記載のデータ通信システム。3. Said differential amplifier means (24) are connected to said transmission line signal wire and said A pair of output transistors (Q 6, Q7) and a data input means for supplying data signals to the differential amplification means (24). stage and a differential connecting the data signal to the pair of output transistors (Q6, Q4). differential means (Q3, Q4) and a temperature compensated bias voltage to said differential means (Q3, Q4). bias means (Q1, Q2, R2 to R5, D3) for supplying the The bias means is connected between the bias voltage means and the virtual ground means (40). The base terminals of the output transistors (Q6, Q7) are connected to the differential means (Q 3, Q4) and to the virtual grounding means (40) through the load resistors (R6, R7). 3. The data communication system according to claim 2, wherein the data communication system is configured to connect. 4.各前記出力トランジスタ(Q6,Q7)は前記システム・グラウンドに接続 されたコレクタ端子と前記ワイヤの1に接続されたエミッタ端子とを含み前記ワ イヤのデータを前記スター・カプラ(16)に送信するようにし、各前記出力ト ランジスタ(Q6,Q7)の前記エミッタ端子は別のバランスド・インピーダン ス回路(70,72)を通して前記バイアス電圧手段に接続され、各インピーダ ンス回路は前記ターミナルの電源が落ちたとき前記送信ワイヤに雑音のフィード ・バックを防止するよう成極されたダイオード(D5,D6)含む請求の範囲3 項記載のデータ通信システム。4. Each said output transistor (Q6, Q7) is connected to said system ground. a collector terminal connected to one of the wires and an emitter terminal connected to one of the wires; data of each of the output ports is transmitted to the star coupler (16). The emitter terminals of the transistors (Q6, Q7) are connected to another balanced impedance is connected to the bias voltage means through the bias circuit (70, 72), and circuit that feeds noise into the transmitting wire when the terminal is powered down. ・Claim 3 includes diodes (D5, D6) polarized to prevent backlash. Data communication system as described in Section. 5.各前記インピーダンス回路(70,72)は前記トランジスタのエミッタ端 子と前記バイアス電圧手段との間に前記ダイオードを直列に接続された抵抗を含 み、前記ダイオード(D5,D6)は前記インピーダンス回路(70,72)の ダイオード・ダイナミック・インピーダンス十抵抗が等しいように選ばれる請求 の範囲4項記載のシステム。5. Each said impedance circuit (70, 72) is an emitter terminal of said transistor. a resistor with the diode connected in series between the bias voltage means and the bias voltage means; The diodes (D5, D6) are connected to the impedance circuit (70, 72). The diode dynamic impedance and resistance are chosen to be equal. The system described in item 4. 6.前記仮想接地手段(40)は前記電源と前記システム・グラウンドとの間に 接続され高及び低周波雑音を減少する容量性手段(C1,C2)を含む請求の範 囲3項記載のシステム。6. The virtual grounding means (40) is connected between the power supply and the system ground. Claims comprising capacitive means (C1, C2) connected to reduce high and low frequency noise The system described in box 3. 7.前記ばイアス電圧手段と前記仮想接地手段(40)との間に接続され高及び 低周波雑音を減少する第2の容量性手段(C4,C5)を含む請求の範囲6項記 載のシステム。7. connected between the bias voltage means and the virtual ground means (40); Claim 6 comprising second capacitive means (C4, C5) for reducing low frequency noise. system. 8.前記スター・カプラ(16)は前記第1の送信ラインの信号ワイヤに接続さ れた2つの入力を持つ第2の差動増幅手段(26)を含み、前記第2の差動増幅 手段(26)は前記第1の送信ラインの前記スター・カプラ(16)で受信した 前記データを増幅するよう前記スター・カプラ(16)にむいて前記第1の送信 ラインの信号ワイヤに接続された2つの入力を有し、前記第2のバイアス電圧手 段は前記第2の差動増幅手段(26)の第1の側に接続され、前記システム・グ ラウンドは前記第2の差動増幅器手段(26)の第2の側に接続され、前記雑音 拒否手段は前記第2のバイアス電圧手段から前記2つの差動増幅器入力を通り前 記システム・グラウンドに接続された抵抗回路(R11〜R15)を含み前記2 つの入力に雑音オフセット電圧を設定して、雑音オフセット・レベル電圧は前記 第2の差動増幅器入力において希望する信号雑音比に合致する前記ワイヤが受信 する典型的な雑音より大きく設定するようにした請求の範囲1項記載のシステム 。8. The star coupler (16) is connected to the signal wire of the first transmission line. a second differential amplifying means (26) having two inputs; means (26) receive at said star coupler (16) of said first transmission line; the first transmission to the star coupler (16) to amplify the data; the second bias voltage hand has two inputs connected to the signal wires of the line; A stage is connected to a first side of said second differential amplification means (26) and is connected to said system group. round is connected to the second side of said second differential amplifier means (26) and said noise Rejection means is configured to provide a voltage from said second bias voltage means to said two differential amplifier inputs. 2, including a resistor circuit (R11 to R15) connected to the system ground. By setting the noise offset voltage on two inputs, the noise offset level voltage is the wires that meet the desired signal-to-noise ratio at the second differential amplifier input are received; The system according to claim 1, wherein the noise is set to be louder than the typical noise. . 9.前記抵抗回路は前記第2の差動増幅手段(26)の2つの入力の間に接続さ れ前記通信チャンネル(14)の特性インピーダンスにほぼ等しい値を有する第 1の抵抗(R13)と、前記入力の1方と前記第2のバイアス電圧手段との間及 び前記入力の他方と前記システム・グラウンドとの間に接続された前記第1の抵 抗(R13)より高い値の第2及び第3の抵抗(R11,R15)とを含む請求 の範囲8項記載のシステム。9. The resistor circuit is connected between two inputs of the second differential amplification means (26). and has a value approximately equal to the characteristic impedance of the communication channel (14). 1 resistor (R13), and a resistor (R13) between one of the inputs and the second bias voltage means. and the first resistor connected between the other of the inputs and the system ground. A claim including second and third resistors (R11, R15) having a higher value than the resistor (R13) The system according to item 8. 10.前記抵抗回路は前記第1の抵抗(R13)とほぼ同一の値を有し、前記第 2の差動増幅手段(26)への入力と前記第1の送信ラインの前記ワイヤと直列 に接続された第4及び第5の抵抗(R12,R14)を含む請求の範囲9項記載 のシステム。10. The resistor circuit has approximately the same value as the first resistor (R13), and 2 of the differential amplification means (26) and in series with the wire of the first transmission line. Claim 9 includes fourth and fifth resistors (R12, R14) connected to system.
JP62504482A 1986-07-23 1987-07-13 Data communication system having noise reduction means Expired - Fee Related JPH07105810B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US888,607 1986-07-23
US06/888,607 US4856023A (en) 1986-07-23 1986-07-23 System for maintaining low bit error rate in a starcoupled network of direct coupled stations
PCT/US1987/001666 WO1988000779A1 (en) 1986-07-23 1987-07-13 Data communications system having noise reduction means

Publications (2)

Publication Number Publication Date
JPH01500474A true JPH01500474A (en) 1989-02-16
JPH07105810B2 JPH07105810B2 (en) 1995-11-13

Family

ID=25393521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62504482A Expired - Fee Related JPH07105810B2 (en) 1986-07-23 1987-07-13 Data communication system having noise reduction means

Country Status (6)

Country Link
US (1) US4856023A (en)
EP (1) EP0276277B1 (en)
JP (1) JPH07105810B2 (en)
CA (1) CA1268226A (en)
DE (1) DE3773644D1 (en)
WO (1) WO1988000779A1 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925158B2 (en) * 1988-07-29 1999-07-28 株式会社東芝 Modulator and transmitter
GB8912461D0 (en) * 1989-05-31 1989-07-19 Lucas Ind Plc Line driver
US5559967A (en) * 1993-03-18 1996-09-24 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers
US5400360A (en) * 1993-03-23 1995-03-21 Limitorque Corporation Repeater for a digital control system
US5521809A (en) * 1993-09-17 1996-05-28 International Business Machines Corporation Current share circuit for DC to DC converters
US5376830A (en) * 1993-09-17 1994-12-27 International Business Machines Corporation High frequency slope compensation circuit for current programmed converter
US5563540A (en) * 1993-09-17 1996-10-08 International Business Machines Corporation Electronic switch having programmable means to reduce noise coupling
ES2147495B1 (en) * 1997-07-30 2001-04-01 Mecanismos Aux Es Ind S L METHOD FOR IMPROVING THE CHARACTERISTICS OF ELECTROMAGNETIC COMPATIBILITY IN DIFFERENTIAL COMMUNICATION SYSTEMS.
US6822463B1 (en) 2001-12-21 2004-11-23 Lecroy Corporation Active differential test probe with a transmission line input structure
EP1690376A1 (en) * 2003-11-19 2006-08-16 Honeywell International Inc. Controlling start up in a tdma based network
EP1698113A2 (en) * 2003-11-19 2006-09-06 Honeywell International, Inc. Relaying data in unsynchronous mode of braided ring networks
US7372859B2 (en) * 2003-11-19 2008-05-13 Honeywell International Inc. Self-checking pair on a braided ring network
US7803017B2 (en) * 2006-09-15 2010-09-28 Nokia Corporation Simultaneous bidirectional cable interface
US7668084B2 (en) * 2006-09-29 2010-02-23 Honeywell International Inc. Systems and methods for fault-tolerant high integrity data propagation using a half-duplex braided ring network
US7889683B2 (en) * 2006-11-03 2011-02-15 Honeywell International Inc. Non-destructive media access resolution for asynchronous traffic in a half-duplex braided-ring
US7912094B2 (en) * 2006-12-13 2011-03-22 Honeywell International Inc. Self-checking pair-based master/follower clock synchronization
US7656881B2 (en) * 2006-12-13 2010-02-02 Honeywell International Inc. Methods for expedited start-up and clique aggregation using self-checking node pairs on a ring network
US7778159B2 (en) * 2007-09-27 2010-08-17 Honeywell International Inc. High-integrity self-test in a network having a braided-ring topology
US8817597B2 (en) * 2007-11-05 2014-08-26 Honeywell International Inc. Efficient triple modular redundancy on a braided ring
JP2010135701A (en) * 2008-12-08 2010-06-17 Sony Corp Electromagnetic wave suppression sheet, device and electronic apparatus
WO2011013716A1 (en) * 2009-07-28 2011-02-03 パナソニック電工株式会社 Communication system and communication terminal
EP3300310B1 (en) * 2016-09-26 2019-06-19 Aptiv Technologies Limited Controller area network (can) system
EP3523704B1 (en) 2016-10-07 2024-05-01 Phillips Connect Technologies LLC Smart trailer system
US10647369B2 (en) * 2016-10-07 2020-05-12 Phillips Connect Technologies Llc Modular harness system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2188164A (en) * 1939-02-18 1940-01-23 Bell Telephone Labor Inc Ground potential compensator
US3633165A (en) * 1969-12-15 1972-01-04 Applied Dynamics Inc Analog data transmission system
DE2027515A1 (en) * 1970-06-04 1971-12-09 Stute G Transmission device for electromagnetic signals in severely disturbed rooms
US3827026A (en) * 1971-01-04 1974-07-30 Honeywell Inf Systems Encoding technique for enabling a device to process different types of digital information transmitted along a single information channel
US3855419A (en) * 1971-12-09 1974-12-17 Rca Corp Pwn multiplex system
US4417334A (en) * 1981-04-16 1983-11-22 Ncr Corporation Data processing system having dual-channel system bus
US4507793A (en) * 1982-12-17 1985-03-26 Gte Automatic Electric Incorporated Digital signal transmission system
US4561091A (en) * 1983-09-23 1985-12-24 Codenoll Technology Corporation Data receiver
US4569059A (en) * 1984-05-25 1986-02-04 Fish Franklin H Optically coupled differential data link

Also Published As

Publication number Publication date
EP0276277A1 (en) 1988-08-03
US4856023A (en) 1989-08-08
DE3773644D1 (en) 1991-11-14
WO1988000779A1 (en) 1988-01-28
CA1268226A (en) 1990-04-24
JPH07105810B2 (en) 1995-11-13
EP0276277B1 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
JPH01500474A (en) Data communication system with noise reduction means
US3585399A (en) A two impedance branch termination network for interconnecting two systems for bidirectional transmission
TW419920B (en) Differential signal transfer circuit
US6272185B1 (en) Method and apparatus for performing data pulse detection
US5790526A (en) Bi-directional signal transmission system and adapter for such a system
US4178620A (en) Three state bus driver with protection circuitry
US8867668B2 (en) Coupling system for data receivers
JPS5961236A (en) Receiving circuit system for optical transmission
US4739194A (en) Supergate for high speed transmission of signals
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
KR970003720B1 (en) Multi-output feedback amplifier
JPS59133758A (en) Voltage offset circuit used with line receiver or the like
JPH04249945A (en) System and circuit for signal transmission
US3440440A (en) Input-output circuit
US3505662A (en) Read preamplifier with bypass circuitry
US3983324A (en) Full duplex driver/receiver
USRE44134E1 (en) Universal input apparatus
CN210405332U (en) Two-wire half-duplex communication circuit with power supply
US6694014B1 (en) Constant impedance digital line interface circuit
JPS631211A (en) Interface circuit
CA1167121A (en) High speed ribbon cable bus
JPS60253332A (en) Circuit device for checking abnormal operating function of data transmitter
WO2000075796A1 (en) Isolated high-speed communication bus
JP3101511B2 (en) Data transmission equipment
JP2918777B2 (en) Repeater for serial transmission line

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees