JPH01500149A - Electronic addressing methods for ferroelectric and flexoelectric liquid crystal devices - Google Patents

Electronic addressing methods for ferroelectric and flexoelectric liquid crystal devices

Info

Publication number
JPH01500149A
JPH01500149A JP61505641A JP50564186A JPH01500149A JP H01500149 A JPH01500149 A JP H01500149A JP 61505641 A JP61505641 A JP 61505641A JP 50564186 A JP50564186 A JP 50564186A JP H01500149 A JPH01500149 A JP H01500149A
Authority
JP
Japan
Prior art keywords
pulse
switching
pulses
voltage
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61505641A
Other languages
Japanese (ja)
Inventor
ラゲルウオール,スフエン テイー
ワール,ユルゲン
Original Assignee
エス.ア.エ−ル.エル.エス テ ラゲルウオ−ル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス.ア.エ−ル.エル.エス テ ラゲルウオ−ル filed Critical エス.ア.エ−ル.エル.エス テ ラゲルウオ−ル
Publication of JPH01500149A publication Critical patent/JPH01500149A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/065Waveforms comprising zero voltage phase or pause
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0204Compensation of DC component across the pixels in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/90Methods

Abstract

PCT No. PCT/SE86/00476 Sec. 371 Date Jun. 15, 1987 Sec. 102(e) Date Jun. 15, 1987 PCT Filed Oct. 14, 1986 PCT Pub. No. WO87/02495 PCT Pub. Date Apr. 23, 1987.A driving method is provided for arrays of liquid crystal elements having a linear response to an applied electric field, and specifically ferroelectric liquid crystals capable of two surface-stabilized states. The presented schemes write simultaneously both states in one scan of the array, recognizing both the threshold as a critical voltage-time area and keeping this integrated averaged area equal to zero for symmetrically responding pixels. The voltage pulse trains are optimized to intrinsically assure stabilizing rms torques without applying separate holding voltages. Improvements in contrast and frame writing speed are achieved by optimizing driving parameters and scan procedures, such as scanning in loops, in combination with impedance switching.

Description

【発明の詳細な説明】 強誘電性及びフレックソエレクトリック液晶装置の・ ルス 。[Detailed description of the invention] of ferroelectric and flexoelectric liquid crystal devices.

1、 8 本発明は液晶装置の電子的駆動方法技術に関し、より具体的には、印加電界に対 して少なくとも部分的に直線的応答性を示すような液晶媒体を含んだ装置の駆動 方法に関する。そのような液晶媒体の例としては1強誘電性及びフレックソエレ クトリック液晶構造がある。すべてのキラル傾斜スメクティック液晶は強誘電性 であ引 いくつかの変形状態においてプレックソエレクトリック応答性を示す能 力がある。ネマチック液晶はある種の変形状態ではフレックソエレクトリック特 性を示す、現在、多くの期待が強誘電性液晶(FLC)に寄せられており。1, 8 The present invention relates to an electronic driving method technology for a liquid crystal device, and more specifically, to a method for electronically driving a liquid crystal device, and more specifically, to a method for electronically driving a liquid crystal device. driving a device containing a liquid-crystalline medium exhibiting at least partially linear response; Regarding the method. Examples of such liquid crystal media include ferroelectric and flexoelectronic media. It has a metric liquid crystal structure. All chirally graded smectic liquid crystals are ferroelectric The ability to exhibit plexoelectric responsiveness in some deformation states have power. The nematic liquid crystal is flexoelectric in some deformed states At present, many expectations are placed on ferroelectric liquid crystals (FLCs).

その理由は、その他の種類の液晶では見いだすことが難しいような優れた特性を FLCが有しているためである。The reason for this is that it has excellent properties that are difficult to find in other types of liquid crystals. This is because FLC has this.

この点については、いbゆる表面安定化強誘電性液晶(SSFLC)において特 に顕著であり、5SFLCセルでは表面干渉により分極可能にでき、又、バルク 状態であっても1表面干渉の結果として本質的なヘリックス(らせん構造、ねじ れ)が決して表れないためである。5SFLCは分極化が容易であり、高速双安 定性グレイスケール及びカラー機能を発揮できる。ところが、それらはセルの配 列や構造に関係し、それらに非常に左右され易く、又、電気的パルス駆動回路に ついての所要アドレス方法の設計にも関係する。小数の強誘電性作動装置がすで に実験的に開発されているが、実質的に満足できるような駆動方法は現在まで提 案されておらず1強誘電性の場合には適用されていない、その理由は、FLCと ネマチンク駆動特性との重要な差が部分的にしか認識されておらず、そのために 、アドレス必要条件が充分には分析されていないためである。現在までに提案さ れている駆動方法が、ヨーロッパ特許出願第0092181号(株式会社日立制 作所、出願日: 1983年4月14日)、西ドイツ特許出願DE341470 4A1 (キャノン株式会社、出願日: 1984年4月18日)、西ドイツ特 許化*DE3443011A1 (キャノン株式会社、出願日: 1984年1 1月26日)、ヨーロッパ特許出願第01498995号(セイコー電子工業株 式会社、出願日: 1984年12月7日)に記載されている。Regarding this point, there is a particular problem with so-called surface stabilized ferroelectric liquid crystals (SSFLC). In the 5SFLC cell, polarization is possible due to surface interference, and bulk As a result of surface interference, an essential helix (helical structure, threaded structure) The reason for this is that ``(re)'' never appears. 5SFLC is easy to polarize and has high speed Can perform qualitative gray scale and color functions. However, they are It is related to rows and structures and is very sensitive to them, and is also sensitive to electrical pulse drive circuits. It is also relevant to the design of the required addressing method. A small number of ferroelectric actuators are already available. However, no driving method that is practically satisfactory has been proposed to date. The reason is that FLC and Important differences with nematic drive properties are only partially recognized and therefore , address requirements have not been fully analyzed. proposed to date The driving method is disclosed in European Patent Application No. 0092181 (Hitachi Systems, Ltd.). (Application date: April 14, 1983), West German patent application DE341470 4A1 (Canon Co., Ltd., filing date: April 18, 1984), West German Special *DE3443011A1 (Canon Co., Ltd., filing date: January 1984) January 26th), European Patent Application No. 01498995 (Seiko Electronic Industries Ltd. Shikisha, filing date: December 7, 1984).

従来の装置及び方法は、程度に差があるにせよ、ある条件では作動する可能性が あるが、あらゆる条件について当方が分析したところでは、特に5SFLC装置 では。Conventional devices and methods may operate to varying degrees under certain conditions. However, according to our analysis under all conditions, especially 5SFLC equipment Well then.

従来提案されている技術で電気的アドレス動作の問題。Problems with electrical addressing in conventionally proposed techniques.

特に優れた光学的コントラストを得る点について、解決が不可能である。5SF LCでは液晶が2枚のプレートの間の非常に狭い空間に閉じ込められており、上 記問題は5SFLC装置の物理的な寸法や特性により顕著になる。すなわち、プ レート表面に電荷が容積されることにより、実質的な電界が発生し、このことが いくつかの意味において特に問題となる。In particular, it is impossible to solve the problem of obtaining excellent optical contrast. 5 SF In an LC, the liquid crystal is confined in a very narrow space between two plates; These problems become more pronounced due to the physical dimensions and characteristics of the 5SFLC device. In other words, The volume of charge on the surface creates a substantial electric field, which This is particularly problematic in several ways.

本発明の目的は、液晶装置の電気的アドレス方法(アドレス動作方法)を提供し 、より具体的には、上記問題を考慮し、特にFLC装置において、双安定性及び 高速性という本質的な利点を充分に利用するためのアドレス方法を提供すること にある。An object of the present invention is to provide an electrical addressing method (addressing operation method) for a liquid crystal device. , More specifically, considering the above problems, especially in FLC devices, bistability and To provide an addressing method that takes full advantage of the essential advantages of high speed. It is in.

FLCアドレス動作は、従来の液晶アドレス方法ではかなり困難であったが、そ のアドレス動作を説明するにあたり、まず、一般的な必要条件を説明し、その後 に。FLC addressing is quite difficult with conventional LCD addressing methods; In explaining the address behavior of To.

良好に作動する多重アドレス方法についての例を説明する。An example of a multi-addressing method that works well will now be described.

次に本発明を図面に基づいて説明する。Next, the present invention will be explained based on the drawings.

図面の簡単な説明 第1図は強誘電性液晶端造の断面略図、第2図は第1図に対応するモジュールオ リエンテーションの斜視図、第3図は強誘電性液晶でのスイッチングの典型的な 時間・電圧関係を示す線図、第4図は持続時間の異なる電気的パルスについての 光学的応答性を示す略図、第5図及び第6図は1ビクセル又は直線的配列装置の 基本的な極性駆動特性を示す図、第7図は直流補償スイッチング波形のいくつか の例を示す略図、第8図は直線的配列の直流補償駆動例を示す略図、第9図は弱 双安定性又は1次単安定性液晶セル構造の直流及び交流安定化を説明するための 略図、第10図、第11図、第12図、第13図は多重駆動のそれぞれ異なる方 法を説明するための略図、第14図は交流安定化駆動方法の例を説明するための 略図、第15図はグレイスケール駆動のためのパルス幅及びパルス高変調を説明 するための略図、第16図は選択的列走査及び選択的行駆動方法を説明するため の略図。Brief description of the drawing Figure 1 is a schematic cross-sectional view of a ferroelectric liquid crystal end structure, and Figure 2 is a module diagram corresponding to Figure 1. A perspective view of orientation, Figure 3 is a typical example of switching in ferroelectric liquid crystals. A diagram showing the time-voltage relationship, Figure 4 shows electrical pulses of different durations. Schematic diagrams illustrating optical responsivity, Figures 5 and 6, for a 1-pixel or linear array device. A diagram showing the basic polarity drive characteristics, Figure 7 shows some DC compensation switching waveforms. 8 is a schematic diagram showing an example of direct current compensation drive in a linear arrangement. To explain the DC and AC stabilization of bistable or first-order monostable liquid crystal cell structures. The schematic diagrams, Fig. 10, Fig. 11, Fig. 12, and Fig. 13 are different ways of multiplex drive. Figure 14 is a schematic diagram for explaining an example of the AC stabilization drive method. Schematic diagram, Figure 15 illustrates pulse width and pulse height modulation for gray scale driving FIG. 16 is a schematic diagram for explaining the selective column scanning and selective row driving method. Schematic diagram.

第17図は選択的行駆動方法に使用される第12図の方法についての付加的な「 非変更」パルス列の略図、第18図は高インピーダンススイッチング概念を説明 するための略図、第19図はビクセル又は非選択行に対する減少電圧増幅による 増加選択比での駆動方法の略図、第20図及び第21図は1次非対称スイッチン グ特性の補償のための駆動方法の例を説明するための略図である。FIG. 17 shows additional information about the method of FIG. 12 used in the selective row drive method. Schematic diagram of a “non-modified” pulse train, Figure 18 illustrates the high impedance switching concept. A schematic diagram of FIG. Schematic diagrams of the driving method with increasing selection ratio, Figures 20 and 21 are first-order asymmetrical switches. 2 is a schematic diagram illustrating an example of a driving method for compensating for dynamic characteristics.

2・L木魚11 キラル分子で構成される傾斜スメクティック液晶はJournal de Ph ysique 1975. Volume 3G、 page L69の記事に おいてR,B、 Meyer他が初めて記載したような強誘電性である。これら のFLCは、その異方性のために液晶に常に現れる2次誘電効果に基づく外部電 界とのカップリング性よりも大部分の場合は強く、又直線的なカップリング性を 示す、最も単純で、従って、最も一般的な強誘電性スメクティックはキラシスメ クテイックC相であり、該相は、一般に実際上は、異なるキラル及びノンキラル メソジェニツク分子とキラル極性及び粘度抑制ドーパントとの釣合のとれた多成 分混合体である。この媒体では、C*と表示され、分子方向8(この方向は概ね 光学2軸に等しく、より正確には、2つの光学軸の平均方向に等しい)はスメク ティック相垂線から角度θだけ傾いずれの場所でも、ディレクターと直角である 。同様、かつ、より高配列強銹電性相が、同一コンバウンドにおいてより低い温 度などにおいて存在する。これらの内、最も重要なものはII、J*、Q*、H *と呼ばれる。2.L Mokugyo 11 Gradient smectic liquid crystals composed of chiral molecules are Journal de Ph. ysique 1975. Volume 3G, page L69 article It is a ferroelectric property as first described by R, B, Meyer et al. these FLC has an external electric current based on the secondary dielectric effect that always appears in liquid crystals due to its anisotropy. In most cases, the coupling property is stronger than that with the field, and the coupling property is linear. As shown, the simplest, and therefore most common, ferroelectric smectic is the chirastic smectic. Cuteic C phase, which generally in practice consists of different chiral and non-chiral Balanced polymorphism of mesogenic molecules with chiral polarity and viscosity-suppressing dopants It is a mixture of components. In this medium, it is displayed as C*, and the molecular direction is 8 (this direction is approximately (equal to the two optical axes, or more precisely, equal to the average direction of the two optical axes) The tick phase is tilted by an angle θ from the vertical and is perpendicular to the director at any location. . A similar and higher order strongly galvanic phase results in a lower temperature in the same conbound. It exists in degrees etc. Among these, the most important are II, J*, Q*, H *It is called.

通常の結晶状態において、CI相は非強誘電性領域を示し、2極モーメントは、 ヘリマグネットの磁性化の場合と同様に、層垂線の方向を中心とするP(及びn )らせん化により連続的に打ち消される。5SFLC装置では、ヘリックス(こ れは補償により消すこともできる)を備えた共通C*相構造は表面干渉によりバ ルク状態から押し出される。適用構造(「ブックシェルフ構造」スメクティック 相は、数ミクロンだけ離れた境界ガラス板に対して概ね直角である)において、 ヘリックスやその他のあらゆる不均質(「スプレイド」)状態が形成されること はなく、その代わりに、米国特許第4367924号に記載されたような2つの 表面安定化方向の何れかが選ばれる。In the normal crystalline state, the CI phase exhibits a non-ferroelectric region, and the dipole moment is As in the case of magnetization of a helimagnet, P (and n ) is continuously canceled by spiralization. In the 5SFLC device, the helix (this The common C* phase structure with a being pushed out of the ruque state. Applicable structure (“bookshelf structure” Smectic The phase is approximately perpendicular to the boundary glass plate separated by a few microns), the formation of helices and any other heterogeneous (“splayed”) conditions; Instead, there are two Either surface stabilization direction is chosen.

これらの「スピンアップ」及びrスピンダウン」方向は、それぞれ、ガーラスプ レートの間の概ね層全体にわたって保存され、自然に、すなわち、外部電界の作 用がない状態で生じる強誘電性ドメインに対応する。これらのドメイン、ならび に、米国特許第4563059号(出願日: 1983年7月7日)に記載され たいくつかの類似したより複雑なドメインはSS FLC構造の特性である。ボ ラリゼーションPはサンプルに対して及ぼされた直流電界の方向に追従し、高コ ントラスト及び高速(k)lz”MHzの範囲)の交差するポラライザーの間の 電気光学複屈折効果に至る。適当な表面処理を行うことにより。These “spin-up” and r-spin-down directions are respectively between the rates is conserved roughly throughout the layer and naturally, i.e., due to the action of an external electric field. It corresponds to a ferroelectric domain that occurs in an idle state. These domains, and is described in U.S. Patent No. 4,563,059 (filing date: July 7, 1983). Several similar more complex domains are characteristic of the SS FLC structure. Bo Larization P follows the direction of the DC electric field applied to the sample and has a high cost. between intersecting polarizers of contrast and high speed (k)lz”MHz range). leading to electro-optic birefringence effects. By performing appropriate surface treatment.

スイッチングは双安定となり、3〜30v(ボルト)振幅の短いパルスにより達 成できる。この効果には、セル厚さ及び境界状態に強く左右されるある種のスレ ショルドがある。Switching is bistable and can be achieved by short pulses of 3-30v (volt) amplitude. Can be done. This effect involves some kind of threading that is strongly dependent on cell thickness and boundary conditions. There is a shoulder.

強誘電性及び非強誘電性液晶における物理的効果が非常に異なった性質であるた めに、その他の液晶電気光学効果のいくつかについて行われる方法と同様の方法 により、特に薄いフィルムトランジスタ(TPT)及び同様の高価格かつ寸法の 制限された要素のような能動的装置を一切使用せずに、5SFLC装置のマトリ ックスアドレス動作やマルチプレックスが可能かどうかという点が問題となって くる。ところが、特に光学コントラスト比関し、そのようなアドレス方法につい ての基本的な物理的必要条件に関しては、充分な分析が現在までは行われていな い。Because the physical effects in ferroelectric and non-ferroelectric liquid crystals are of very different nature, For this purpose, a method similar to that done for some of the other liquid crystal electro-optic effects. In particular, thin film transistors (TPTs) and similar high cost and large 5SFLC instrument matrices without using any active devices such as restricted elements. Issues include address behavior and whether multiplexing is possible. come. However, there are many problems with such addressing methods, especially regarding optical contrast ratio. Until now, no thorough analysis has been carried out regarding the basic physical requirements for stomach.

アドレス方法を好ましいものとするには、5SFLC祷造の最も特有かつ有益な 特性、すなわち、 (速度を除く)双安定性を考慮して利用する必要がある。こ の特性は選択する材料及び表面処理に非常に敏感に左右され。For a preferred addressing method, the most unique and useful It is necessary to consider the characteristics, that is, bistability (excluding speed) when using it. child Its properties depend very sensitively on the material chosen and the surface treatment.

C1ark et al、 Mo1.Cryst、Liq、Cryst、 19 83. Volume 94゜page 213. Largerwall a t al、 Mo1.Cryst、Llq、Cryst。C1ark et al, Mo1. Cryst, Liq, Crystal, 19 83. Volume 94゜page 213. Largerwall a tal, Mo1. Cryst, Llq, Cryst.

1984、 Volume 114. page 151. )(andsch y at al、 FarrpeHectrics 1984. Volume  59. Page 69. Wahl at al、 Ferroelect rlcs 1984. Volume 59. Page 161等のいくつか の記事に記載されている通りである。良好かつ特に対称的な双安定性は、5SF LC装置のマルチプレックス性について著しい正帰結を有していることは明らか である。1984, Volume 114. page 151. )(andsch y at al, Farrpe Hectrics 1984. Volume 59. Page 69. Wahl at al, Ferroelect rlcs 1984. Volume 59. Some of Page 161 etc. As stated in the article. Good and especially symmetrical bistability shows that 5SF It is clear that this has significant positive consequences for the multiplexability of LC devices. It is.

実際には僅かな非対称性が存在してもよく、その方が効果的である0前後スイッ チングでの非対称性は、後述する適当な駆動技術により、明らかにできる。In reality, there may be a slight asymmetry, and it is more effective to switch around 0. Asymmetry in the timing can be revealed by appropriate drive techniques as described below.

第1図には、ボラリゼーション(「スピン」)アップの均質状態(a)と、ボラ リゼーションダウンの対応する状態(b)が略図で示しである。 (C)は非均 質状態の例である。スメクティ□ツク層は図の紙面と平行である。Figure 1 shows the homogeneous state (a) with increased volatility (“spin”) and The corresponding state (b) of rationing down is shown schematically. (C) is non-uniform This is an example of quality status. The smecti layer is parallel to the plane of the figure.

分子軸は(a)及び(b)において水平であり、便宜り図の紙面から手前側を指 す分子ロッドの端部にハツトが付しである。第1図のアップ及びダウン状態に対 応する分子位置(十〇及び−〇)は第2図に示されており、第2図では、頂部プ レート及び底部プレートが斜視図で示しである。The molecular axis is horizontal in (a) and (b), and for convenience, point toward the front from the page of the figure. A hat is attached to the end of the molecular rod. For the up and down states in Figure 1 The corresponding molecular positions (10 and -0) are shown in Figure 2, where the top plate The plate and bottom plate are shown in perspective view.

アップ及びダウン状態の間のスイッチングでは、いくつかの非常に特徴的な特性 が示されるが、ごく僅かな統計的な研究がこれまでに行われ、DOBAMBCや HOBACPC等の物質類以外にもごく小数の材料が調査されているだけである 。後者についてのスイッチング時間τは、第3図において、1.5μmの厚さの サンプルに及ぼされるパルス振幅電圧Vの関数として略図で示しである。以下の 説明では、 (あるセル厚さでの)電圧V、ならびに、対応する電界E(電気光 学応答性は基本的に電界効果である)を使用する。2つの領域は即時識別される 。W1圧急降下領域(II)では、重要な要素として磁壁動作で核形成現象が優 勢となる。電界が増加すると、より多くの核形成領域が活性化し、そのために、 磁壁はコネクトアップ状態まで移動しない、又、innがより高速で移動し、全 体として概ねE−2依存関係に寄与する。核形成領域が集合すると、逆プロセス についての核形成スレショルドとなり、スイッチングは主として双安定特性を得 ることになる。但し、実際の双安定性はスレショルドの大きさに著しく左右され る。又、高電界領域(I)では、集合バルク・スピンフリップ動作が表面影響プ ロセスから優勢となり、単純な直線的電界挙動状態となる。その状態では、γを 有効回転粘度とし、Pをボラリゼーションとすると、τ〜γ/PEとなる。■− 2とV −1との間の領域のクロスオーバー電圧vOは、典型的な例では、1〜 数ボルトとなる。どのような場合でも、核形成中心の密度が増加すると、vOが 減少するものと期待できる。第3図の量τはスイッチング時間についての重要性 はないが、ネマチック液晶の電気光学応答性に使用される従来の方法では、全く 限定されない、これに対し、本件では、電圧Vをサンプルに及ぼす場合に双安定 ラッチングを達成するのに必要なパルス持続時間についてτは利用される。プロ セスの力学的状態は第4図に略図で示す通りであり、第4図では、交差ポーララ イザー(polarlzar )消滅状態からの光学伝達増加量が、非消滅状態 を達成する3つの異なる長さのパルスに応答して描かれている。τの約70及び 85%の長さの最初の2つのパルスでは、光学応答性が、電界が及ぼされる間は 増加するが、続いて減少し。Switching between up and down states has some very distinctive characteristics However, very few statistical studies have been conducted so far, and DOBAMBC and In addition to substances such as HOBACPC, only a small number of materials have been investigated. . The switching time τ for the latter is shown in FIG. The pulse amplitude is shown schematically as a function of the voltage V applied to the sample. below In the description, the voltage V (at a certain cell thickness) as well as the corresponding electric field E (electro-optical The mechanical response is basically an electric field effect). Two areas are immediately identified . In the W1 pressure drop region (II), the nucleation phenomenon is dominated by domain wall motion as an important factor. become a force. As the electric field increases, more nucleation regions are activated, so that The domain wall does not move to the connected up state, and the inn moves faster and the entire As a whole, it generally contributes to the E-2 dependency relationship. Once the nucleation regions come together, the reverse process The nucleation threshold for That will happen. However, the actual bistability depends significantly on the size of the threshold. Ru. In addition, in the high electric field region (I), the collective bulk spin-flip operation is caused by surface-influenced prisms. It becomes dominant from the process, resulting in a simple linear electric field behavior state. In that state, γ is If the effective rotational viscosity is taken as P and the volarization is taken as τ~γ/PE. ■− The crossover voltage vO in the region between 2 and V −1 is typically 1 to It will be several volts. In any case, as the density of nucleation centers increases, vO We can expect it to decrease. The quantity τ in Figure 3 is important for the switching time. However, traditional methods used for electro-optic responsivity of nematic liquid crystals However, in the present case, when a voltage V is applied to the sample, bistable τ is utilized for the pulse duration required to achieve latching. Professional The mechanical state of the The increase in optical transmission from the polarzar annihilation state is greater than the non-annihilation state. is depicted in response to three different length pulses achieving . about 70 of τ and For the first two pulses of 85% length, the optical responsivity is increases, then decreases.

持続時間±τのパルスの後にラッチ状態となる。振幅が減少すると、応答性も同 様となるが、充分に低い電圧VDCでは、光学応答性が全体的に消滅するまで( 第3図の領域III )ゆるやかになる。The latched state occurs after a pulse of duration ±τ. As the amplitude decreases, so does the response. However, at a sufficiently low voltage VDC, the optical responsivity remains until it completely disappears ( Region III in Figure 3) Becomes gradual.

スイッチング動作特性を要約すると以下の通りである。The switching operating characteristics are summarized as follows.

セルが無限大に長く活性化された場合でも、すなわち。i.e. even if the cell is activated for infinitely long.

絶対的低スレショルドが存在する場合でも、スイッチングが全く生じないように パルス高を充分に低く選択することは常に可能である。 HOBACPCについ ては1例えば。Ensure that no switching occurs even in the presence of an absolute low threshold It is always possible to choose the pulse height sufficiently low. About HOBACPC For example.

絶対電圧スレショルドIVDcIはC*相では約0.IVである(セル厚さが約 2μmの場合)、このスレショルドを10の係数で大きくすると、第13章で説 明するように、5SFLC装置についてのマトリックス・アドレス方法を最も容 易に予想することが可能となる。IVDclのそのような高い値はより高度の配 列相I*、J*。The absolute voltage threshold IVDcI is approximately 0.0 for the C* phase. IV (cell thickness is approx. 2 μm), increasing this threshold by a factor of 10 results in the results discussed in Chapter 13. As we will see, the most accommodating matrix addressing method for 5SFLC devices is It becomes possible to predict easily. Such a high value of IVDcl indicates a higher Column phase I*, J*.

Flll、G*で見られる0例えば、HOBACPCのC*相では。0 seen in Flll, G* For example, in the C* phase of HOBACPC.

IVDcIが約1vであることを本件出願人は発見した。Applicants have discovered that IVDcI is approximately 1v.

印加電界を増加させる場合、領域は、実際的な電圧スレショルドは存在しないが 、パルス高と幅の乗数にスレショルド値が存在し、換言すれば、臨界VCではな く、臨界(V・τ)C領域が存在する状態に移行する。スレショルド特性は、  (全ての電界効果に有効なように)液晶材料や、温度、表面状態、セル厚さにつ いて、大幅に変化する。When increasing the applied electric field, the area where there is no practical voltage threshold , there is a threshold value for the multiplier of the pulse height and width, in other words, it is not a critical VC. Then, the state shifts to a state where a critical (V·τ)C region exists. The threshold characteristic is (as is valid for all field effects) depending on the liquid crystal material, temperature, surface condition, and cell thickness. and change significantly.

スレショルド領域が存在することは最も予期しなかった基本的な特性であり、5 SFLC装置のアドレス動作に関して著しい重要性を持って塾\る。別の重要か つ明白な特徴として、スイッチングの横持性があり、具体的には、スイッチング パルスが常に直流信号であるということがある。但し、そのような一時的な直流 信号は1通常は、逆の電圧符号のパルスで補償しなければならず、そのために1 時間1>>τについて平均化すると、どのような素子に対しても有効直流電圧は 全く表れず、そうでなければ、有害な電解効果は回避されない、この直流補償は 補償パルスにより引き起こされるバックスイッチングの無い状態で行うことが好 ましい、更に、場合によっては、直流駆動が液晶母材(特に高導通性材料)に電 界分離を引き起こすことがあり、それにより、ある極性の充分に長いパルスが取 り去られた時、活性電界が逆転することがある。この場合は、別の種類の有害な バックスイッチングが引き起こされる可能性がある。更に、双安定性は必ずしも 全体的に対称でなくてもよく(対称性は2つの表面における表面配列状態に敏感 に左右される)。The existence of a threshold region is the most unexpected fundamental property, 5 It is of significant importance regarding the addressing operation of SFLC devices. Another important thing? One obvious characteristic is the horizontal nature of switching; It is possible that a pulse is always a DC signal. However, such temporary direct current The signal must be compensated with pulses of opposite voltage sign, usually 1 When averaged over time 1 >> τ, the effective DC voltage for any element is This DC compensation does not appear at all and otherwise harmful electrolytic effects are not avoided. Preferably done without backswitching caused by compensation pulses. In addition, in some cases, DC drive may cause the liquid crystal matrix (particularly highly conductive materials) to may cause field separation, such that a sufficiently long pulse of one polarity is When removed, the active electric field may be reversed. In this case, another kind of harmful Backswitching may occur. Furthermore, bistability is not necessarily It does not have to be totally symmetrical (symmetry is sensitive to surface alignment on the two surfaces). ).

その場合は、非対称駆動状態(例えば、セル構造でのある予防処置と直流オフセ ット電圧)により修正することができる。要するに、以下の特性に注意を払う必 要がある。In that case, asymmetric drive conditions (e.g. certain precautions and DC offsets in the cell structure) It can be modified by adjusting the cut voltage). In short, you need to pay attention to the following characteristics: There is a point.

(a)複数の状態間の前後のスイッチングは符号が逆の直流パルスで行われる。(a) Switching back and forth between states is performed with DC pulses of opposite sign.

すなわち、スイッチングパルス活性化は極性である。That is, the switching pulse activation is polar.

(b)臨界未満パルスの付加に対する敏感性、パルス振幅がVで、対応するパル ス幅がτの場合、スレショルドパルス領域(V・τ)Cが存在する。(b) Sensitivity to the addition of subcritical pulses, where the pulse amplitude is V and the corresponding pulse When the pulse width is τ, a threshold pulse region (V·τ)C exists.

(c)スイッチング時間、電圧特性は、通常と異なり。(c) Switching time and voltage characteristics are different from normal ones.

τc ” I V I C−・で概略的にしるすことができる。なお。It can be roughly indicated by τc"IVIC-.

高電圧(例えばHIBACPCでは5vよりも大きい電圧)ではa = 1であ り、低電圧ではa≧ 2である。At high voltages (for example, voltages greater than 5V for HIBACPC) a = 1. Therefore, at low voltage, a≧2.

(d)全ての画像素子に対するゼロ直流電圧の所望性。(d) Desirability of zero DC voltage for all picture elements.

すなわち、電界効果を防止するための充分に長い時間スケールでのゼロ時間平均 電圧。i.e., zero time averaging on sufficiently long time scales to prevent field effects. Voltage.

(e)イオン導通効果からの電界逆転の防止。(e) Prevention of electric field reversal from ion conduction effects.

(f)非対称表面処理又は直流オフセット電圧によるスレショルド対称化。(f) Threshold symmetry by asymmetric surface treatment or DC offset voltage.

上記項目のいくつか(例えばd及びf)は互いに矛盾する可能性があることは非 常に明らかであり、特に慎重な検討が必要である。完全に対称なスレショルドが 達成可能であるかどうかは、いくつかの要因(特に表面配列)に依存している。It is inevitable that some of the above items (e.g. d and f) may contradict each other. It is always obvious and requires particularly careful consideration. A perfectly symmetrical threshold Whether this is achievable depends on several factors, especially the surface arrangement.

スレショルドは、通常、C宰相よりも。The threshold is usually higher than Prime Minister C.

Il、J*、p’s、Q*のような低温相において容易に達成できる。CI相で 、高速及び最弱スレショルド状態により特徴付られており、そこでは対称スレシ ョルドは特に敏感であり、せん断により最も容易に到達できる。This can be easily achieved in low temperature phases such as Il, J*, p's, Q*. In the CI phase , characterized by fast and weakest threshold conditions, where the symmetric threshold The jord is particularly sensitive and most easily accessed by shear.

大量生産に適したいくつかの配列技術を使用することもできるが、その場合は、 非対称スレショルドとなることが多い、低配置高配列の場合はよりも好ましい状 態となるが、FLC相の場合はよりは緩やかである。非常に多種類の状況を単純 化し便宜上、対称及び非対称スレショルド状態を別々に説明する(第5項)。It is also possible to use several array techniques suitable for mass production; This is more favorable for low placement height arrays, which often result in asymmetric thresholds. However, in the case of the FLC phase, it is more gradual. Simplify a wide variety of situations For convenience, symmetric and asymmetric threshold conditions are discussed separately (Section 5).

4・1 バ、 ユ ・ 固有電界反転の有害効果は液晶装置ie(特にいわゆるダイナミック散乱効果の 利用)についてのごく初期の研究(直流アドレス研究)で既に認められている。4.1 Ba, Yu・ The harmful effects of intrinsic electric field reversal can be seen in liquid crystal devices (especially the so-called dynamic scattering effect). It has already been recognized in very early research (direct current addressing research) on

直流活性が行われた場合、Wl界が取り去られた時でも、比較的高いイオン導通 性を特徴とする液晶材料はある時間だけ活性状態のままとなる0強誘電性液晶で は、類似効果は、過度に長い持続期間のパルスが及ぼされると、いくつかの実験 的な混合物では瞬時に元の状態への部分的又は完全なスイッチバックが生じ、場 合によっては、セルが全く切り替わらないということを意味する。この現象は、 出願人が「逆スイッチング効果」と呼ぶもので、スイッチングパルスの終了とほ ぼ同時に駆動回路を開くことにより抑制できる場合がある(アナログスイッチ又 はトリステートドライバー)、この技術により、いくつかのセルは標準的な駆動 回路の場合と比べ、2〜3倍程度のパルス持続期間で切り換えることができる。When DC activation is performed, relatively high ionic conduction occurs even when the Wl field is removed. The liquid crystal material characterized by this property is a zero ferroelectric liquid crystal that remains in an active state for only a certain period of time. A similar effect was observed in some experiments when pulses of excessively long duration were exerted. A partial or complete switchback to the original state occurs instantaneously in a mixture of In some cases, this means that the cell does not switch at all. This phenomenon is What Applicant calls the "reverse switching effect" This can sometimes be suppressed by opening the drive circuit at about the same time (analog switch or is a tri-state driver), this technology allows some cells to drive standard Switching can be performed with a pulse duration approximately two to three times longer than in the case of a circuit.

 (この点については第12章Cで再び説明する)、パックスイツチングとは、 長いパルスが空間電荷を分離し、それにより、デボラリゼーション(depol arization)電界EDとなる(特に印加電界Eを補償する)逆電界が生 じるということである。Eを形成する外部電荷は、ステイープ電圧が減衰した後 (比較的低いドライバーインピーダンス)、非常に短時間で流れ去る。その場合 、EDは特に長いパルス時間にわたって形成され、著しく過度の臨界状態の印加 電圧と組合せられた場合、存続する。その場合、逆符号の臨界又は過度臨界印加 電圧として現れ、分子を少なくとも部分的にスイッチバックさせて逆極性の元の 状態へ戻す、EDはパルス持続時間及び空間電荷密度(導通性)の増加に伴って 増加し、そのために、短いパルスを使用することにより逆スイッチングを回避で き、いずれの場合でも、それと共に単に高い抵抗性材料だけを使用することが望 ましい。(This point will be explained again in Chapter 12C), pack switching is The long pulse separates the space charge, thereby causing devolization (depolization). arization) A reverse electric field is generated which becomes the electric field ED (especially compensates for the applied electric field E). It means to be. The external charge forming E is (relatively low driver impedance) and flows away in a very short time. In that case , EDs are formed over particularly long pulse times, resulting in the application of significantly excessive critical conditions. Survives when combined with voltage. In that case, critical or supercritical application of opposite sign appears as a voltage, causing the molecule to at least partially switch back to its original state of opposite polarity. state, ED increases with increasing pulse duration and space charge density (conductivity). Therefore, reverse switching can be avoided by using short pulses. and in any case it is desirable to use only high resistance materials with it. Delicious.

5・ パレ ぐ− ・ 1、 (a)対称スレショルドの場合 強誘電性液晶はさまざまな方法により電気的にアドレスが可能であり、その理由 として、それらの材料の基本的な特性をあげることができ、より具体的には、表 面安定強誘電性液晶のアドレス方法では、以下の条件を満足させないものはなん らかの意味で不充分であるか、あるいは、それらの方法は結果としてコントラス トを含む全体性能が減少した状態で、固有の速度や双安定性を利用しない点で効 果的とはいいがたいためである。5. Pare Gu-・1, (a) Symmetric threshold case Ferroelectric liquid crystals can be electrically addressed in various ways and why As such, we can list the basic properties of those materials, and more specifically, we can list the basic properties of those materials. Regarding the addressing method of surface-stable ferroelectric liquid crystal, there is no method that does not satisfy the following conditions. Either they are insufficient in some sense, or they result in contrast effective in that it does not take advantage of inherent speed or bistability, with reduced overall performance including This is because it is not very effective.

2状態スイツチング(アップ及びダウン状態)に必要な第1の必須的な特徴は次 の通りである。The first essential characteristic needed for two-state switching (up and down states) is: It is as follows.

1、画像阻止に対して及ぼされるスイッチングパルスは極性があり、従って直流 であり、それらは、領域AXの電圧・時間の積(Vτ)で特徴づけられる。1. The switching pulse applied to the image stop is polar and therefore direct current , and they are characterized by the voltage-time product (Vτ) in the area AX.

2・スイッチングパルスはAX >ACである必要があり、その意味において、 電圧よりもむしろ領域にスレショルドACが存在する。AX<ACの場合、部分 的なスイッチングが一般に生じるが、新しい状態へのラッチングは生じない、逆 状態へスイッチされる画像素子は選択素子と呼ばれる。2. The switching pulse must be AX > AC, and in that sense, There is a threshold AC in area rather than voltage. If AX<AC, partial switching generally occurs, but latching to a new state does not occur; vice versa. A picture element that is switched into a state is called a selection element.

注:上記説明では、画像阻止は時間T>>τ(τはパルス時間)の間は初期状態 にあることが必要である。より近い時間において画像阻止の状態が全体又は部分 的に変化する場合、スレショルドはある程度まで先行パルスに依存し、後の章で 説明するごとく、説明を僅かに変更しなければならない。Note: In the above explanation, image blocking is in the initial state during the time T >> τ (τ is the pulse time). It is necessary that the If the state of image blocking is complete or partial in the nearer time , the threshold depends to some extent on the preceding pulse and will be discussed in later chapters. As I explain, I have to slightly change the description.

3・時間積分(インテグレーテッド)電圧は交流である必要があり、すなわち、 振幅及びパルス長さ及び極性をあらゆる直流バイアスを打ち消すように選定して 領域AYの新たなパルスにより組み込み直流補償を行う必要がある。3. The time-integrated voltage must be alternating current, i.e. The amplitude and pulse length and polarity are selected to cancel any DC bias. It is necessary to perform built-in DC compensation with new pulses in the area AY.

4・直流補償パルスは臨界未満、すなわちAY <ACであることが好ましく、 それ以外の場合は、余剰パックスイツチングが引き起こされる。同様に、臨界未 満パルスの追加を、例えば、時間での接近到達により、臨界パルス値に付加する ことを許容してはならず、Σadj (A yl)< A cを保持する必要が ある。4. The DC compensation pulse is preferably less than critical, that is, AY<AC, Otherwise, redundant pack switching will occur. Similarly, below criticality Adding a full pulse to the critical pulse value, e.g. by reaching close in time Σadj (A yl)< A c. be.

5・全てのパルスについて、上記以外の従JK性(但L、通常はよりゆるやかな 限界)が逆スイッチングについての固有傾向により必要である。実際には、サン プルの抵抗性に影響されるパルス長さについての限界条件に至る弱い強制事項で ある。そのために、長い単一極パルスを使用するには高い抵抗が必要であり、い ずれの場合でも、実際的な装置に適用される液晶材料での望ましい特性である。5.For all pulses, follow JK characteristics other than those listed above (however, L, usually more gradual limit) is required due to the inherent tendency for reverse switching. In fact, San With weak forcing leading to a limiting condition on the pulse length, which is influenced by the resistance of the pull. be. Therefore, using long unipolar pulses requires high resistance and Even in the case of deviation, it is a desirable property in liquid crystal materials applied in practical devices.

これらの必要条件は同時に満足させられた場合に充分であり、またそれらの他に 、いつでも巨視的な時間スケールにおいて、全ての画像素子に対する直接駆動な らびにマトリックスアドレッシングにおいて、従属的に満足させることのできな いいくつかの望ましい特性があり、従って、そのために、個々の適用条件を考慮 して最適条件を捜しめる必要がある。これらの必要条件のうち最も重要なものは 以下の通りである。These requirements are sufficient if they are met simultaneously; , direct drive to all image elements on a macroscopic time scale at any time. and matrix addressing, which cannot be satisfied dependently. There are some desirable characteristics that must therefore be taken into account in the individual application conditions. It is necessary to search for optimal conditions. The most important of these requirements is It is as follows.

6、前記1項でのAXはACに対してできるだけ高いことが望ましく、あらゆる 隣接臨界未満パルスの合計ΣadJ (Ayl)はできる限り低く維持して高選 択比を形成しなければならない、ここで1選択比とは、あらゆる臨界未満ノンス イッチングパルス領域に対するあらゆる過大臨界スイッチングパルス領域の比で ある。また1両者は正又は負の符号のいずれかであり、スイッチングパルス領域 の直前のスイッチング又はノンスイッチング直流補償パルス領域が排除されてい る。6. It is desirable that AX in item 1 above be as high as possible with respect to AC, and any The sum of adjacent subcritical pulses ΣadJ (Ayl) is kept as low as possible to achieve high selection. A selection ratio must be formed, where a selection ratio of 1 means that all subcritical nonselectivity The ratio of any overcritical switching pulse area to the switching pulse area be. 1 Both have either a positive or negative sign, and the switching pulse region The switching or non-switching DC compensated pulse region immediately before is excluded. Ru.

7、上記1〜6項の必要条件は1例えば、パルス高又はパルス幅変調を重ね合わ せる場合にも満足させなければならない、このことは、選択比を減少させずに行 うことは不可能である。7. The requirements for items 1 to 6 above are 1. For example, superimposing pulse height or pulse width modulation. This must be done without reducing the selectivity. It is impossible.

8・上記必要条件3は非常に基本的なものであるが、厳密に満足させない方が効 果的な場合があり、その場合1僅かな直流オフセット状態で作動させ、2つのス イッチング状態において任意の対称性を補償するようにする。8. Requirement 3 above is very basic, but it is more effective if it is not strictly satisfied. In some cases, it may be necessary to operate with a slight DC offset and to Try to compensate for any symmetry in the switching state.

但し、どのような直流オフセットでも、以下に説明するような特別な注意が必要 である。However, any DC offset requires special care as described below. It is.

(b)非対称スレショルドの場合 5SFLCセルはしばしば異なる観点において非対称スイッチング動作特性を示 す、この場合は1通常、一般的な原則を変えることなく、アドレス方法の調整が 必要である0例えば、アップ及びダウン状態へのラッチングのためのパルス領域 (Vτ)C特性が異なるか、あるいは、単安定性装置と同様に、一つの状態にお いてスレショルドがないようになる。繰り返して指摘したように、このことは、 強誘電性液晶に関する表面処理の適当な選択に非常に敏感に左右される。非対称 性についての主な理由の一つとして、第1図に示されている拘束境界に対するF LC分子の極性結合があり、その場合1局部的なボラリゼーションが下面におい て液晶内へ向き、上面において境界に向いている。この非対称性は表面処理での 非対称性を補償することにより小さくできる(第2図参照)。(b) Case of asymmetric threshold 5SFLC cells often exhibit asymmetric switching behavior characteristics in different aspects. In this case, it is usually possible to adjust the addressing method without changing the general principles. 0 required e.g. pulse range for latching to up and down states (Vτ)C characteristics are different or in one state, similar to monostable devices. There will be no threshold. As I have repeatedly pointed out, this It depends very sensitively on the appropriate choice of surface treatment for the ferroelectric liquid crystal. asymmetrical One of the main reasons for the There is a polar bond of the LC molecule, in which case a localized volarization occurs on the bottom surface. and into the liquid crystal, and towards the boundary at the top surface. This asymmetry is caused by surface treatment. It can be made smaller by compensating for the asymmetry (see Figure 2).

その他の部分は(又は全体部分であっても)、非対称駆動により補償できる。実 際には、緩和時間が充分に長く、例えば、マトリックスのフレームアドレス時間 よりも充分に長いだけで、単安定性装置も非常に良好に作動させることができる 。この点については、いくつかの対応する実施例を記載した第11章及び第13 章で説明する。Other parts (or even entire parts) can be compensated for by asymmetrical drive. fruit In some cases, the relaxation time is long enough, e.g. Monostable devices can also work very well if they are sufficiently long than . In this regard, Chapters 11 and 13 contain some corresponding examples. Explained in chapter.

6 ・ ス − −こ い ′ 「スタティック」駆動モードは、1つのビクセルと単純な直線的配列と個々にア ドレスされるビクセルのマトリックスについて都合よく使用できる。そのような マトリックスは小さく、かつ、解像度が低いか、あるいは、より具体的には、そ の他の極端な場合(例えば、著しく大きい解像度の表示ボードで、単一ピクセル が充分に大きく、個々のアドレス動作についての機械的かつ機構的な問題が存在 しない場合)である、そのようなモードでは、装置素子は、一般に、その両方の 電極に短い正又は負の電圧パルスを及ぼすことにより、2つの安定状態の間で切 り替わり、それにより、電極重複領域に対してパルス持続期間τの間に表れる電 圧差Vが条件Vτ> (Vτ)Cを満たす、なお、(Vτ)Cは、前述の如く、 双安定状態の一方へのラッチングのための最小パルス領域である。特に、一方の 電極を接地して正及び負のパルスを他方の電極に及ぼし、それにより、前後のス イッチングを行うこともでき、又1両方の電極が時間的にずれた単一極性パルス を及ぼすこともでききる0便宜上、 (データ)信号を一方の電極(例えば、前 平面又はマトリックスの行)に及ぼし、 「共通」信号を他方の電極(例えば後 平面又はマトリックスの列)に及ぼす、以下の記載において、電極間の電圧差は V(共通)−■(データ)とする。6 ・ - - -こ  ' “Static” drive mode supports single pixel and simple linear arrays and individually It can be conveniently used for matrices of pixels to be dressed. like that The matrix is small and has low resolution or, more specifically, In other extreme cases (e.g., on significantly larger resolution display boards, a single pixel is sufficiently large that there are mechanical and mechanical problems with individual address operations. In such a mode, the device elements generally Switch between two stable states by applying short positive or negative voltage pulses to the electrodes. and thereby the voltage appearing during the pulse duration τ for the electrode overlap region. The pressure difference V satisfies the condition Vτ>(Vτ)C, where (Vτ)C is, as mentioned above, is the minimum pulse region for latching to one side of the bistable state. In particular, one Ground the electrode and apply positive and negative pulses to the other electrode, thereby It is also possible to carry out switching, or to perform monopolar pulses in which both electrodes are shifted in time. For convenience, the (data) signal can be applied to one electrode (e.g. rows of a plane or matrix) and a “common” signal to the other electrodes (e.g. rows of a matrix). In the following description, the voltage difference between the electrodes is V (common) - ■ (data).

スタティック駆動では1選択比が実質的に無限であるので、アドレス動作に関す る過酷な問題は無い、原則として、ビクセルは、その状態を逆に変更しなければ ならない時にのみアドレスされる。全てのビクセルでのアップ及びダウン状態で のスタティック変更や準スタティック情報でのスクリーンについては、直流補償 は必要ではないが、必要な場合、同一データ信号(パルス)での繰り返しアドレ ス動作を防止し、それにより、以下に説明するようにいくつかの付加的な電子回 路を利用することにより、単一極性パルスの集積を行うことができる。In static drive, the 1 selection ratio is virtually infinite, so the address operation There are no severe problems; in principle, Bixel should not change its state to the contrary. Addressed only when not available. In up and down state in all pixels DC compensation for static changes and screens with quasi-static information. is not required, but if necessary, repeating addresses with the same data signal (pulse) operation, thereby requiring some additional electronic circuits as described below. Integration of unipolar pulses can be achieved by utilizing the

本件の5SFLC駆動技術の第1実施例として、第5図に示すように、1列(共 通電極)及びm > 1行(データ電極)で構成される直線的配列にスタティッ ク(静的)方法を適用する。この場合、列は接地(グランドに接続)されており 、各行は、ブロック線図で示すように複数の異なる機能部からなる電子回路に接 続している。第5図には、ビクセルに対して表れる波形の例が示しである。As a first example of the 5SFLC drive technology of this invention, as shown in FIG. static electrodes) and m>1 row (data electrodes). Apply static method. In this case, the column is grounded (connected to ground) and , each row connects an electronic circuit consisting of several different functional parts as shown in the block diagram. It continues. FIG. 5 shows an example of a waveform appearing for a pixel.

アップ及びダウン状態についての実際のデータ信号は、それぞれ、常に蓄えられ 、新しいデータ信号が到着すると先行する信号と比較される。2つの信号が同一 であると、行ドライバーはパルス(グランド電圧レベル)を全く放出しない、そ れ以外の場合、関連するビクセルの状態の所望の変更状態に応じて、正又は負の パルスが行に及ぼされる。従って、この実施例では、行について内部的な3つの 異なるデータ信号が使用されており、その1つはスイッチングアップであり、他 の1つはスイッチングダウンであり、他の1つは非変更のためである。The actual data signals for up and down states, respectively, are always stored. , when a new data signal arrives, it is compared with the previous signal. two signals are the same , the row driver emits no pulses (ground voltage level); Otherwise, it can be positive or negative depending on the desired change state of the associated vixel state. A pulse is applied to the row. Therefore, in this example, there are three internal Different data signals are used, one of which is switching up and the other One is for switching down and the other one is for no change.

第6図において、直線的配列のいくつかの行に及ぼされる実際のパルスの時間シ ーケンスが示しである。この場合、単一極(正)パルスだけが、関連するビクセ ルに生じるパルスシーケンスと共に使用されている。説明を簡単にするために、 この説明及び以下の説明では、正又は負パルスでそれぞれアップ及びダウンスイ ッチングを任意に識別する。この駆動方法では、ビクセルの全体アドレス時間τ Cは、印加電圧Vでの新たな双安定状態へのラッチングに必要な時間τの2倍で ある。これは前述の例で必要な時間の2倍であるが、その場合は、正及び負のパ ルス、すなわち、2倍の電圧Vを及ぼす必要かある。In Figure 6, the time sequence of an actual pulse applied to several rows of a linear array is shown. This is an indication. In this case, only unipolar (positive) pulses are associated with used in conjunction with pulse sequences that occur on a regular basis. To simplify the explanation, In this and the following descriptions, up and down switches are used with positive or negative pulses, respectively. arbitrarily identify the patching. In this driving method, the total address time of a pixel τ C is twice the time τ required for latching into a new bistable state at an applied voltage V. be. This is twice the time required in the previous example, but in that case the positive and negative In other words, it is necessary to apply twice the voltage V.

同一極性(直流バイアス)のスイッチングパルスの蓄積を防止するために、余分 な電子的メモリー及びコンパレータの使用が不要又は望ましくない場合が多い、 その様な集積はスイッチングパルスの積分領域に等しい積分領域(Vτ)及び逆 極性の1以上の適当に選択した補償パルスと全てのスイッチングバ・シスを組み 合わせることにより防止できる。この補償の結果、まず、アドレス動作の総合時 間τeが長くなる。一般に、τeはτの倍数として選定し、τe=nτ1となる が、これは必要ではない、第7図にはこの種の直流補償のいくつかの例が示しで ある0部分(a)及び(b)はスイッチングパルスの直前に位置する逆極性のた だ1つのパルスでの補償を示している。持続時間2τのこの双極性パルス形状( ±V)では、最後の(影を付けた)パルスが装置素子の最終的な状態を決定し、 先頭のパルスは先の状態に応じて。To prevent the accumulation of switching pulses of the same polarity (DC bias), The use of electronic memories and comparators is often unnecessary or undesirable; Such an integration has an integral area (Vτ) equal to that of the switching pulse and an inverse Combine all switching bars and systems with one or more appropriately selected compensation pulses of polarity. This can be prevented by matching. As a result of this compensation, first, the total time of address operation The interval τe becomes longer. Generally, τe is chosen as a multiple of τ, such that τe=nτ1 However, this is not necessary; Figure 7 shows some examples of this type of DC compensation. Certain 0 portions (a) and (b) are of opposite polarity located just before the switching pulse. Compensation with only one pulse is shown. This bipolar pulse shape of duration 2τ ( ±V), the last (shaded) pulse determines the final state of the device elements; The first pulse depends on the previous state.

アドレスビクセルを中間的に逆の状態に調整することができる。これにより、同 一電気光学素子のアドレス動作の反復率が高過ぎる場合、コントラストが減少す ることになる。但し、走査線(列)の数が多いマトリックスの様な場合では、予 定外の中間スイッチングはコントラストに重要な影響を与えない。The address vixel can be adjusted to the opposite state intermediately. This allows the same - If the repetition rate of the addressing operation of the electro-optic element is too high, the contrast may decrease. That will happen. However, in cases such as matrices with a large number of scanning lines (columns), the Non-determined intermediate switching does not have a significant effect on contrast.

小さい臨界未満補償パルスを同数だけ及ぼすことにより、中間スイッチングを回 避することができるが、有効アドレス時間が前述の如く増加する。第7図の(c )及び(d)にはダウンスイッチングの場合の、ビクセルに対する適当な波形の 2つの例が示しである。第7図(c)の如く、連続する(臨界未満の)補償パル スを互いに充分に長い時間間隔だけ分けて、強誘電性素子を臨界的に作動させな いことが非常に重要である。Intermediate switching can be reversed by applying an equal number of small subcritical compensation pulses. However, the effective address time increases as described above. (c in Figure 7) ) and (d) show the appropriate waveforms for the pixels in the case of down-switching. Two examples are illustrative. As shown in Figure 7(c), continuous (subcritical) compensation pulses the ferroelectric elements are separated from each other by a sufficiently long time interval to avoid critical activation of the ferroelectric element. It is very important that

第8図にはスタティック駆動についての単純な方法の例が示してあり、その方法 では、1つのパルス直流補償及び単なる単一極性(正)電極信号が使用されてい る。Figure 8 shows an example of a simple method for static drive; In this case, one pulsed DC compensation and just a single polarity (positive) electrode signal are used. Ru.

この方法の最小アドレス時間はτC=3τである。その様な方法は1ピクセル又 は直線的配列装置に容易に適用することができる。The minimum address time for this method is τC=3τ. Such a method can be easily applied to linear array devices.

7.11旦I 当業者にとって極めて明らかなように、ねじれネマッチク装置について現在利用 され、かつ、周知の原理と同一の原理により、強誘電性液晶装置は多重化は不可 能である。全てのビクセルの少なくとも1つについて、トランジスタやダイオー ドのような活性素子を使用せずに5SFLCIIillZを多重化できるかとい うことについて以前は疑問が投げかけられていた。活性マトリックスアドレス方 法は1例えば、ヨーロッパ特許出願第0146231号(出願人: Inter national 5tandard Electric Corporati on 、出願日: 1984年10月18日)で提案されている。従来提案の技 術では、第3図に示すような弱い非直線的τ−■依存関係だけのために、5SF LCマトリツクスを多重化すると、隣接するビクセル間でかなりのクロストーク が生じるということになっている。ところが、本件出願人による分析、ならびに 、本件出願人の駆動法の試験によると、上記事項が全く当てはまらないものでな いことが明らかになった。上記とは逆に、クロストークの解放が顕著となった。7.11th I As is quite clear to those skilled in the art, currently available twisted nematic devices ferroelectric liquid crystal devices cannot be multiplexed by the same principle as is well known. It is Noh. For at least one of every vixel, a transistor or diode Is it possible to multiplex 5SFLCIIllZ without using active devices such as cards? Questions have been raised about this in the past. Active matrix addressing method For example, European Patent Application No. 0146231 (Applicant: Inter national 5 standard Electric Corporation on, filing date: October 18, 1984). Previously proposed techniques In the technique, the 5SF is Multiplexing the LC matrix results in significant crosstalk between adjacent pixels. is supposed to occur. However, the applicant's analysis and According to the test of the driving method of the applicant, the above matters are not applicable at all. It became clear that something was wrong. Contrary to the above, the release of crosstalk became significant.

この理由を明確にするために、上記方法は極めて高い選択比で実施され、第3図 からτが一般的な応答時間ではなく、ラッチング時間であるということ指摘して おく、すなわち、一定幅τlのパルスについては、電圧スレショルドv1があり 、このスレショルドは極めて急激である。To clarify the reason for this, the above method was carried out with extremely high selectivity and Figure 3 points out that τ is the general response time, not the latching time. For a pulse of constant width τl, there is a voltage threshold v1. , this threshold is very sharp.

実際の多重駆動方法は第11章で説明する。第5章で列挙した原則では、一般的 に1例えば全体的な直流補償が常に組み込まれ、逆スイッチングに対する予防処 置が取られているが、その様な原則には従わず、以下の3つの目標は、あらゆる 実際的な装置回路について最も高い優先レベルを有しているものと考えなければ ならない。The actual multiple drive method will be explained in Chapter 11. The principles listed in Chapter 5 generally 1 For example, global DC compensation is always included and precautions against reverse switching are taken into account. However, without following such principles, the following three goals are should be considered as having the highest priority level for practical device circuits. No.

すなわち、それらを満足させる程度が性能や品質の基準(i)低有効ライン(及 びフレーム)アドレス動作時間(11)表示装置の場合は、大きい目視角度と高 コントラストについてのスイッチング及び非スイッチングパルス領域の高い選択 比 (ili)スイッチング自身については、RC値はできる限り小さくする必要が あるが、スイッチングが行われるのとほぼ同時に外部駆動回路インピーダンスを できるだけ高くし、放電を防止して装置上での光学コントラストをできる限り高 く維持する。In other words, the degree to which these are satisfied is the performance and quality standard (i) low effective line (and (11) For display devices, large viewing angles and high High selection of switching and non-switching pulse regions for contrast ratio (ili) Regarding the switching itself, the RC value needs to be as small as possible. However, the external drive circuit impedance is changed almost at the same time as switching takes place. as high as possible to prevent electrical discharge and provide the highest possible optical contrast on the device. Maintain it well.

8、 :5SFLCびTN SSFLCセルの最大の利点は鋭いスレショルドと非常に早い応答時間とを備え た双安定性である。特に、スタティック駆動及び低いデータ変換率の場合、その ために、動力消費は交流電圧で永久的に活性化する必要のある通常のTNセルの 場合と比べ、非常に低くなる0例えば1時計表示部での時間や日付の数字の作動 が思い当たるだけである。8, :5SFLC and TN The biggest advantage of SSFLC cells is that they have sharp thresholds and very fast response times. It is bistable. Especially in the case of static drive and low data conversion rates. Therefore, the power consumption is lower than that of ordinary TN cells, which need to be permanently activated with alternating voltage. For example, the operation of the time and date numbers on a clock display is very low compared to the case of 0. That's all I can think of.

(受動的)TN装置とは逆に、多重駆動での走査電極線の数は、5SFLC装置 の場合1選択比がほぼ一定のために、概ね限界がない、 (この比は2:1と3 :1の間にあると考えられ、TN装置についての対応する比は多重係数で減少し 、例えばただ1であり、多重比100については11: 1である。)6重以上 の電圧レベルが一般に高多重比TNアドレス動作の場合は及ぼされる。Contrary to the (passive) TN device, the number of scan electrode lines in multiple drive is 5SFLC device. In the case of 1 selection ratio is almost constant, there is almost no limit (this ratio is 2:1 and 3 :1, and the corresponding ratio for TN devices decreases with the multiplexing factor. , for example, is only 1, and for a multiplex ratio of 100, it is 11:1. ) 6 layers or more voltage levels typically applied for high multiplexing ratio TN addressing operations.

更に、TNセルでは、 (一定スレショルド電圧での)多重化比を増加させてバ ッテリー電圧を増加させることが必要である。5SFLCセルは、例えば、5〜 15Vの通常のCMO5範囲において、一定電圧で容易に作動させることができ る。全体として、本発明の5SFLC多重化技術では、駆動電子部の消費が少な くなり、装置コストが低減する。Furthermore, in TN cells, the multiplexing ratio (at a constant threshold voltage) can be increased to It is necessary to increase the battery voltage. The 5SFLC cell is, for example, 5~ Can be easily operated at constant voltage in the normal CMO5 range of 15V. Ru. Overall, the 5SFLC multiplexing technique of the present invention consumes less drive electronics. This reduces equipment costs.

9ei し r ・ 強誘電性トルクとは別に、分子に作用する誘電トルクが常に存在する。それらが 負ΔEの値を有している場合、平面的配列が支持され、スレショルドがより熟成 されるとともに、双安定性が増加する等の効果が生じる。付加的な(安定化)交 流電界をガラス板に及ぼすことにより。9ei r ・ Apart from the ferroelectric torque, there is always a dielectric torque acting on the molecule. Those are If it has a negative ΔE value, a planar arrangement is favored and the threshold becomes more mature. At the same time, effects such as increased bistability occur. Additional (stabilizing) By applying a flowing electric field to a glass plate.

この利点を得ることができる。但し、臨界未満パルスでのこの種の安定化は既に あらゆる直流補償駆動方法の本質的な特徴であり、ここで述べる全てのアドレス モードが負の誘電異方性の材料についてのオフ及びオン状態に対する安定化効果 を有していることは容易に確認できる。You can take advantage of this. However, this type of stabilization with subcritical pulses has already been achieved. This is an essential feature of all DC compensation drive methods, and all addresses discussed here Stabilizing effects on off and on states for materials with negative mode dielectric anisotropy It can be easily confirmed that it has.

回避不能の「クロストーク」や臨界未満(第11章参照)パルスがマトリックス の全てのビクセルに及ぼされると、誘電トルク(r m s動作特性)の符号の ために、2つのスイッチング特性の安定化に役立つ、交流安定化は、例えば、非 選択列でのパルス周波数を増加させることにより、容易に強くすることができる 。これについては後の章で説明する。Unavoidable “crosstalk” and subcritical (see Chapter 11) pulses are a matrix of the sign of the dielectric torque (rms operating characteristic) when applied to all vixels of For example, AC stabilization, which helps stabilize the two switching characteristics, Can be easily made stronger by increasing the pulse frequency in the selected column . This will be explained in a later chapter.

非対称あるいは単安定性スイッチング特性を有する5SFLCセルでは、 「直 流安定化」は非常に異なったものとなり、大部分の場合は、非常に優れた安定化 が行われる。適当な極性の小さい直流バイアスを及ぼすことにより、その様な場 合、コントラストを僅かに損失するだけで、双安定性を高めることができる。無 論、このことは、電解効果を防止するためのゼロ直流電圧の上記必要条件に反す るものである。但し1本件出願人が長期間にわたる実験を行ったところでは、適 当な絶縁層をセル境界部に設けた場合ニー浸る程度の直流レベルは許容されるこ とは分かっている。現在、一般に許容される長期間直流値は商業TN表示装置に ついては0.IVまでであり、多くの場合、このレベルで直流安定化条件を満足 させることができる。交流及び直流安定化は第9図で比較した通りである。第9 図の略図では、単安定性スイッチング状S(実M)及び対称双安定性状態(破線 )に於て適当に処理された境界やバイアス電界のいずれかで得られる自由エネル ギーが示されている。交流安定化は1本質的に対称な誘電トルクの重ね合わせを 意味しており、直流安定化は本質的に非対称な強誘電性トルクの重ね合わせを意 味している。この技術については、第11章で改めて説明する。In 5SFLC cells with asymmetric or monostable switching characteristics, 'flow stabilization' can be very different, and in most cases very good stabilization. will be held. Such situations can be solved by applying a small DC bias of appropriate polarity. In this case, bistability can be increased with only a slight loss of contrast. Nothing In theory, this contradicts the above requirement of zero DC voltage to prevent electrolytic effects. It is something that However, in the case where the applicant conducted long-term experiments, If a suitable insulating layer is provided at the cell boundary, a DC level of knee-immersion is permissible. I know that. Currently, generally accepted long-term DC values are for commercial TN display devices. That's 0. up to IV, and in many cases, DC stabilization conditions are satisfied at this level. can be done. AC and DC stabilization are as compared in Figure 9. 9th The diagram schematically shows a monostable switching state S (real M) and a symmetric bistable state (dashed line ) with either a suitably treated boundary or a bias electric field. ghee is shown. AC stabilization consists of the essentially symmetrical superposition of dielectric torques. DC stabilization essentially refers to the superposition of asymmetric ferroelectric torques. I'm tasting it. This technology will be explained again in Chapter 11.

10、 し −レレベレ −−ス − 1グ これまでの章では5SFLCセルの基本的な光学的及び電気的特性について述べ てきたが、最後に、異なるグレイレベルやカラーを表示するためにいくつかの方 法を説明し、その後に、具体的な駆動例について説明する。10, Shi - Rerebere - Su - 1g The previous chapters describe the basic optical and electrical characteristics of 5SFLC cells. Finally, some people want to display different gray levels and colors. The method will be explained, and then a specific driving example will be explained.

(a)ラスター技術(空間インテグレーション)例えば一般的な新聞印刷と同様 に、まず、隣接するビクセルの光学状態の付加的混合を使用することができる。(a) Raster technology (spatial integration) For example, similar to general newspaper printing First, additive mixing of the optical states of adjacent vixels can be used.

無視できる程度の固有カラーを持つ非常に薄いセルでは。In very thin cells with negligible intrinsic color.

TPTアドレストTNマトリックスについて現在利用されているように、赤・緑 ・青色フィルターを統合することもできる。高輝度の反射装置について特に有効 で相厚さが段階的に変化するセルを作成して得られる特定の2重屈折色を使用す ることもできる。電界スレショルドのために、その場合は、異なる色ではVτの 異なる値が必要となり、選択的アドレス動作により制御される繰り返し3色パタ ーンに配置することができる。単純なマトリックスアドレス方法について以下の (Q)項で説明する。As currently used for the TPT addressed TN matrix, red/green ・A blue filter can also be integrated. Particularly useful for high-intensity reflectors By using a specific double refraction color obtained by creating a cell with a stepwise change in phase thickness, You can also Because of the electric field threshold, then for different colors Vτ Repeating three-color patterns that require different values and are controlled by selective addressing can be placed in the zone. Below is a simple matrix addressing method: This will be explained in section (Q).

ラスター技術の不具合としては、ビクセル密度を増加させる必要があるというこ とがあげられる。ここでは。A drawback of raster technology is that it requires increasing pixel density. can be mentioned. here.

解像度のゲインは適当なデジタルデータ処理を及ぼし、例えば、バイナリスケー ル技術(以下を参照)により得られるということだけを述べておく、理論的には 、異なるグレイレベルやカラーを表示するために、1つのビクセルが必要となる 。より限定した範囲では、このことは以下の方法のいずれかにより可能である。Resolution gain affects appropriate digital data processing, e.g. Theoretically, , one pixel is required to display different gray levels or colors. . To a more limited extent, this can be done in any of the following ways.

(b) J%なるデユーティ比のスイッチング(時間インテグレーション) FLCの応答性が速いために、調節可能なオン・オフ時間比で表示素子を永久的 に切り換えてもよく、その場合、周波数を充分に高くしてブリツカリングを回避 しなければならない、この方法は、 「スタティック」駆動での場合に容易に適 用されるが、特に、ビデオ率高解像度マトリックスの場合は、データ処理及び記 憶のために多量の余分な電子回路部が必要である。この時間集積(11分)型ス イッチングの一般的な不具合は、動力消費量が 。(b) Switching of duty ratio of J% (time integration) Due to the fast response of FLC, adjustable on/off time ratio allows the display element to remain permanently In that case, the frequency should be set high enough to avoid flickering. This method is easily applied in the case of “static” drive. data processing and recording, especially for video rate high resolution matrices. A large amount of extra electronic circuitry is required for storage. This time accumulation (11 minutes) type speed A common problem with switching is power consumption.

増大するということである。This means that it will increase.

(c)多重状態スイッチング 米国特許第4563059号(出願臼: 1983年7月8日)で既に詳細に述 べられているように、特により高い配列状態の強誘電性スメクテイック相では、 ある条件の下では、3以上のスイッチング条件を得ることもできる。付加的な状 態は保持電界のない部分的に安定した状態であり、スレショルドスイッチング特 性を示す、そのために、異なるVτでパルスを及ぼすことにより、異なる光学状 態の間で表示素子を切り換えることができる。(c) Multi-state switching It has already been described in detail in U.S. Patent No. 4,563,059 (filed on July 8, 1983). As has been shown, especially in the higher order states of the ferroelectric smectic phase, Under certain conditions, more than two switching conditions can be obtained. additional form The state is a partially stable state with no holding field and no threshold switching characteristics. Therefore, by applying pulses at different Vτ, different optical shapes can be obtained. The display element can be switched between the states.

1つのピクセル及び直線的整列装置では、駆動は簡単である。多重駆動の場合、 全体選択比に対して異なるスレショルドを互いに充分に接近させておく必要があ る。最も単純な場合、以下に説明するマトリックスアドレス方法の1つを利用す ることができ、又、以下に説明するように1幅又は振幅のいずれかに於て、スイ ッチング及び補償パルスの変調を行うことができる。この方法では、有効選択比 が減少する点に注意する必要がある。With one pixel and linear alignment device, driving is simple. In the case of multiple drives, It is necessary to keep the different thresholds close enough to each other for the overall selection ratio. Ru. In the simplest case, use one of the matrix addressing methods described below. You can also switch in either width or amplitude as described below. Modulation of the switching and compensation pulses can be performed. In this method, the effective selection ratio It is important to note that this decreases.

(c)部分的空間スイッチング(空間インテグレーション) ある種のセル製造状m(以下参照)では巨視的には光学的に均一な外観を示すが 、拡大視した場合には、多重ドメイン超微粒子構造の組織を得ることができる。(c) Partial spatial switching (spatial integration) Although some cell manufacturing conditions (see below) exhibit an optically uniform appearance macroscopically, , when viewed under magnification, a multi-domain ultrafine grain structure can be obtained.

その様な組織は、欠陥及びドメイン壁のために、非常に強い残留磁気を有する優 れた双安定性を示す0粒子構造は。Such structures are dominant with very strong remanent magnetism due to defects and domain walls. The zero-particle structure exhibiting bistability is

ある程度、全体的最大達成可能コントラストを減少させるが、いくつかのグレイ レベルを表示し、電界のない場合でも、一般に安定性が るするという利点があ る。理想的5SFLC構造について、スレショルド値の回りでパルス領域Vτを 変調すると、1つのビクセル内で小数又は多数のドメインのスイッチングを行う ことがある。To some extent, it reduces the overall maximum achievable contrast, but some gray It has the advantage of displaying the level and generally being more stable even in the absence of an electric field. Ru. For an ideal 5SFLC structure, let the pulse region Vτ around the threshold value be Modulation allows switching of small or large numbers of domains within a single pixel Sometimes.

方法(a)のような空間インテグレーションの結果、異なるプレイレベルが生じ るが、解像度が高いという利点がある0粒状構造は薄いセルで得られ、その場合 、ポリイミド表面コーティングがフォトリトグラフィーにより顕微鏡的に構成さ れるか、別の条件で研磨されるか、荒い境界表面自体となり1部分的にVCが変 化して多数の核形成サイトとなる。Spatial integration as in method (a) results in different levels of play. However, the zero-grain structure, which has the advantage of high resolution, can be obtained with thin cells; , a polyimide surface coating was constructed microscopically by photolithography. The boundary surface itself may become rough, and the VC may be partially changed. becomes a large number of nucleation sites.

11、 二つい ゛ 上述の応答特性に基づいて、アップ及びダウン状態の両方の時間アドレス動作に おける1行についての駆動方法のいくつかの実施例を以下に説明する。何れの実 施例でも、上述の必要条件を満足させるが、特殊な関係に於て使用できる異なる 特性を有している。11. Two ゛ Based on the response characteristics described above, for both up and down state time address operation. Several embodiments of driving methods for one row in the data will be described below. which fruit The example also satisfies the above-mentioned requirements, but different It has characteristics.

第10図、第11図、第12図、第13図には、列行電圧波形ならびに交差点( 画像素子又はピクセル)に表れるそれらの差が示しである。マトリックスの走査 を行う間の1つのピクセルにおける連続する波形は、第11図の実施例で例示し たように、表示選択及び非選択パルスシーケンスを連結することにより容易に得 られる。10, 11, 12, and 13 show column and row voltage waveforms and intersection points ( The difference between them that appears in the image elements (or pixels) is indicative. Matrix traversal The continuous waveform at one pixel while performing is illustrated in the example of FIG. can be easily obtained by concatenating the display selection and non-selection pulse sequences as described above. It will be done.

多重駆動では、あらゆる素子が変化電圧信号を受け取り、該信号は何れの時間で も、該当する列に及ぼされる信号と対応する行に同時に及ぼされる信号との差で ある。With multiple drives, every element receives a changing voltage signal, and the signal is is the difference between the signal applied to the corresponding column and the signal simultaneously applied to the corresponding row. be.

列及び行信号は、それぞれ、持続時間τeの2つの波形の一方であり、列信号は 「0」及び「1」 (「非選択」及び「選択」)で示し、行信号は「十」及びr −」(rアップ」及び「ダウン」)で示す、なお、その場合、 (0)−(+) 及び(0)−(−)の組合せでピクセルの状態変化が引き起こされることはなく 、(1)−(+)及び(1)−(−)の組合せは、それぞれ、アップ及びダウン 状態へのスイッチングを引き起こす。The column and row signals are each one of two waveforms of duration τe, and the column signal is Indicated by "0" and "1" ("non-selected" and "selected"), and the row signal is "10" and r -" (r up" and "down"); in that case, (0) - (+) and (0)-(-) combinations do not cause a change in the state of the pixel. , (1)-(+) and (1)-(-) are up and down respectively. Causes switching to a state.

マトリックスを連続的に走査することは、信号(1)(書き込み又は共通信号と も呼ぶ)を全ての行に順々に及ぼすことを意味する。フレーム時間のその他の部 分では、 (すなわち、N走査行のマトリックスではNτeとなる)、行は(0 )信号に接続しての非選択と呼ばれる。Continuously scanning the matrix means that signal (1) (write or common signal) (also referred to as \) is applied to all rows in turn. Other parts of frame time In minutes, (i.e. Nτe for a matrix of N scan rows), the row is (0 ) Connected to the signal is called non-select.

全ての非選択ピクセルは、対応する列に乗せられるデータ信号((+)又は(− ))に晒される。その場合に波形は、ピクセルを1つの状態から別の状態に切り 換えるだけの力のあるパルスを含んではならず、臨界未満、すなわち、その光学 的コントラストに対する潜在的な負の影響により、 「クロストーク」パルスと 呼ばれるパルスで構成されるだけでなくてはならない0選択ビクセルにもクロス トークパルスがあるものとし、すなわち1行の書き込み行程に於て、スイッチン グを誘発するには小さすぎる全ての単一パルス(パルス列の一部)をクロストー クパルスと考える。ラッチング時間単位に於て、アドレス動作時間τeはτe= nτの乗数であり、最も単純な場合、τ1、τ2.・・・τnで表される均等長 さの電圧相パルスのディスクリートで構成される。一般に、アドレス動作(及び 書き込みや走査の)パルス列はスイッチングパルスX及び関連する補償パルスX ′と、1以上のクロストークパルスYJとそれに関連する補償パルスYi′と、 1以上のゼロ相O1とで構成される(第10図参照)、一般に、Yi’とYjの 間の識別は関連していない。All non-selected pixels receive a data signal ((+) or (-) which is placed on the corresponding column. )). In that case the waveform switches pixels from one state to another. must not contain pulses with enough force to change the Due to the potential negative impact on the contrast of the Also crosses the 0 selection vixel which must consist only of called pulses. Assume that there is a talk pulse, that is, in the writing process of one line, there is a switching pulse. All single pulses (part of a pulse train) that are too small to induce crosstalk Think of it as Kupals. In the latching time unit, the address operation time τe is τe= It is a multiplier of nτ, and in the simplest case, τ1, τ2 . ...Uniform length expressed by τn It consists of discrete voltage phase pulses. In general, address operations (and The pulse train (for writing or scanning) consists of a switching pulse X and an associated compensation pulse X. ', one or more crosstalk pulses YJ and associated compensation pulses Yi'; Consisting of one or more zero phases O1 (see Figure 10), in general, Yi' and Yj The identification between is not relevant.

(a)1パルス補償での駆動方法 第10図には本発明による駆動方法の主要な例が示しである。上部列の選択され たピクセルは振幅V>VCの電圧パルスにより、相τ5及びτ2の間に、それぞ れ。(a) Driving method with 1 pulse compensation FIG. 10 shows a main example of the driving method according to the present invention. top column selected The pixel is moved during phases τ5 and τ2 by voltage pulses of amplitude V>VC, respectively. Re.

「アップ」及び[ダウン」状態に切り替わる。 x、x’に対する対応する補償 パルスは相τ4ならびにτlにある。この方法では、スイッチングのために1パ ルス直流補償が使用され、全体列アドレス動作時間τeを短く維持するために、 クロストークパルスが使用されている。Switches between "up" and "down" states. Corresponding compensation for x, x’ The pulses are in phase τ4 as well as τl. This method uses one pass for switching. Ruth DC compensation is used to keep the overall column address operation time τe short. Crosstalk pulses are used.

熱論、第7図c、dに示し、更に、後述するように、し1くつかの臨界未満補償 パルスで同様の方法を容易に設定することもできる。双極スイッチングサイクル は、非選択行のビクセルに対する低いクロストークパルス(Yj、Y j’)振 幅を低くし、それにより、高い有効選択比を得るために、時間でシフトされる。Thermal theory, as shown in Figures 7c and d, and further described below, and some subcritical compensations. A similar method can also be easily set up with pulses. bipolar switching cycle is a low crosstalk pulse (Yj, Yj’) vibration for the non-selected rows of pixels. shifted in time to lower the width and thereby obtain a higher effective selectivity.

又、このシフトにより選択ビクセルに対するパルス列にもクロストークパルスが 生じる。その結果、ある時間アドレス動作での1行についてのパルス列の最小持 続時間はτe=4τとなる。Also, due to this shift, crosstalk pulses are also generated in the pulse train for the selected pixel. arise. As a result, the minimum duration of the pulse train for one row in a certain time address operation is The duration time is τe=4τ.

本件駆動方法では、適当に設定したゼロボルト相Ojも含まれており、それは、 スイッチング動作特性を最も効果的に設定するのに使用できる。その主要な目的 は、望ましくないスイッチングを完全に(又は部分的)に防止し、その様なスイ ッチングが、特に非常に均一には整列していないセル(スレショルげパルス領域 )の部分的変化において、同一極性の先行する臨界未満(クロストーク)パルス Yj及びYjoの集積から生じることを防止することにある。その様な分離機能 は、第10図のアドレス方法に於て、τ6で表されている。それによると、例え ば、ダウン状態の非選択パルス列へ選択パルス列から通過する時に、2つの正ク ロストークパルスが集積することを防止する。この分離方法は第11図に明瞭に 示さゼロ相は絶対的に必要なわけではなく、その理由として。This drive method also includes an appropriately set zero-volt phase Oj, which is It can be used to most effectively set the switching operating characteristics. its main purpose completely (or partially) prevents undesired switching and In particular, cells that are not very uniformly aligned (threshold pulse regions) ), a preceding subcritical (crosstalk) pulse of the same polarity The purpose is to prevent problems arising from the accumulation of Yj and Yjo. Such separation function is represented by τ6 in the addressing method of FIG. According to it, the analogy For example, when passing from the selected pulse train to the non-selected pulse train in the down state, two positive clocks Prevent loss talk pulses from accumulating. This separation method is clearly shown in Figure 11. The zero phase shown is not absolutely necessary for that reason.

複合クロストークパルスが臨界未満状態にあることがあげられる。又、それによ って選択比が改善される。別の場合、2以上の分離ゼロ相を及ぼすことが都合が よく。One example is that the composite crosstalk pulse is in a subcritical state. Also, depending on that This improves the selectivity. In other cases, it may be convenient to impose two or more separate zero phases. often.

又、実際には、必要な場合もある。In fact, it may be necessary in some cases.

別の実施例では、第10図のゼロ相τ3を取り除くこともでき、その場合、ダウ ン状態へのスイッチングのための全体的な非インタースペースド(空間残留)パ ルス領域が大きくなり、ダウンスイッチングに好ましいものとなるという利点が ある0本件方法のこの特性は、5SFLCセルでしばしば見られる非対称スイッ チング動作特性をある程度補償するのに使用できる。同様の方法に於て、 「ア ップ」スイッチングも有効であることは熱論である。In another embodiment, the zero phase τ3 in FIG. 10 could be removed, in which case the down The overall non-interspaced (spatial residual) pattern for switching to The advantage is that the loss region is larger, making it favorable for downswitching. This property of the subject method is particularly helpful in avoiding the asymmetric switch often seen in 5SFLC cells. It can be used to compensate to some extent for operating characteristics. In a similar method, “A It is a hot theory that "top" switching is also effective.

一定のパルス幅単位に於て、選択比を、選択及び非選択パルス振幅(V s /  V ns)の比と定義する。全体電圧選択比は3:1が最も良い、これにより 、回避できないクロストークパルスを、振幅がバッテリー電圧VBと同じたけ大 きいスイッチングパルスの173に維持できる。In a fixed pulse width unit, the selection ratio is defined as the selection and non-selection pulse amplitude (Vs/ It is defined as the ratio of Vns). The best overall voltage selection ratio is 3:1. , the unavoidable crosstalk pulse is generated with an amplitude as large as the battery voltage VB. A high switching pulse of 173 can be maintained.

有効スイッチング選択比を最良のものとするために、臨界未満クロストークパル ス振幅をクロスオーバー電圧未満にし、スイッチングパルス振幅をクロスオーバ ー電圧よりも太きく (VO>VC)に選定する必要がある。このことは、一般 に、パルス幅を適当に調節することにより行われる6選択比は(一般的な意味に おいて)は2:1及び3:1の間に有効に設定されているものとする。For the best effective switching selection ratio, subcritical crosstalk pulses are The switching pulse amplitude should be lower than the crossover voltage, and the switching pulse amplitude should be lower than the crossover voltage. - It is necessary to select a voltage that is larger than the voltage (VO>VC). This is generally The 6 selection ratio achieved by appropriately adjusting the pulse width is (in a general sense) ) is effectively set between 2:1 and 3:1.

ビクセルに対する波形は、通常と同様に、適当な列及び行波形の電圧差として発 生し、それにより、異なる波形対をビクセルで見られるように同一の結果に至ら せることができる。The waveform for a pixel is generated as a voltage difference between the appropriate column and row waveforms, as usual. , thereby allowing different waveform pairs to lead to identical results as seen in the vixels. can be set.

第11図には、本発明による別の駆動方法の典型的な例が詳細に示しである。こ の実施例では、パルス列のシーケンスを描いて選択及び非選択波形の関連性を説 明している。この方法では、 「ダウン」スイッチングパルスと「アップ」スイ ッチングパルスの補償パルスとは、それらのパルス列での位置(τ3)に関して 一致する。第10図の駆動方法と比較すると、非選択画像素子について(クロス トークパルスは(4つではなく)ただ2つである。このことは、特にマトリック スが大きい場合、動力消費量を最小にするという点で有効である。FIG. 11 shows in detail a typical example of another driving method according to the invention. child In this example, a sequence of pulse trains is depicted to illustrate the relationship between selected and non-selected waveforms. It's clear. This method uses a "down" switching pulse and an "up" switching pulse. The compensation pulses for the switching pulses are the compensation pulses with respect to their position (τ3) in the pulse train. Match. When compared with the driving method shown in Fig. 10, for non-selected image elements (cross There are only two talk pulses (instead of four). This is especially true for matric This is effective in minimizing power consumption when the space is large.

第11図の駆動方法の変形例では、ゼロ相τ5を除いて、アドレス動作時間(n  = 4 )を減少させることもできる。この様にすると、円形時間周期だけに おいて、2つの小さいクロストークパルスが集積されることになる。In the modified example of the driving method shown in FIG. 11, the address operation time (n = 4) can also be decreased. In this way, only the circular time period At this point, two small crosstalk pulses will be integrated.

但し、特に振幅がvO未滴の場合、組合せ領域は臨界未満のままである。仮に組 合せ領域がある程度の部分的なスイッチングを引き起こしたとしても、走査行の 数が大きい場合、スイッチングパルスに接近して先行するので、コントラストに 重要な影響が及ぼされることはない、 (フレーム時間はτeに比べて長い)、 これとは逆に、このアドレス方法の更に別の例では、τ3とτ4の間に1以上の ゼロ電圧和Oiを挿入し、 「ダウン」スイッチングパルスを逆極性の後続する クロストークパルスから分離することもできる。このことは、逆スイッチングの 傾向を減少するために、比較的高い導通性の強誘電性混合体の場合に、好ましい 場合がある。However, the combination region remains subcritical, especially when the amplitude is low in vO. Temporarily group Even if the mating region causes some partial switching, the scan line When the number is large, it approaches and precedes the switching pulse, resulting in poor contrast. No significant effect is exerted (frame time is long compared to τe), Conversely, in yet another example of this addressing method, one or more Insert a zero voltage sum Oi, followed by a "down" switching pulse of opposite polarity It can also be separated from crosstalk pulses. This means that reverse switching It is preferred in the case of ferroelectric mixtures of relatively high conductivity to reduce the tendency There are cases.

又、適当な逆スイッチング傾向により望ましいスイッチングを促進できる1本件 の駆動方法では、このことはスイッチングパルスの前の大きい補償パルスにより 自動的に行われる。熱論、補償及びスイッチングパルスの間にゼロ電圧和を挿入 することにより、その様な効果を減衰させることもできる。In addition, a suitable reverse switching tendency can promote desirable switching. In the drive method, this is achieved by a large compensation pulse before the switching pulse. done automatically. Insert zero voltage sum between thermal theory, compensation and switching pulses By doing so, such effects can be attenuated.

(b)臨界未満補償パルスでの駆動方法第12図及び第13図には、臨界未満補 償パルス(それぞれ、1/3V及び2/3V)での駆動の例が示しである。これ によると、主スイツチングパルスの前の中間スイッチングを防止し、従って、全 体的なコントラストを僅かに増加させることになる。又、全体行アドレス動作時 間τeは増加する。(b) Driving method with subcritical compensation pulses Figures 12 and 13 show the subcritical compensation pulse. An example of driving with compensation pulses (1/3V and 2/3V, respectively) is shown. this According to This will slightly increase the physical contrast. Also, during whole row address operation The interval τe increases.

第12図に示す方法では、V/3及び2v/3の補償パルスが使用されている。In the method shown in FIG. 12, compensation pulses of V/3 and 2v/3 are used.

この場合、τeは6τに等しく、適当に挿入されたゼロ相を使用して同一極性の 連続するパルスの集積を防止できる。第12図の別の実施例では、ゼロ相τ3を 取り除くこともできる。この場合、「ダウン」スイッチングパルスの前のV/3 及び2V/3のパルスが加算され1部分的なスイッチングに至ることがある。In this case, τe is equal to 6τ, and using a suitably inserted zero phase The accumulation of consecutive pulses can be prevented. In another embodiment of FIG. 12, the zero phase τ3 is It can also be removed. In this case, V/3 before the "down" switching pulse and 2V/3 pulses may be added to result in one partial switching.

同様に、第13図に示す方法では、V/3補償(及びクロストーク)パルスだけ がτ8=8τで使用されている。Similarly, in the method shown in Figure 13, only the V/3 compensation (and crosstalk) pulse is used with τ8=8τ.

(Q)交流安定化での駆動 第10図及び第11図の駆動方法は、後述する点において異なっている。有効パ ルス周波数とそれによるrmS電圧(パルスシーケンス時間τθ内)は異なって いる。(Q) Drive with AC stabilization The driving methods shown in FIGS. 10 and 11 differ in the points described later. effective pa The pulse frequency and the resulting rmS voltage (within pulse sequence time τθ) are different. There is.

動力必要条件が関連しない場合、第10図の様な駆動方法を選択し、非選択ビク セルでの有効(r m s )電圧及び周波数を高くし、誘電トルクによる交流 安定化を強めることができる0本件駆動方法の別の実施例では、上記周波数や電 圧を非常に単純な方法で更に増加させることができ、具体的には、一定の正及び 負領域合計において、非選択列波形の各電圧パルス(及びゼロ相)を対称的に分 割することにより増加させることができる。この方法は全体的直流補償を維持し 、本発明が対象となる全ての駆動方法に適用できる。第1O図の駆動方法につい ての例が第14図に示しである。第14図では、非選択行の新しい時間単位とし てτ/2を使用しているが、同様に、τ/4. τ/6・・・を使用することも できる。更に、 「変調」振幅(ここではv/3)を、本発明で概略を説明した 主駆動特性に応じて選択することができる。ここでは、例えば、元の振幅の2倍 のクロストークパルスがピクセルに表札るが、パルス幅が小さいので1強誘電性 スイッチングに関しては臨界的ではない。If power requirements are not relevant, select the drive method as shown in Figure 10 and leave the unselected motor By increasing the effective (rms) voltage and frequency in the cell, alternating current due to dielectric torque In another embodiment of the present drive method, which can enhance stabilization, the above frequency and voltage The pressure can be further increased in a very simple way, specifically with constant positive and In the negative region sum, each voltage pulse (and zero phase) of the non-selected column waveform is symmetrically divided. It can be increased by dividing. This method maintains overall DC compensation. , the present invention is applicable to all driving methods. About the driving method in Figure 1O An example of this is shown in FIG. In Figure 14, the new time unit for unselected rows is Similarly, τ/4. You can also use τ/6... can. Furthermore, the "modulation" amplitude (here v/3) is It can be selected depending on the main drive characteristics. Here, for example, twice the original amplitude The crosstalk pulse appears on the pixel, but since the pulse width is small, it It is not critical for switching.

(d)直流安定化での駆動 安定化全体直流バイアスは本件駆動方法では、例えば、行波形や列の電圧レベル の少なくとも1つにバイアスをかけることにより容易に得ることができ、それに より、特に非選択ビクセルでは、正及び負の補償又はクロストークパルスの合計 がアドレス動作期間τθ内では消滅しなくなる。仮に、非選択ビクセルの小さい 直流バイアスが必要な場合、選択rアップ」及び「ダウン」パルスシーケンスの 直前に逆極性及び同等領域の1個又は数個の大きいパルスを置くことにより、フ レームアドレス動作時間内に全体直流補償を維持することができる。(d) Drive with DC stabilization The stabilizing overall DC bias is determined by the drive method, e.g., row waveforms and column voltage levels. can be easily obtained by biasing at least one of the More specifically, for non-selected vixels, the sum of positive and negative compensation or crosstalk pulses does not disappear within the address operation period τθ. If the unselected pixels are small If a DC bias is required, select ``up'' and ``down'' pulse sequences. By immediately preceding one or several large pulses of opposite polarity and equal region, Overall DC compensation can be maintained within the frame address operation time.

(e)グレイスケール駆動 本件駆動方法の別の例では、上記第10章で説明した適当なセル状態と組み合わ せて異なる複数の色又はあるグレイレベルを表示することもできる。この目的の ためには、スイッチングパルスと関連する補償パルスとを幅及び/又は高さにお いて対称的に変調する。これらの方法は、第10図の駆動方法に適用した場合の 2つの例として、第15図a、bに示しである。説明を簡単にするために、それ ぞれの場合について2段階のみの変調が示しである。パルス幅(τ′)の変調は 、第15b図に示すように、異なる電圧レベルで行うことができる0選定はスイ ッチング特性に応じて行う、原則として、選択及び非選択パルス領域の比が上記 1よりも充分に大きいままであれば、全ての対称的変調が許容される。原則とし て、スイッチングパルスは、厳密には対応する臨界曲線(第3図参照)の変移領 域において、VCの回りで変調する必要がある。この曲線の傾斜は、適当な表面 処理により、いくつかのグレイレベルを表示するために減少させ得ることは既に 述べた通りである。走査線の数が充分に小さい場合、それに代えて、先に述べた ように(時間インテグレーション)、 rアップ」及び「ダウン」状態表示時間 の適当なデユーティ比で非常に高速で走査を行うことにより、グレイスケールを 発生させることもできる。(e) Gray scale drive Another example of the subject driving method is to combine the appropriate cell states and conditions described in Chapter 10 above. It is also possible to display different colors or a certain gray level. for this purpose In order to and modulate symmetrically. These methods, when applied to the driving method shown in Figure 10, Two examples are shown in FIGS. 15a and 15b. For ease of explanation, it Only two stages of modulation are shown for each case. The modulation of the pulse width (τ′) is , the zero selection can be done at different voltage levels using the switch, as shown in Figure 15b. In principle, the ratio of selected and non-selected pulse areas is All symmetrical modulations are allowed as long as it remains sufficiently greater than 1. As a general rule Therefore, strictly speaking, the switching pulse corresponds to the transition region of the corresponding critical curve (see Figure 3). It is necessary to modulate around the VC in the range. The slope of this curve is Processing can already reduce some gray levels to display As stated. If the number of scan lines is small enough, the previously mentioned (time integration), r up” and “down” status display time By scanning at a very high speed with a suitable duty ratio of It can also be generated.

12、選択スイッチングでの駆動方法と実施例動力節約やアドレス動作又は有効 フレーム時間の減少。12. Drive method and examples of selective switching Power saving and address operation or effectiveness Reduced frame time.

本質的に記憶能力を備えた液晶装置のコントラストの改善のための有益な技術の いくつかを説明する。その技術は5SFLC装置に特に適用でき、以下に説明す る例はそれらの具体的な駆動特性に関連するものである。別の型式の双安定性液 晶装置も同様に駆動できる。Useful Techniques for Improving the Contrast of Liquid Crystal Devices with Inherently Memory Capabilities Let me explain some of them. The technique is particularly applicable to 5SFLC devices and is described below. Examples relate to their specific drive characteristics. Another type of bistable fluid Crystal devices can also be driven in the same way.

(a)選択的走査 マトリックス装置を駆動する場合の通常の手順は、1組の電極(例えば列)を除 外した後に、1つの電極行の走査又は選択を連続的に行い、同時に、第2組の反 対側の電極(例えば列)において各電極行に適当なデータ信。(a) Selective scanning The usual procedure when driving a matrix device is to remove one set of electrodes (e.g. a column). After removal, one electrode row is scanned or selected sequentially, while a second set of electrodes is scanned or selected. Appropriate data signals for each electrode row at the contralateral electrode (eg column).

号を及ぼすようになっている。この方法は第16図に示しである。It is designed to have a big impact. This method is illustrated in FIG.

多くの場合、マトリックスの僅かな部分だけにおいてデータの変更があったよう な場合などは、原則として、全ての時間においてマトリックス全体を走査する必 要はない、その−例としてタイプライタ−やワードプロセッサーの表示部があり 、そこでは、テキストの1行において、ある文字の後に1つの文字が書かれ、す なわち(通常)は7〜12列電極においてのみデータ変更があるようになってい る。予測記憶能力と、いくつかの余分な電子回路部を適用することとにより、テ キストの次の行が書かれるまでは、それらの列だけについて走査を繰り返して行 うとともに、その他の列を非選択状態に維持しておき、この様な動作を繰り返す ことができる1本件のマトリックス駆動方法のいずれについてもこの走査方法を 適用することができることは明らかである。その様な選択的走査の例は、第16 図に方法r■として示されている。In many cases, it appears that only a small portion of the matrix has changed data. In some cases, it is generally necessary to scan the entire matrix at all times. An example of this is the display of a typewriter or word processor. , where one character is written after another in a line of text, and all In other words, (normally) there is data change only in the 7th to 12th column electrodes. Ru. By applying predictive memory capabilities and some extra electronics, the The rows are scanned repeatedly through only those columns until the next row of text is written. At the same time, keep other columns unselected and repeat this operation. This scanning method can be used for any of the matrix drive methods in question. It is clear that it can be applied. An example of such selective scanning is It is shown in the figure as method r■.

特に1パルス補償でこの方法を適用する場合、その様な実施例の多重駆動につい て、全体的なコントラストを改善できるということを繰り返して述べておく。Particularly when applying this method with single-pulse compensation, it is important to consider multiple drives in such embodiments. It should be reiterated that the overall contrast can be improved.

(b)選択的駆動(行) 状態を変えようとする場合、それらのピクセルだけに対してスイッチングパルス を及ぼすと、全体的(フレーム)コントラストを改善できる。直線的配列(第5 図)のピクセルの選択的スイッチングの場合について、その元となる原理を既に 説明している。従って、行「非変更」のための第3の「中立」データパルス列を 発生させる電子部とメモリーを付加することにより、マトリックスを容易に繰作 できる。第17図には、付加的な「非変更」データパルス列の一実施例が示して あり、その場合、第12図のアドレス方法の別の列及び行パルス列を使用すると 、選択及び非選択列についてピクセルに対するパルス列が結果的に生じている0 列アドレス動作時間は、この場合、τe=6である。(b) Selective driving (row) When trying to change state, switching pulses are applied only to those pixels. can improve the overall (frame) contrast. Linear array (5th We have already explained the underlying principle for the case of selective switching of pixels in Figure). Explaining. Therefore, the third "neutral" data pulse train for the row "unchanged" is Matrix can be easily manipulated by adding generation electronics and memory. can. FIG. 17 shows an example of an additional "unmodified" data pulse train. Yes, in which case using the different column and row pulse trains of the addressing method of Figure 12 , the resulting pulse train for the pixels for the selected and unselected columns is 0 The column address operation time is τe=6 in this case.

本件の選択的駆動技術の別の実施例では、選択的列と選択的行駆動とを組合せ、 コントラストを最大にするとともに、有効フレームアドレス動作時間を最小にす ることができる。この種の実施例は、第16図に方法IIIとして概略的に示し である。Another embodiment of the subject selective drive technique combines selective column and selective row drives, Maximizes contrast while minimizing effective frame address operation time. can be done. An embodiment of this kind is shown schematically in FIG. 16 as Method III. It is.

(c)高インピーダンススイッチング 本件出願人が見いだしたところでは、双安定性状態へのラッチングのためのパル ス幅τならびにコントラスト及び双安定性は、スイッチングパルスの最終端にお いてS S L FC装置要素をオープン回路化すること(これは例えばアナロ グスイッチや3状態ドライバーを使用することにより行える)により改善できる 。ある場合には、ラッチングのためのパルス幅は、高インピーダンスへのスイッ チングがない場合と比べ、2〜3倍程度低いことが分かっている。これにより、 全体的フレームアドレス動作時間もかなり減少することになる。(c) High impedance switching Applicants have found that the pulse for latching into a bistable state The path width τ as well as the contrast and bistability are determined at the final end of the switching pulse. open-circuit the SSL FC device elements (for example, analog This can be improved by using a power switch or a 3-state driver). . In some cases, the pulse width for latching is It is known that this is about 2 to 3 times lower than when there is no tinging. This results in The overall frame address operation time will also be significantly reduced.

マトリックス(及び直線的配列)の低/高インピーダンス駆動の原理は第18図 に示してあり、そこでは、列を連続的にオープン回路状態から電圧グランドレベ ル(又はある別の一定電圧レベル)へ切り替え、高インピーダンスへ戻すことに より、列走査が簡単に行われる。グランドへの接触時間τeの間、グランドに関 するスイッチングパルスは、図示の如く1行に及ぼされる。この方法により、非 選択行についてのクロストークの問題は解消され、そのために、第6章(第5図 〜第8図)で説明したスタティック駆動についてのアドレス方法を適用できる。The principle of low/high impedance driving of matrix (and linear array) is shown in Figure 18. , where the column is continuously taken from an open circuit condition to voltage ground level. (or some other constant voltage level) and back to high impedance. This makes column scanning easier. During the contact time τe to the ground, The switching pulse is applied to one row as shown. This method allows non- The problem of crosstalk for selected rows has been resolved, and therefore Chapter 6 (Fig. The addressing method for static drive described in FIGS.

高インピーダンス多重駆動の第1実施例では、第18図のような列の走査を行い 、第5図の状態の下で、行に対して正及び負のスイッチングパルスを及ぼすこと 、すなわち、同一極性のスイッチングでの同一ピクセルの連続的アドレス動作を 防止することが提案されている。この種の第2の実施例では、選択列が低インピ ーダンスに接続し、第6図c死パルス列が及ぼされる。その時間の間、関連する 行パルスが及ぼされ、その場合、行はスイッチングパルスの最終端において、高 インピーダンスに切り替え、それにより(比較的)低オームドライバー出力部を 介しての急速放電を防止することが好ましい、同様に、第3の実施例では、第8 図の双極(直流補償)スイッチングパルスでの方法を適用することができる。こ の実施例の更に別の変形例では、例えば、第7図に示す例のように、別の補償ス イッチングパルスを使用することもできる。In the first embodiment of high impedance multiplex driving, columns are scanned as shown in Fig. 18. , applying positive and negative switching pulses to the rows under the conditions of FIG. , that is, continuous addressing of the same pixel with switching of the same polarity. It is proposed to prevent In a second embodiment of this kind, the selection column is low impedance. - connected to the dance, and the death pulse train shown in Figure 6c is applied. related during that time row pulse is applied, in which case the row goes high at the final end of the switching pulse. impedance, thereby converting the (relatively) low ohm driver output to Similarly, in the third embodiment, it is preferable to prevent rapid discharge through the eighth The method with bipolar (DC compensated) switching pulses shown in the figure can be applied. child In a further variation of the embodiment, another compensation step may be used, for example as in the example shown in FIG. It is also possible to use switching pulses.

最後に、更に別の実施例を説明する。それらの実施例は何れも第10図〜第15 図や第17図で既に説明した低インピーダンスアドレス方法のいずれかや、後述 する章(第19.20.21図)の方法のいずれかに基づくものである。これら の実施例において、全ての列を各フレーム時間の間に1回又は複数回にわたって (例えば「禁止機能」を持つ列ドライバーを及ぼすことにより)、同時に高イン ピーダンスに切り換える。その場合、フレームアドレス動作時間の最終端におい て、高インピーダンスに切り換えることが好ましい、このアドレス・ポーズ(停 止)のために費やせる時間の長さは、熱論、上記情報変化の所望の率に依存して いる。更に、FLCのラッチング時間は充分に速くする必要がある。同様の実施 例では、全ての列と全ての行を高インピーダンスに同時に同様に切り換えること もできる0本件のマトリックス装置のいくつかのコントラストは、この中間高イ ンピーダンス時間間隔を及ぼすことにより、増加するように示すこともできる。Finally, yet another embodiment will be described. All of those embodiments are shown in Figures 10 to 15. Either of the low impedance addressing methods already explained in Figure 17 or (Fig. 19.20.21). these example, all columns are scanned one or more times during each frame time. (e.g. by exerting a column driver with an “inhibition function”) and at the same time a high switch to pedance. In that case, at the final end of the frame address operation time, This address pause is preferably switched to high impedance. The length of time that can be spent for thermal analysis (stopping) depends on the desired rate of change of information above. There is. Furthermore, the latching time of the FLC needs to be sufficiently fast. Similar implementation In the example, all columns and all rows can be similarly switched to high impedance at the same time. Some of the contrast of the matrix device in question can also be achieved with this intermediate high It can also be shown to increase by affecting the impedance time interval.

13・ ° レベレ  第3図の応答特性に関し、SS FLC装置を異なる電界領域において作動させ ることもできる。スタティック駆動の場合、最高速スイッチング時間を得るため に、高電圧(E−1領域における)を常に選択することもでき。13.    Level  Regarding the response characteristics shown in Figure 3, the SS FLC device was operated in different electric field regions. You can also For static drive, to obtain the fastest switching time Alternatively, a high voltage (in the E-1 region) can always be selected.

その場合、多重駆動では、スイッチング及び非スイッチングパルス領域又はパル ス電圧を適当に選択し、クロストークを最小にすることが非常に重要である。そ のために、非常に高速ではないスイッチング時間や高速でないフレーム時間が要 求される場合、クロスオーバー電圧VO(τに等しい)よりも大きい選択(スイ ッチング)パルス振幅と、それよりも小さい非選択パルス振幅Vnsとを選ぶよ うにする。既に説明したように、最良の全体比(Vs/Vns)は3である。こ の比はある程度改善できるが、部分的なものに過ぎず、例えば、以下に説明する ように、非選択行についてのみである。In that case, in multiple drives, switching and non-switching pulse regions or pulse It is very important to choose the voltage properly to minimize crosstalk. So requires non-fast switching times and non-fast frame times. If required, select (switch) larger than the crossover voltage VO (equal to τ). Select the pulse amplitude (selected) and the smaller non-selected pulse amplitude Vns. I will do it. As already explained, the best overall ratio (Vs/Vns) is 3. child The ratio can be improved to some extent, but only partially, for example, as explained below. , only for unselected rows.

クロストークは第3図のより深い領域E−2においてVns及びVsを選定する ことにより更に減少させることもできる。更に液晶材料及びセル技術の改善によ り直流スレショルドVDCを数ボルトまで増加させることができた場合、Vns teVDC未満に選定することになる。この場合、振幅がvDC未満のいくつか のパルスの集積は問題とはならず、そのために、本件駆動方法での、ゼロ電圧和 に関する全てのものを除外してアドレス動作時間τeを減少させることができる 。この種の実施例の1つは第13図の駆動方法であり、そこでは、 (ピクセル に対する)ゼロ電圧和τ2、τ4、τ6、τ8は除外される。 (それに対応し て、列及び行波形は収縮されることになる)。For crosstalk, select Vns and Vs in the deeper region E-2 in Figure 3. It can be further reduced by doing this. Furthermore, improvements in liquid crystal materials and cell technology have led to If the DC threshold VDC can be increased to a few volts, Vns It will be selected to be less than teVDC. In this case, some of the amplitudes are less than vDC The accumulation of pulses is not a problem, and therefore, the zero voltage sum The address operation time τe can be reduced by excluding everything related to . One such embodiment is the driving method of FIG. ) zero voltage sums τ2, τ4, τ6, τ8 are excluded. (corresponding to that (The column and row waveforms will be collapsed).

その様な実施例は、VDCが高いために、 I*、F*、J*、G*、H車のよ うな高配向スメクティック相における5SFLC装置の駆動時に好ましい状態で 適用できる。Such embodiments are difficult to use due to high VDC, such as I*, F*, J*, G*, H cars. In a favorable state when operating a 5SFLC device in a highly oriented smectic phase, Applicable.

上述の2つの場合でもゼロ電圧和を結果的に除外することもでき、その場合、V  ns< V Oで、FLC及びセル技術に左右されることになるが、マトリッ クス走査の間の臨界未満パルスのあらゆる集積はコントラストをかなり減少させ る可能性があるということを改めて強調しておく。Even in the two cases mentioned above, the zero voltage sum can also be excluded as a result, in which case V If ns < VO, it will depend on the FLC and cell technology, but the matrix Any accumulation of subcritical pulses during a scan will significantly reduce contrast. I would like to emphasize again that there is a possibility that

FLCが、非常に良好な状態では整列していないが、充分に速い場合、小さい臨 界未満パルス(第4図の場合参照)に僅かに作用することがあり、それにより、 最大達成コントラストがある程度減少する。マトリックスでは、スイッチングパ ルスの電圧を維持しながら非スイッチングパルスの電圧を更に減少させることが できた場合。If the FLC is not very well aligned but fast enough, a small critical It may have a slight effect on sub-field pulses (see the case in Figure 4), thereby The maximum achieved contrast is reduced to some extent. In the matrix, the switching It is possible to further reduce the voltage of non-switching pulses while maintaining the pulse voltage. If you can.

その様な状況の下では、全体コントラストを改善できる。Under such circumstances, the overall contrast can be improved.

マトリックスにおける複数の単一ピクセルの結合により、一般にこのことは不可 能である。但し、例えば、全ての非選択行でのパルス振幅をある程度減少させる と。This is generally not possible due to the combination of multiple single pixels in the matrix. It is Noh. However, if you reduce the pulse amplitude in all non-selected rows to some extent, e.g. and.

選択行での非スイッチングパルスの振幅が増加する。多数の非選択行が優位とな るので、選択行での増加パルス振幅だけを充分に低くしてFLCのラッチング( フル・スイッチング)を防止するようにできると、全体コントラストを強調でき る。The amplitude of non-switching pulses at the selected row increases. A large number of unselected rows are dominant. Therefore, only the increased pulse amplitude in the selected row is made sufficiently low to prevent FLC latching ( If it is possible to prevent this (full switching), the overall contrast can be emphasized. Ru.

その様な効果的な駆動では、これまでのものよりも高い電圧レベルが必要になる 。第19図に示す一実施例では、選択ピクセルでの非スイッチングパルスの振幅 に対するスイッチングパルス振幅の比が2.50であり、非選択ピクセルでの主 要非スイッチング振幅に対する比が3.33である。使用電圧レベルは第19図 に示す通りである。Such effective driving will require higher voltage levels than previously available. . In one embodiment shown in FIG. 19, the amplitude of the non-switching pulse at the selected pixel is The ratio of switching pulse amplitude to The ratio of required to non-switching amplitude is 3.33. The voltage level used is shown in Figure 19. As shown.

それ以外に実際に使用できる比は1.5以上、6以下であり、その様な比は容易 に得ることができる。2〜4の比の実施例が第20図Aに示しである。その場合 、 (例えば)ダウンスイッチングのための領域は50%だけ増加しており、そ れにより、第9章及び第11章で既に説明したように、非対称スイッチング動作 特性の場合は役に立つ、1.5〜6の比の別の実施例が第20図Bに示しである 。Other ratios that can actually be used are 1.5 or more and 6 or less, and such ratios are easy to create. can be obtained. An example of a ratio of 2 to 4 is shown in FIG. 20A. In that case , the area for down-switching (for example) has increased by 50%, and that This results in asymmetric switching behavior, as already explained in Chapters 9 and 11. Another example of a ratio of 1.5 to 6, useful in the case of characteristics, is shown in Figure 20B. .

第21図に示す別の実施例は、5SFLC装置の非対称スイッチング動作特性の 場合に使用できる。この例では、非スイッチングパルスのパルス高さが負電圧方 向又はダウンスイッチング方向において、スイッチングパルスのパルス高さVの 0. 2倍にすぎない、正電圧方向において、選択非スイッチングパルス高さは 0.4vである。完全全体直流補償は維持される。ダウンスイッチングパルスに ついての直流補償パルスの高さは0.8vだけであことも注目すべき事項である 。別の非対称パルス振幅比も1列及び打電圧レベルを適当に選定することにより 得ることができる。実際に必要な場合、 「アップ」及び「ダウン」スイッチン グパルスも異なる振幅を得る1図において、例えば、正(「アップ」)スイッチ ングパルスの高さを0.2vだけ増加させ、負電圧方向での振幅0.2Vの別の 付加的パルスを直流補償のために及ぼすこともできる。Another embodiment shown in FIG. 21 shows the asymmetric switching operating characteristics of a 5SFLC device. Can be used in cases. In this example, the pulse height of the non-switching pulse is in the switching direction or downswitching direction, the pulse height V of the switching pulse 0. In the positive voltage direction, the selective non-switching pulse height is only twice It is 0.4v. Full global DC compensation is maintained. to down-switching pulse It is also noteworthy that the height of the DC compensation pulse is only 0.8V. . Another asymmetrical pulse amplitude ratio can be obtained by appropriately selecting one row and the striking force level. Obtainable. ``Up'' and ``down'' switches if actually required. In Figure 1, the positive (“up”) switch also gets different amplitudes. Increase the height of the switching pulse by 0.2V and add another pulse with an amplitude of 0.2V in the negative voltage direction. Additional pulses can also be applied for DC compensation.

14、 ・ −。14,・ -.

14.1 光学的メモリー 2次元的配列では、双安定性が改良されていることと、アドレス方法に高識別率 という特徴があることとにより。14.1 Optical memory Two-dimensional arrays have improved bistability and a high identification rate in the addressing method. Due to the characteristics.

メモリー付きの光学的プロセッサーをコンパクトに構成することができる。その 様なメモリーの内容を安全に走査するために、大きくかつ臨界未満(ノンラッチ ング)パルスを各素子に及ぼすと、素子が短時間だけ応答するか、又は、応答し ない状態となり、次に初期状態(第4図参照)へ戻ってその情報を維持する。双 安定性及び安価な駆動シーケンサ−は高性能直線的配列についての必記憶及び出 力装置がバイナリ特性を有している光学的分野では、多量の情報を扱うことがで きる。上述のアドレス動作原理を双安定性直線的配列と組み合わせることが理想 的に適している例を以下に述べる。An optical processor with memory can be configured compactly. the Large and subcritical (non-latching) When a pulse is applied to each element, the element either responds for a short time or does not respond at all. Then, the information is maintained by returning to the initial state (see FIG. 4). twin Stable and inexpensive drive sequencers are essential for high performance linear array storage and output. In the optical field, where force devices have binary characteristics, large amounts of information can be handled. Wear. Ideally, the addressing principle described above should be combined with a bistable linear arrangement. Examples that are suitable for this purpose are described below.

14.2 アドレスされた直線的配列での中間調画像形成 周知の通り、写真のような高品質中間調画像は映像内容をバイナリ形態でコード 化することにより生じさせることができる。グレイスケールは、従来のラスター 印刷のようなサイズではなく、均等にドツトを位置させることによるものである 。コード化システムとしては数多くの様々なものが使用可能であり、その内のエ ラー・ディヒユージョン・リニアリゼーション方法及びいくつかの関連するアル ゴリズムが本件の目的には最も適している。14.2 Halftone image formation in an addressed linear array As we all know, high-quality halftone images such as photographs encode the video content in binary form. It can be caused by Grayscale is traditional raster It is not based on size like in printing, but by evenly positioning the dots. . There are many different encoding systems available, of which ray diffusion linearization method and some related algorithms algorithm is the most suitable for our purposes.

この方法は、 rFloyd et al、 Proc、 SID 19フロ、  Volume17、 page 78J (Bryngdabl、に、Op、 Soc、Am、1978. Voluole68、page 416. Bil lBlllotet−Hoff et al、 Proc、SID 1983、 Volume 24. page 253、Hauck at al、 J、O pt、Soc、Am、A、、1984. Volume l、 page 5を も参照)に記載されている。そこに記載された適用例では、写真的画像がある時 間に於て、行で光学的に走査され、デジタル化された内容が、直線的配列の素子 で構成される固定周期ラスターに関連して記憶される。その様にして発生した情 報は、一般的なエレクトロフォトグラフィック方法で印刷される0以上に概略を 説明した駆動方法では、双安定性直線的配列を単純なマイクロプロセッサ−と組 み合わせ、非常にコンパクトな電子的制御印刷装置を実現できる。その様な装置 では、黒白中間調画像を形成でき、又、雑誌などの頁全体やさし絵を印刷でき、 それにより同一方法に於て、テキスト及び画像を処理して同一の走査でそれらを 形成することができる。カラー画像では複屈折色を使用するか、又は、カラーフ ィルターを利用した3直線的配列、又は、3連続走査が必要である。この様に装 置が小さいので、実際に小形の非インパクト印刷機の心臓部を構成できる。同様 の方法により1合成フォログラムをコンピュータで制御して作る場合や、当業者 に自明の数多くの類似した作業にも使用することができる。This method is based on rFloyd et al, Proc, SID 19F, Volume 17, page 78J (Bryndabl, Op, Soc, Am, 1978. Volume 68, page 416. Bill lBllottet-Hoff et al, Proc, SID 1983, Volume 24. page 253, Hauck at al, J, O pt, Soc, Am, A., 1984. Volume l, page 5 (see also). In the application example described there, when there is a photographic image In between, the digitized content is optically scanned in rows into a linear array of elements. is stored in association with a fixed periodic raster consisting of . The situation that occurred in that way The information shall be printed in a general electrophotographic manner with a general outline of 0 or more. The described driving method combines a bistable linear array with a simple microprocessor. In combination, an extremely compact electronically controlled printing device can be realized. such a device With this, it is possible to form black and white halftone images, and it is also possible to print entire pages and illustrations of magazines, etc. It allows you to process text and images in the same way and scan them in the same scan. can be formed. Color images use birefringent colors or Three linear arrays or three consecutive scans using filters are required. Dressed like this Due to its small size, it can actually form the heart of a small non-impact printing press. similar When one synthetic hologram is made by computer control using the method described above, or when one skilled in the art It can also be used for many similar tasks that are self-evident.

7フフ・ ターウ〉 ス7レー FIG、 5 FIG、6 FIG、7 ・ピフセルhア ■ピク四しデウン FIG、8 FIG、9 (りとアクセル ′タラシーー 0ヒ′クゼJし′1にtJg。7fufu・tau〉su7ley FIG. 5 FIG.6 FIG.7 ・Pifcell ha ■Pik4shi Daeun FIG.8 FIG.9 (Rito Axel 'Taraseei' 0hi'kuse J and tJg on '1.

FIG、10 巳?ニタターウン 子−タ タ゛ウン テ―り1グウンー へ°シス 高 ノXaシス暢麦調 FIG、15 テキストの書ミ込杯方向 FIG、16 FIG、1B テーク 9“つ〉 国際調査報告 1mlIMj1^―両@−陶、 p(=、Sε86100476FIG. 10 Snake? Nita Town child town Tail 1 gun He°sis Takano Xasis Nobumugi style FIG. 15 Direction of writing text FIG. 16 FIG. 1B Take 9〉〉 international search report 1mlIMj1^-both@-ceramic,p(=,Sε86100476

Claims (10)

【特許請求の範囲】[Claims] 1.直線的電気的応管柱を備えた電気光学素子の配列体を駆動するためのアドレ ス方法であって、好ましくは、上記素子が、強誘電性又はフレックソエレクトリ ック応答性を備えるとともに、アップ及びダウン・ポラリゼーションに対応する 少なくとも2つの状態を備え、ヘリックス.フリー・ポリマー又はノン・ポリマ ー液晶で構成されるとともに、それらの対向する両側に於てN≧1の水平(例え ば列)の電極の組と、M≧1の垂直電極の組とを備えた1対の基材の間に介装さ れた方法に於て、上記方法が、N及びM組の電極に同時に及ぼされる持続時間τ e=nτの電圧パルス列を備え、それにより、選択された組の電極交差部に生じ るパルス列が、持続時間τ及び振幅Vの積が臨界値(VτC)以上で、ピクセル を所望のアップ及びダウン状態へそれぞれラッチされるように強制する正又は負 の電圧パルスを含んおり、全ての非選択ピクセルでのパルス列が臨界未満パルス だけを含み、それにより、上記方法がτe=nτ以内で選択したピクセル列でア ップ及びダウン状態の同時切り替えを許容し、又、上記nが多数の列のアドレス 動作を許容できるだけの低い時間を維持するために、8以下であることが好まし いことを特徴とするアドレス方法。1. Address for driving an array of electro-optic elements with a linear electrical response column Preferably, the element is ferroelectric or flexoelectric. with up and down polarization. A helix with at least two states. Free polymer or non-polymer - Consists of liquid crystals, and horizontally (for example, N≧1) on opposite sides. interposed between a pair of substrates comprising a set of electrodes (in parallel rows) and a set of vertical electrodes with M≧1. In a method described above, the method is applied simultaneously to N and M sets of electrodes for a duration τ a train of voltage pulses with e=nτ, thereby causing A pulse train whose duration τ and amplitude V is greater than or equal to a critical value (VτC) positive or negative to force latched into the desired up and down states, respectively. voltage pulses, and the pulse train at all non-selected pixels is a subcritical pulse. only, so that the above method can be Allows simultaneous switching of up and down states, and also allows n to be the address of many columns. In order to maintain a low enough time for operation, it is preferably 8 or less. An addressing method characterized by: 2.全体持続時間τeにわたって積分した場合、あらゆるピクセルに表れる全て のパルス列の時間積分が0であり(∫Vdt=0)、従って上記方法が、全ての パルスについて、反対極性の1以上の直流補償パルスを備え、スイッチングパル スの1つのパルス補償が該パルスの直前で先行し、上記方法が、特に、時間的に 隣接する2つのパルス列又は同一パルス列に属する同一極性の連続する臨界未満 パルスに間隔をおくために使用される場合、パルス列以内の持続時間τの1以上 のゼロ電圧相をも備え、それにより、スイッチングのため、及び、それにより望 ましくないスイッチングならびにコントラスト減少部分的スイッチングの防止の ために、臨界値に近付く連続領域への関連するパルス領域の付加を防止し、上記 ゼロ電圧相を逆極性の連続パルスからのスイッチングパルスの分離のためにも使 用し、それにより逆電界効果によるバックスイッチングの傾向を減少させたこと を特徴とする請求範囲第1項に記載の方法。2. When integrated over the entire duration τe, everything that appears in every pixel The time integral of the pulse train is 0 (∫Vdt=0), so the above method The pulses include one or more DC compensated pulses of opposite polarity, and the switching pulses A pulse compensation of one of the pulses is preceded immediately before said pulse, and the method is particularly advantageous in that Two adjacent pulse trains or consecutive subcritical pulses of the same polarity belonging to the same pulse train When used to space pulses, one or more of the durations τ within the pulse train It also has a zero voltage phase for switching and thereby Prevention of unwanted switching and contrast-reduced partial switching In order to prevent the addition of the relevant pulse region to the continuous region approaching the critical value, the above The zero voltage phase can also be used to separate switching pulses from continuous pulses of opposite polarity. , thereby reducing the tendency for back-switching due to reverse field effects. A method according to claim 1, characterized in that: 3.時間単位τについて、スイッチングパルスの振幅V=Vsが好ましくは1. 2VC〜1.5VCの範囲であり、何れの時間にでも表れる全ての非スイッチン グパルスの最高振幅Vnsが好ましくはVC/2以上であるとともに、非選択ピ クセルでのパルスが好ましくは選択ピクセルでの非スイッチングパルスよりも小 さい振幅を有し、振幅Vs及びVnsの値を特定の電気光学的素子のV−τ応答 特性に応じて選定して必要条件を満たすようにし、該必要条件に於て、スイッチ ング速度が最高速度となるには、両Vs及びVnsがクロスオーバー電圧VOよ りも大きく、クロストークが減少するには、減少速度に於てVns及びVsの両 者がVO未満であるか、あるいは、VnsがVO未満でVsがVOよりも大きく 、ゼロ電圧相を排除することが可能となるには、VnsがVDC未満となって、 アドレス方法を単純化できることを特徴とする請求の範囲第1項又は第2項に記 載の方法。3. For a time unit τ, the amplitude of the switching pulse V=Vs is preferably 1. All non-switching voltages that range from 2VC to 1.5VC and appear at any time The maximum amplitude Vns of the programming pulse is preferably VC/2 or more, and the non-selected pin The pulse at the selected pixel is preferably smaller than the non-switching pulse at the selected pixel. The values of the amplitudes Vs and Vns are determined by the V-τ response of a particular electro-optical element. Select according to the characteristics to satisfy the necessary conditions, and select the switch according to the necessary conditions. For maximum speed, both Vs and Vns must be equal to or higher than the crossover voltage VO. The crosstalk is also large, and in order to reduce crosstalk, both Vns and Vs must be is less than VO, or Vns is less than VO and Vs is greater than VO. , in order for it to be possible to eliminate the zero voltage phase, Vns must be less than VDC, Claim 1 or 2, characterized in that the addressing method can be simplified. How to put it on. 4.非対称アップ/ダウンスイッチング動作特性が異なる手段により補償され、 該手段が単独又は互いに組み合わせて及ぼされ、上記方法が第1に、ピクセルに 対するパルス列を備え、そこに於て、正又は負のスイッチングパルスがその直後 に同一極性の臨界未満パルスで後続されて2つのスイッチング方向の一方につい てのスイッチングパワーを高めるようになっており、上記方法が第2に、パルス 列を備え、該パルス列に於て、完全直流補償を維持した状態で、(非選択及び/ 又は選択)パルスが正及び負の電圧方向で異なる振幅を有するとともに、好まし くは、非選択パルス列に於て、1方向でVns≦0.4Vsで、他の方向でVn s<0.25であり、上記方法が更に、1以上の時間単位(τe以内)で小さい 直流オフセットを、電極に対する充分に厚い絶縁層と組み合わせて備え、それぞ れ時間単位以内での上記直流オフセットが列及び/又は行パルス列のバイアシン グにより容易に得られ、好ましくは、該パルス列が非選択列パルス列であり、上 記直流オフセットが最終的に、選択アップ及びダウンシーケンスの直前の逆極性 かつ均等領域の1又は小数の大きいパルスを使用することにより、1フレーム時 間以内で部分的又は完全に直流補償されることを特徴とする請求の範囲第1項〜 第3項のいずれかに記載の方法。4. The asymmetric up/down switching operating characteristics are compensated by different means, The means may be applied alone or in combination with each other, wherein the method first applies to a pixel. a pulse train in which a positive or negative switching pulse is immediately followed by a is followed by a subcritical pulse of the same polarity in one of the two switching directions. The second method is to increase the switching power of the (unselected and/or or selection) where the pulses have different amplitudes in the positive and negative voltage directions and are preferred Specifically, in the non-selected pulse train, Vns≦0.4Vs in one direction and Vn in the other direction. s<0.25, and the above method is smaller by one or more time units (within τe) DC offset in combination with a sufficiently thick insulation layer for the electrodes, each The above DC offset within a time unit is the bias of the column and/or row pulse train. Preferably, the pulse train is a non-selected pulse train, and Note that the DC offset is finally the reverse polarity of the selection up and down sequence just before And by using 1 or decimal large pulses of uniform area, one frame time Claims 1 to 3 are characterized in that the direct current is partially or completely compensated within a range of The method according to any of paragraph 3. 5.長さτeの非選択パルス列でのrms電圧及び極性逆転の数mを異なる必要 条件に応じて選定し、該必要条件が、第1に、列及び行パルス列を適当に選択し てパルスの代わりにいくつかのゼロ電圧層を組み込んで全体パワー消費を減少さ せることであり、第2に、臨界未満パルスによる分子のあらゆる小さい振幅振動 を減少させるとともに、rms電圧による双安定状態の本質的安定性を増加させ 、負誘電性アニソトロフィーの場合、m及びrms値が増加し、非選択列に及ぼ されるパルス列に於て、各電圧パルスを対称的に分割することにより最も容易に 達成されるようにすることであることを特徴とする請求の範囲第1項〜第4項の いずれかに記載の方法。5. The rms voltage and the number m of polarity reversals in the non-selected pulse train of length τe need to be different. First, the column and row pulse trains should be selected appropriately. Incorporating several zero voltage layers instead of pulses reduces overall power consumption. and secondly, any small amplitude vibrations of molecules caused by subcritical pulses. and increase the intrinsic stability of the bistable state with rms voltage. , for negative dielectric anisotrophies, m and rms values increase and extend to non-selected columns. is most easily achieved by dividing each voltage pulse symmetrically in a pulse train Claims 1 to 4, characterized in that: Any method described. 6.適当な欠陥誘発表面処理により、スレショルドVCが各画像素子内で部分的 に変化するように設定し、それにより、あるドメインの対応する部分的スイッチ ングが生じ、光学状態でピクセル素子が微視的に粒状外観となるようにし、ある 部分的に切り換えられたグレイ状態と巨視的に融合し、そのレベルが、パルス高 文はパルス幅をある電圧レベルよりも大きく変調することにより、印加スイッチ ングパルスの電圧時間領域を変えることにより制御されるようにし、このことを 完全直流補償を維持した状態で、行(データ)パルス列での関連するパルスの適 当な変調により容易に達成できるようにしたことを特徴とする請求の範囲第1項 〜第4項のいずれかに記載の方法。6. With appropriate defect-inducing surface treatments, the threshold VC can be locally reduced within each image element. , thereby setting the corresponding partial switch of a domain to ing, giving the pixel elements a microscopic grainy appearance in the optical state, and Macroscopically merges with the partially switched gray state, whose level increases with the pulse height The statement changes the applied switch by modulating the pulse width to be greater than a certain voltage level. controlled by varying the voltage-time domain of the pulse Application of associated pulses in the row (data) pulse train while maintaining full DC compensation Claim 1, characterized in that it can be easily achieved by appropriate modulation. ~The method according to any one of paragraphs 4 to 4. 7.電気光学素子の双安定性を充分に利用し、不必要なスイッチング及びコント ラスト減少スイッチングを異なる手段により回避するとともに、上記手段を単独 又は互いに組み合わせて使用し、その手段として、第1に、状態を変化させよう とするピクセル上の列だけを走査し、第2に、適当なパルス列を行に及ぼしてス イッチングアップ及びスイッチングダウンを行うだけではなく、「状態の非変化 」をも行うようにし、実際に状態を変化させる必要のあるピクセルだけが切り替 わるようにし、この方法により、例えば、直線的配列の場合、スイッチングパル スのために、余分な直流補償パルスのない選択パルス列についても許容されるこ とを特徴とする請求の範囲第1項〜第6項のいずれかに記載の方法。7. Take full advantage of the bistability of electro-optic elements to eliminate unnecessary switching and control. Avoiding last reduction switching by different means, and using the above means alone Or use them in combination with each other, and as a means to do so, first, change the state. Scan only the column on the pixel that you want to scan, and then apply an appropriate pulse train to the row It not only performs switching up and switching down, but also ” so that only the pixels that actually need to change state are switched. In this way, for example, in the case of a linear arrangement, the switching pulse Due to the The method according to any one of claims 1 to 6, characterized in that: 8.N組又はM組の電極、あるいは、両電極が高インピーダンスに切り換えられ て全体コントラストを増加させるとともに、ラッチング時間τを減少させ、上記 方法が走査行程を備え、該行程に於て、別の列の次の1つの列が期間τeにわた って高インピーダンスから低インピーダンスでの一定電圧レベル(例えばグラン ド)に切り換えられるとともに、行がアップとダウンの切り替え又は「非変化」 のためにデータパルスを受け取り、更に上記方法が、走査行程を備え、該行程に 於て、選択列の低インピーダンスヘの切り替えの時間τeの間、上記列及び行パ ルス列が上記請求の範囲に応じて及ぼされ、その場合、完全直流補償を維持した 状態で、各スイッチングパルスの最終端に於て、行が既に高インピーダンスに切 り換えられることができ、更に上記方法が、一般的な走査行程を備え、その場合 、低インピーダンスが各列及び行ドライバーに接続し、パルス列が上記請求範囲 に対応しており、ある時間間隔τp>τeについて、全ての列又は全ての列と全 ての行が同時に高インピーダンスに切り替わり、この「高」期間τpが1回又は 複数回にわたって全走査時間(フレーム時間)の間に及ぼされ、好ましくは、マ トリックスの各走査の最終端で及ぼされることを特徴とする請求の範囲第1項〜 第4項、第6項、第7項のいずれかに記載の方法。8. N or M sets of electrodes, or both electrodes, are switched to high impedance. This increases the overall contrast and reduces the latching time τ. The method comprises a scanning step in which one column next to another column is scanned for a period τe. is a constant voltage level (e.g. ground) from high impedance to low impedance. rows are switched up and down or "unchanged". receiving a data pulse for the purpose, the method further comprising a scanning step; During the switching time τe of the selected column to low impedance, the column and row patterns are russ train in accordance with the claims above, in which case maintaining full DC compensation. state, at the end of each switching pulse the row is already switched to high impedance. If the method further comprises a general scanning step, then , a low impedance is connected to each column and row driver, and a pulse train is connected to the above claims. corresponds to all columns or all columns and all columns for a certain time interval τp>τe. all rows switch to high impedance at the same time, and this "high" period τp lasts once or multiple times during the entire scan time (frame time), preferably Claims 1 to 3 are applied at the final end of each scan of the trix. The method according to any one of paragraphs 4, 6, and 7. 9.1〜3組の直線的光シャッター配列と組み合わせて高速電子印刷、好ましく は、カラー印刷及びバイナリ・グレイ・スケール印刷、に適用されるようにした ことを特徴とする請求の範囲第1項〜第8項のいずれかに記載の方法。9. High speed electronic printing, preferably in combination with an array of 1 to 3 linear light shutters now applies to color printing and binary gray scale printing. 9. A method according to any one of claims 1 to 8, characterized in that: 10.光学SSFLCメモリーに組み合わせられ、その場合に、記憶情報が臨界 未満パルスでの走査により検索され、それにより、各画像素子の既に書き込まれ ている状態を変化させずに観祭可能な応答を生じさせるようにしたことを特徴と する請求の範囲第1項〜第9項のいずれかに記載の方法。10. combined with optical SSFLC memory, in which case the stored information is critical is searched by scanning with pulses less than The feature is that it generates a response that can be viewed without changing the state of the object. The method according to any one of claims 1 to 9.
JP61505641A 1985-10-14 1986-10-14 Electronic addressing methods for ferroelectric and flexoelectric liquid crystal devices Pending JPH01500149A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8504760-3 1985-10-14
SE8504760A SE8504760D0 (en) 1985-10-14 1985-10-14 ELECTRONIC ADDRESSING OF FERROELECTRIC LIQUID CRYSTAL DEVICES

Publications (1)

Publication Number Publication Date
JPH01500149A true JPH01500149A (en) 1989-01-19

Family

ID=20361731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61505641A Pending JPH01500149A (en) 1985-10-14 1986-10-14 Electronic addressing methods for ferroelectric and flexoelectric liquid crystal devices

Country Status (8)

Country Link
US (1) US4904064A (en)
EP (1) EP0232420B1 (en)
JP (1) JPH01500149A (en)
KR (1) KR960007477B1 (en)
AT (1) ATE109581T1 (en)
DE (1) DE3650013T2 (en)
SE (1) SE8504760D0 (en)
WO (1) WO1987002495A1 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214856B1 (en) * 1985-09-06 1992-07-29 Matsushita Electric Industrial Co., Ltd. Method of driving liquid crystal matrix panel
JPS62112128A (en) * 1985-11-11 1987-05-23 Semiconductor Energy Lab Co Ltd Liquid crystal device
GB8623240D0 (en) * 1986-09-26 1986-10-29 Emi Plc Thorn Display device
JP2768421B2 (en) * 1987-08-31 1998-06-25 シャープ株式会社 Display method of ferroelectric liquid crystal display device
NL8703040A (en) * 1987-12-16 1989-07-17 Philips Nv METHOD FOR CONTROLLING A PASSIVE FERRO-ELECTRIC LIQUID CRYSTAL DISPLAY.
NL8703085A (en) * 1987-12-21 1989-07-17 Philips Nv METHOD FOR CONTROLLING A DISPLAY DEVICE
JPH01200232A (en) * 1988-02-04 1989-08-11 Sharp Corp Ferroelectric liquid crystal display device
EP0334628B1 (en) * 1988-03-24 1994-06-22 Nippondenso Co., Ltd. Ferroelectric liquid crystal electrooptic apparatus and manufacturing method thereof
EP0865022A3 (en) * 1988-03-24 1999-12-15 Denso Corporation Ferroelectric liquid crystal electro-optic apparatus and manufacturing method thereof
GB8808812D0 (en) * 1988-04-14 1988-05-18 Emi Plc Thorn Display device
US5136408A (en) * 1988-06-01 1992-08-04 Canon Kabushiki Kaisha Liquid crystal apparatus and driving method therefor
JPH02123327A (en) * 1988-11-01 1990-05-10 Sharp Corp Driving method for ferroelectric liquid crystal
DE68921310T2 (en) * 1988-12-14 1995-09-07 Emi Plc Thorn Display device.
JP2640259B2 (en) * 1988-12-20 1997-08-13 キヤノン株式会社 Ferroelectric liquid crystal device
US5151803A (en) * 1989-01-09 1992-09-29 Matsushita Electric Industrial Co., Ltd. Pixel-gap controlled ferroelectric liquid crystal display device and its driving method
US5061044A (en) * 1989-05-23 1991-10-29 Citizen Watch Co., Ltd. Ferroelectric liquid crystal display having opposingly inclined alignment films wherein the liquid crystal has one twisted and two aligned states which coexist and a driving method to produce gray scale
DE3919839A1 (en) * 1989-06-17 1990-12-20 Hoechst Ag LIQUID CRYSTAL SWITCH AND DISPLAY ELEMENT
FR2666923A2 (en) * 1990-06-22 1992-03-20 Centre Nat Rech Scient Improvements to nematic liquid-crystal displays, with surface bistability, controlled by flexoelectric effect
US5095377A (en) * 1990-08-02 1992-03-10 Matsushita Electric Industrial Co., Ltd. Method of driving a ferroelectric liquid crystal matrix panel
US5156151A (en) * 1991-02-15 1992-10-20 Cardiac Pathways Corporation Endocardial mapping and ablation system and catheter probe
GB9126127D0 (en) * 1991-12-09 1992-02-12 Marconi Gec Ltd Liquid crystal displays
GB2271011A (en) * 1992-09-23 1994-03-30 Central Research Lab Ltd Greyscale addressing of ferroelectric liquid crystal displays.
US5459479A (en) * 1993-10-15 1995-10-17 Marcum Enterprises Incorporated Solid state depth locator having liquid crystal display
JP2902290B2 (en) * 1994-01-11 1999-06-07 キヤノン株式会社 Display control system
GB9503858D0 (en) * 1995-02-25 1995-04-19 Central Research Lab Ltd Drive circuit
JPH0954307A (en) * 1995-08-18 1997-02-25 Sony Corp Method for driving liquid crystal element
GB2320103A (en) * 1996-12-05 1998-06-10 Sharp Kk Liquid crystal devices
US5937906A (en) * 1997-05-06 1999-08-17 Kozyuk; Oleg V. Method and apparatus for conducting sonochemical reactions and processes using hydrodynamic cavitation
GB2328773B (en) * 1997-08-27 2001-08-15 Sharp Kk Matrix array bistable device addressing
JP4945119B2 (en) * 2005-11-16 2012-06-06 株式会社ブリヂストン Driving method of information display panel
US9823623B2 (en) * 2014-03-27 2017-11-21 City University Of Hong Kong Conversion of complex holograms to phase holograms

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367924A (en) * 1980-01-08 1983-01-11 Clark Noel A Chiral smectic C or H liquid crystal electro-optical device
US4563059A (en) * 1983-01-10 1986-01-07 Clark Noel A Surface stabilized ferroelectric liquid crystal devices
JPH0629919B2 (en) * 1982-04-16 1994-04-20 株式会社日立製作所 Liquid crystal element driving method
FR2526177A1 (en) * 1982-04-28 1983-11-04 Centre Nat Rech Scient IMPROVEMENTS TO OPTICAL CELLS USING LIQUID CRYSTALS
FR2541807B1 (en) * 1983-02-24 1985-06-07 Commissariat Energie Atomique METHOD OF SEQUENTIAL CONTROL OF A MATRIX IMAGER USING THE CHOLESTERIC-NEMATIC PHASE TRANSITION EFFECT OF A LIQUID CRYSTAL
JPS6015624A (en) * 1983-07-08 1985-01-26 Hitachi Ltd Driving method of liquid crystal switch element for printer
AU584867B2 (en) * 1983-12-09 1989-06-08 Seiko Instruments & Electronics Ltd. A liquid crystal display device
JPS60123825A (en) * 1983-12-09 1985-07-02 Seiko Instr & Electronics Ltd Liquid crystal display element
US4715688A (en) * 1984-07-04 1987-12-29 Seiko Instruments Inc. Ferroelectric liquid crystal display device having an A.C. holding voltage
FR2558606B1 (en) * 1984-01-23 1993-11-05 Canon Kk METHOD FOR CONTROLLING AN OPTICAL MODULATION DEVICE AND OPTICAL MODULATION DEVICE FOR IMPLEMENTING IT
JPS6118929A (en) * 1984-07-05 1986-01-27 Seiko Instr & Electronics Ltd Liquid-crystal display device
JPS6152630A (en) * 1984-08-22 1986-03-15 Hitachi Ltd Driving method of liquid crystal element
US4712877A (en) * 1985-01-18 1987-12-15 Canon Kabushiki Kaisha Ferroelectric display panel of varying thickness and driving method therefor

Also Published As

Publication number Publication date
ATE109581T1 (en) 1994-08-15
KR960007477B1 (en) 1996-06-03
DE3650013T2 (en) 1995-01-26
WO1987002495A1 (en) 1987-04-23
US4904064A (en) 1990-02-27
DE3650013D1 (en) 1994-09-08
EP0232420B1 (en) 1994-08-03
KR880700382A (en) 1988-02-23
EP0232420A1 (en) 1987-08-19
SE8504760D0 (en) 1985-10-14

Similar Documents

Publication Publication Date Title
JPH01500149A (en) Electronic addressing methods for ferroelectric and flexoelectric liquid crystal devices
Lagerwall et al. Ferroelectric liquid crystals: the development of devices
KR20040052512A (en) Liquid crystal device
WO2003103013A2 (en) Display device having a material with at least two stable configurations
JP3286503B2 (en) Driving method of liquid crystal element and liquid crystal device using the driving method
US6351256B1 (en) Addressing method and apparatus
JPH079508B2 (en) Liquid crystal display device and driving method thereof
JP2637517B2 (en) Liquid crystal device
JPH0578803B2 (en)
US4762400A (en) Ferroelectric liquid crystal electro-optical device having half-select voltage to maximize contrast
JPH04311920A (en) Method of driving liquid crystal display element
JPS63244021A (en) Driving device
JP2575196B2 (en) Driving method of display device
JP2531683B2 (en) Liquid crystal device
JPH11258574A (en) Antiferroelectric liquid crystal display
JP2632878B2 (en) Multiplexing drive method for display device
JPS63306424A (en) Driving device
JPH06337658A (en) Liquid crystal display device
JP2633225B2 (en) Liquid crystal device
JPS63249130A (en) Liquid crystal device
JPS63307433A (en) Driving method for ferroelectric liquid crystal element
JPS61295531A (en) Liquid crystal element for gradient display
Tagawa et al. Driving scheme for ferroelectric liquid crystal display with multithreshold method by thickness variation
JPH05241527A (en) Method for driving ferroelectric liquid crystal display element
JPS6249608B2 (en)