JPH0145270B2 - - Google Patents
Info
- Publication number
- JPH0145270B2 JPH0145270B2 JP56015221A JP1522181A JPH0145270B2 JP H0145270 B2 JPH0145270 B2 JP H0145270B2 JP 56015221 A JP56015221 A JP 56015221A JP 1522181 A JP1522181 A JP 1522181A JP H0145270 B2 JPH0145270 B2 JP H0145270B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- time
- scanning
- pixel information
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000007906 compression Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000013144 data compression Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の詳細な説明】
本発明は、フアクシミリ制御方式に関し、特に
圧縮データにダミービツトを挿入する場合の制御
方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a facsimile control system, and particularly to a control system for inserting dummy bits into compressed data.
一般に、フアクシミリにおいては、読取および
記録速度と伝送速度との調和を計るために、符号
化データ、すなわち圧縮データの伝送時にデータ
の圧縮率に応じて圧縮データにダミー・ビツト
(フイル・ビツト)を挿入している。 Generally, in facsimile machines, dummy bits (fill bits) are added to the compressed data according to the data compression rate when transmitting encoded data, that is, compressed data, in order to harmonize the reading and recording speed with the transmission speed. It is inserted.
例えば、I/O速度が20mS/line(A4判の
1728ビツト/216mmを20mSで記録する)である
フアクシミリ装置に対して、モデム速度を
9600BPSにして圧縮データを伝送する場合、1
ラインで送れるビツト数は次式で算出される。 For example, the I/O speed is 20mS/line (A4 size
For fax machines that record 1728 bits/216 mm in 20 mS, set the modem speed to
When transmitting compressed data at 9600BPS, 1
The number of bits that can be sent on a line is calculated using the following formula.
9600×20BPS・mS/l=192BITS …(1)
また、モデム速度を4800BPSにして圧縮デー
タを送する場合には、1ラインで送れるビツト数
は次式で算出される。 9600×20BPS・mS/l=192BITS (1) When transmitting compressed data with the modem speed set to 4800BPS, the number of bits that can be sent in one line is calculated using the following formula.
4800×20BPS・mS/l=96BITS …(2)
これらのモデム速度より高速にデータを伝送する
と、記録部では記録することができなくなるの
で、上記(1)、(2)式で示されるビツト数になるよう
にダミー・ビツト(フイル・ビツト)を挿入して
調整している。 4800×20BPS・mS/l=96BITS...(2) If data is transmitted faster than these modem speeds, the recording section will not be able to record it, so the number of bits shown in equations (1) and (2) above Adjustments are made by inserting dummy bits (filter bits) so that
通常、1ライン中には、同期コード(EOL)
とデータ(モデフアイ・ホフマン・コード)とダ
ミービツト(FILL)とが伝送される。 Usually, a synchronization code (EOL) is included in one line.
, data (modifier-Hoffman code), and dummy bits (FILL) are transmitted.
従来、圧縮データにダミー・ビツトを捜入する
場合、第1図aに示すように、1ラインごとに
EOL、DATAに対してFILLを挿入している。す
なわち、前述のように、読み取りおよび記録速度
の関係から、1ライン当りのある一定の最小伝送
時間を定め、圧縮データ1ライン分の伝送時間が
その最小伝送時間より短かい場合には、1ライン
ごとにフイル・ビツトを挿入し、1ラインごとの
伝送時間を最小伝送時間以上に保証して伝送を行
つている。 Conventionally, when searching for dummy bits in compressed data, they are inserted into each line as shown in Figure 1a.
FILL is inserted for EOL and DATA. That is, as mentioned above, a certain minimum transmission time per line is determined from the relationship of reading and recording speeds, and if the transmission time for one line of compressed data is shorter than the minimum transmission time, one line is A fill bit is inserted for each line, and the transmission time for each line is guaranteed to be longer than the minimum transmission time.
このため、1頁分の符号化データを伝送する間
にはかなりの量のフイル・ビツトを伝送しなけれ
ばならず、データ圧縮を行つても、圧縮機能を生
かすことができない。 Therefore, a considerable amount of fill bits must be transmitted while transmitting one page of encoded data, and even if data is compressed, the compression function cannot be utilized.
そこで、従来、第1図bに示すように、1ライ
ンごとにフイル・ビツトを挿入せず、32ラインご
とにまとめてフイルビツトを挿入する方法が提案
された((A)特開昭52−48423公報、(B)特開昭55−
14767号公報参照)。 Therefore, as shown in Fig. 1b, a method has been proposed in which fill bits are inserted every 32 lines at once instead of inserting fill bits every line ((A) Japanese Patent Laid-Open No. 52-48423). Publication, (B) Unexamined Japanese Patent Publication 1983-
(See Publication No. 14767).
これらは、いずれも20mS×32=640mS/
32lineになるように、32ラインの最後に調整して
いる。 Both of these are 20mS x 32 = 640mS/
It is adjusted at the end of the 32 line so that it becomes 32 line.
上記公報(A)では、あらかじめ定められた本数の
走査線画素情報に対応する符号化出力ごとにその
ビツト数を計数し、その結果が受信側の副走査時
間からあらかじめ定めた参照ビツトより小さいと
き、フイル・ビツトを挿入する。 In the above publication (A), the number of bits is counted for each encoded output corresponding to a predetermined number of scanning line pixel information, and if the result is smaller than a predetermined reference bit based on the sub-scanning time on the receiving side. , insert a file bit.
また、上記公報(B)では、受信側でのブロツク画
素情報記録時間をT1、ブロツク画素情報を圧縮
した後の符号化データの送信所要時間をT2とす
るとき、T2≧T1となるようにフイル・ビツトを
挿入する。 Further, in the above publication (B), when T 1 is the recording time of block pixel information on the receiving side and T 2 is the time required to transmit encoded data after compressing the block pixel information, T 2 ≧T 1. Insert the file bits so that
しかし、これらの従来の制御方式では、あらか
じめ定めた本数の走査線画素情報に対応する符号
化出力ごとに、そのビツト数を計数するカウン
タ、あるいはブロツク画素情報内の黒画素の数お
よび位置から受信装置において、ブロツク画素情
報を記録するに要する時間を算出する手段を設け
る必要がある。 However, these conventional control methods use a counter that counts the number of bits for each encoded output corresponding to a predetermined number of scanning line pixel information, or a counter that counts the number of bits received from the number and position of black pixels in block pixel information. In the apparatus, it is necessary to provide means for calculating the time required to record block pixel information.
本発明の目的は、これらの欠点を解消するた
め、ビツト数を計数したり、あるいはブロツク画
素情報を記録する時間を算出するための特別な回
路を必要とせず、簡単な方法によりブロツクごと
にダミー・ビツトを挿入することができるフアク
シミリ制御方式を提供することにある。 An object of the present invention is to eliminate these drawbacks by creating a dummy image for each block using a simple method without requiring a special circuit for counting the number of bits or calculating the time to record block pixel information. - To provide a facsimile control system that can insert bits.
本発明のフアクシミリ制御方式は、読み取り装
置により読み取られた画素情報を一旦蓄積するバ
ツフア・メモリと、該バツフア・メモリから読み
出された画素情報を走査線ごとに符号化する符号
化手段と、あらかじめ定めた走査線数ごとにダミ
ー・ビツトを付加する手段と、各手段を制御する
制御手段とを有するフアクシミリ装置において、
上記バツフア・メモリに上記読み取られた画素情
報がなくなつたとき、上記制御手段は上記バツフ
ア・メモリから空き情報を受けている期間だけ、
上記符号化手段に対してダミー・ビツトの挿入を
指示することに特徴がある。 The facsimile control method of the present invention includes a buffer memory that temporarily stores pixel information read by a reading device, an encoding means that encodes the pixel information read from the buffer memory for each scanning line, and In a facsimile apparatus having means for adding dummy bits for each predetermined number of scanning lines, and control means for controlling each means,
When the buffer memory no longer contains the read pixel information, the control means controls the buffer memory for a period of time while receiving empty information from the buffer memory.
A feature of the present invention is that it instructs the encoding means to insert dummy bits.
以下、本発明の実施例を、図面により説明す
る。 Embodiments of the present invention will be described below with reference to the drawings.
第2図は、本発明の実施例を示すフアクシミリ
制御方式の動作ブロツク図である。 FIG. 2 is an operational block diagram of a facsimile control system showing an embodiment of the present invention.
4は読み取りおよび走査部、5は(32ライン)
×2の記憶容量を有する入力バツフア・メモリ、
6はラインごとのデータ圧縮を行う符号化部、7
はダミー・ビツト捜入部、8は出力バツフア・メ
モリ、10は各装置の制御を行うシステム・コン
トロール部である。 4 is reading and scanning section, 5 is (32 lines)
an input buffer memory having a storage capacity of ×2;
6 is an encoding unit that performs data compression for each line; 7
8 is an output buffer memory, and 10 is a system control unit for controlling each device.
送信時、読み取り走査部4から出力される副走
査方向32ビツトずつの画素情報は、入力バツフ
ア・メモリ5内の一方の32ライン分のメモリ・ブ
ロツクに記憶されていくとともに、他方の32ライ
ン分のメモリ・ブロツクからは1ラインずつ順次
取り出されて、符号化部6に出力される。 During transmission, pixel information of 32 bits each in the sub-scanning direction output from the reading scanning section 4 is stored in one 32-line memory block in the input buffer memory 5, and is stored in the other 32-line memory block. One line at a time is sequentially taken out from the memory block and output to the encoder 6.
システム・コントロール部10は、読み取り走
査部4に読み取り走査指令11を出力するととも
に、読み取り走査部1からセンス情報12を受け
た後、バツフア・メモリ5からセンス情報13を
受けると、符号化部6に対して符号化スタート指
令14を送出する。センス情報13の中には、バ
ツフア・メモリ5のデータの空き・塞り状態を示
す情報が含まれており、システム・コントロール
部10はバツフア・メモリ5の両方のメモリ・ブ
ロツクに有効データ(ダミービツト以外の読み取
ることが可能なデータ)がなくなつたとき、その
期間だけ符号化部6に対してダミー・ビツト挿入
指令を送出し、ダミービツト挿入部7でダミー・
ビツトを送出させる。 The system control unit 10 outputs a reading scanning command 11 to the reading scanning unit 4, receives sense information 12 from the reading scanning unit 1, and receives sense information 13 from the buffer memory 5, and then outputs a reading scanning command 11 to the encoding unit 6. An encoding start command 14 is sent to the encoder. The sense information 13 includes information indicating whether data in the buffer memory 5 is free or occupied, and the system control unit 10 stores valid data (dummy bits) in both memory blocks of the buffer memory 5. When there is no more readable data (other than readable data), a dummy bit insertion command is sent to the encoding unit 6 for that period, and the dummy bit insertion unit 7 inserts the dummy bits.
Send the bit.
第3図は、第2図の各インターフエイス信号の
説明図、第4図はバツフア・メモリの動作フロー
チヤートである。 FIG. 3 is an explanatory diagram of each interface signal in FIG. 2, and FIG. 4 is an operational flowchart of the buffer memory.
送信時、システム・コントロール部10からバ
ツフア・メモリ5にクリヤ信号S1を出力して内部
レジスタを初期設定し、送信モード・セツト信号
S2を出力して送信モードに設定する。また、シス
テム・コントロール部10は符号化部6に対して
クリヤ信号S3を出力して符号化部6のステータ
ス・レジスタを初期設定し、送信モード・セツト
信号S4を出力して圧縮動作を指示し、フイル・ビ
ツト・コントロール信号S5あるいはS6を出力す
る。 At the time of transmission, the system control unit 10 outputs a clear signal S1 to the buffer memory 5 to initialize the internal register, and outputs the transmission mode set signal.
Output S 2 to set transmit mode. Additionally, the system control section 10 outputs a clear signal S3 to the encoding section 6 to initialize the status register of the encoding section 6, and outputs a transmission mode set signal S4 to start the compression operation. output the fill bit control signal S5 or S6 .
バツフア・メモリ5、符号化部6の初期設定が
終了した時点で、システム・コントロール部10
は32ライン単位の読み取り動作を開始させる。 When the buffer memory 5 and the encoding unit 6 have been initialized, the system control unit 10
starts reading operation in units of 32 lines.
同時に、システム・コントロール部10は、バ
ツフア・メモリ5にバツフア・スタート信号S7を
出力し、バツフア・メモリ内部の32ラインのメモ
リ・ブロツクのいずれか一方が読み取り走査部4
から出力された画素情報S8で満たされると、符号
化部6にスタート信号S9を出力する。 At the same time, the system control section 10 outputs a buffer start signal S7 to the buffer memory 5, so that one of the 32 lines of memory blocks inside the buffer memory is read by the scanning section 4.
When it is filled with the pixel information S 8 output from the encoder 6, it outputs a start signal S 9 to the encoder 6.
このようにして、バツフア・メモリ5がスター
トすると、第4図に示すように、バツフア・メモ
リ内のどちらかのブロツク・メモリに、符号化部
6に取り出すべき少なくとも1ライン分の画素情
報があるか否かを判断し(動作21)、もしあれば
バツフア・レデイ信号S10を符号化部6に出力す
る(動作22)。 When the buffer memory 5 is started in this manner, as shown in FIG. If there is a buffer ready signal S10, the buffer ready signal S10 is outputted to the encoder 6 (operation 22).
またバツフア・メモリ内の両方のメモリ・ブロ
ツクが空となつていて、読み取り走査部4からの
画素情報S8が入力されない状態のときには、バツ
フア・エンプテイ信号S11をシステム・コントロ
ール部10に出力する(動作24、25)。 Furthermore, when both memory blocks in the buffer memory are empty and no pixel information S8 is input from the reading scanning section 4, a buffer empty signal S11 is output to the system control section 10. (Actions 24, 25).
システム・コントロール部10は、バツフア・
エンプテイ信号S11が出力されている期間だけ、
符号化部6に対してフイル・ビツト・コントロー
ル信号S5またはS6を送出する。 The system control section 10 includes a buffer
Only during the period when the empty signal S 11 is output,
A fill bit control signal S5 or S6 is sent to the encoder 6.
符号化部6は、システム・コントロール部10
からのフイル・ビツト・コントロール信号S5にし
たがい、ダミービツト挿入部7に対してフイル・
ビツトの挿入指示を行う。この期間中は、バツフ
ア・メモリ5からのバツフア・レデイ信号S10の
出力がなくなる。 The encoding unit 6 includes a system control unit 10
According to the file bit control signal S5 from
Instructs bit insertion. During this period, the buffer ready signal S10 from the buffer memory 5 is no longer output.
符号化部6は、フイル・ビツト・コントロール
信号S5,S6がなくなり、かつバツフア・レデイ信
号S10の出力がオンとなつたとき、バイナリ・ス
トローブ信号S12をバツフア・メモリ5に出力し
て1ライン分の画素情報S13をクロツクS14に同期
してバツフア・メモリ5から取り込む。これと同
時に、ラインとラインの区切りを示すEOLコー
ドを発生する。そして、取り込んだ1ライン分の
画素情報を、モデイフアイド・ホフマン方式によ
りコード化してデータ圧縮する。そして、次のバ
イナリ・ストローブ信号S12をバツフア・メモリ
5に出力して次の1ライン分の画素情報S13を取
り込む。このようにして、符号化部6は、バツフ
ア・レデイ信号S10がオンとなつている期間、1
ラインずつ連続して画素情報S13を取り込み、コ
ード化する。 The encoder 6 outputs the binary strobe signal S 12 to the buffer memory 5 when the fill bit control signals S 5 and S 6 are gone and the output of the buffer ready signal S 10 is turned on. One line of pixel information S13 is taken in from the buffer memory 5 in synchronization with the clock S14 . At the same time, an EOL code indicating the line separation is generated. Then, the captured pixel information for one line is encoded and data compressed using the Modified Hoffman method. Then, the next binary strobe signal S12 is output to the buffer memory 5, and the next line of pixel information S13 is taken in. In this way, the encoding unit 6 performs one
Pixel information S13 is continuously captured line by line and encoded.
一方、システム・コントロール部10は、32ラ
インの読み取り走査時間640mSを、読み取り走
査部4に対して制御しているので、640mS内に
32ライン分のデータを読み取つた後は、読み取り
が中断される結果、バツフア・メモリ5内に有効
画素情報がなくなる。これによつて、システム・
コントロール部10は、バツフアエンプテイ信号
S11が出力されている間、フイル・ビツト・コン
トロール信号S5,S6を送出する。 On the other hand, the system control unit 10 controls the reading scanning unit 4 to read the 32 lines in a scanning time of 640mS.
After reading 32 lines of data, the reading is interrupted and as a result, there is no valid pixel information in the buffer memory 5. This allows the system
The control section 10 receives a buffer empty signal.
While S 11 is being output, fill bit control signals S 5 and S 6 are sent out.
このようにして、1頁分の原稿をすべて読み取
り、データの圧縮を終了すれば、システム・コン
トロール部10より圧縮動作ストツプの指示が与
えられ(動作27)、EOLコードを発生して一連の
動作を終了する。 In this way, when all one page of the original is read and the data compression is completed, the system control unit 10 gives an instruction to stop the compression operation (operation 27), generates an EOL code, and starts a series of operations. end.
なお、第3図に示すバツフア・メモリ5に対す
るデコード・データ・ゴー信号S15、復号データ
S16、ライン間の区切りを示すエンド・オブ・ラ
イシング信号S17は、いずれも復号化処理時に出
力される。 Note that the decode data go signal S 15 to the buffer memory 5 shown in FIG.
S 16 and an end-of-writing signal S 17 indicating a break between lines are both output during decoding processing.
第5図は、読み取り走査部の動作タイム・チヤ
ートである。 FIG. 5 is an operation time chart of the reading scanning section.
第5図aは読み取り走査部のキヤリツジの速度
を示すタイム・チヤート、第5図b,c,dは検
出されたスリツトおよび副走査送りを示すタイ
ム・チヤートである。 FIG. 5a is a time chart showing the speed of the carriage of the reading scanning section, and FIGS. 5b, c, and d are time charts showing the detected slit and sub-scan feed.
キヤリツジ上には、読み取りヘツドと、記録ヘ
ツドと、キヤリツジの移動に伴つて各スリツトを
検出するスリツト検出器が設けられている。 A reading head, a recording head, and a slit detector are provided on the carriage to detect each slit as the carriage moves.
キヤリツジはホーム位置から駆動され、スリツ
ト検出器からの出力に応じて、第5図aに示すよ
うに速度を増し、やがて一定速度に達する。 The carriage is driven from its home position and increases in speed in response to the output from the slit detector, as shown in FIG. 5a, until it reaches a constant speed.
キヤリツジが一定速度に達して検出器が第5図
bのスリツト12sを検出すると、第5図cに示
すスリツト12aに応動して読み取りヘツドを駆
動し、副走査方向に32ビツトずつ画素情報の読み
取りを行う。キヤリツジの移動に伴い、スリツト
12eを検出すると、キヤリツジは減速され、端
部で折り返し高速でホーム位置に復帰する。その
間、第5図dに示すように、原稿の副走査送りが
行われる。 When the carriage reaches a certain speed and the detector detects the slit 12s shown in FIG. 5b, the reading head is driven in response to the slit 12a shown in FIG. I do. As the carriage moves, when it detects the slit 12e, the carriage is decelerated, turns around at the end, and returns to the home position at high speed. During this time, the document is fed in the sub-scanning direction as shown in FIG. 5d.
この場合、32ラインの読み取り走査時間に比し
て、走査有効時間が小さい場合、つまり第5図a
において実際にデータを読み取る時間T2が走査
時間より小さい場合でも、走査時間の終了時t2に
メモリ・データ有無フラグがセツト、リセツトさ
れるように制御される。 In this case, if the effective scanning time is small compared to the reading scanning time of 32 lines, that is, if the effective scanning time is
Even if the time T 2 for actually reading data is shorter than the scanning time, the memory data presence/absence flag is set and reset at the end of the scanning time t 2 .
メモリ・データ有無フラグは、両方のメモリ・
ブロツクに1つづつ設けられ、両方ともリセツト
されたとき、バツフア・メモリ5からシステム・
コントロール部10に対してバツフア・エンプテ
イ信号S11が出力される。 The memory data presence/absence flag is
one for each block, and when both are reset, the system buffer memory 5 is
A buffer empty signal S11 is output to the control section 10.
以上説明したように、本発明によれば、単に入
力バツフア・メモリに有効な画素情報がないこと
を検出して、その期間だけダミー・ビツトを挿入
すればよいので、ビツト数を計数したり、あるい
はブロツク画素情報の記録時間を算出する手段を
設ける必要がなく、きわめて簡単な方法でブロツ
クごとにダミー・ビツトを伝送することができ
る。 As explained above, according to the present invention, it is sufficient to simply detect that there is no valid pixel information in the input buffer memory and insert dummy bits for that period. Alternatively, there is no need to provide means for calculating the recording time of block pixel information, and dummy bits can be transmitted for each block using an extremely simple method.
第1図は従来のダミー・ビツト挿入方法の説明
図、第2図は本発明の実施例を示すフアクシミリ
制御方式の動作説明図、第3図は第2図の各イン
ターフエイス信号の説明図、第4図は第3図のバ
ツフア・メモリの動作フロー・チヤート、第5図
は読み取り走査部のタイム・チヤートである。
4:読み取り走査部、5:入力バツフア・メモ
リ、6:符号化部、7:ダミー・ビツト挿入部、
8:出力バツフア・メモリ、10:システム・コ
ントロール部、11:読み取り走査指令、12,
13:センス情報、14:符号化スタート指令、
15:符号化データ送出指令。
FIG. 1 is an explanatory diagram of a conventional dummy bit insertion method, FIG. 2 is an explanatory diagram of the operation of a facsimile control system showing an embodiment of the present invention, and FIG. 3 is an explanatory diagram of each interface signal in FIG. FIG. 4 is an operational flow chart of the buffer memory shown in FIG. 3, and FIG. 5 is a time chart of the reading scanning section. 4: reading scanning unit, 5: input buffer memory, 6: encoding unit, 7: dummy bit insertion unit,
8: Output buffer memory, 10: System control unit, 11: Reading scan command, 12,
13: Sense information, 14: Encoding start command,
15: Encoded data transmission command.
Claims (1)
一旦蓄積するバツフア・メモリと、該バツフア・
メモリから読み出された画素情報を走査線ごとに
符号化する符号化手段と、あらかじめ定めた走査
線数ごとにダミー・ビツトを付加する手段と、各
手段を制御する制御手段とを有するフアクシミリ
装置において、上記バツフア・メモリに上記読み
取られた画素情報がなくなつたとき、上記制御手
段は上記バツフア・メモリから空き情報を受けて
いる期間だけ、上記符号化手段に対してダミー・
ビツトの挿入を指示することを特徴とするフアク
シミリ制御方式。 2 前記制御部は、あらかじめ定めた走査線の読
み取り走査時間を、所定の時間となるように制御
することを特徴とする特許請求の範囲第1項記載
のフアクシミリ制御方式。 3 前記バツフア・メモリは、あらかじめ定めた
走査線の読み取り走査時間に比して、走査有効時
間が小さい場合には、走査時間終了時にメモリ・
データ有無フラグをセツト、またはリセツトする
ことを特徴とする特徴請求の範囲第1項記載のフ
アクシミリ制御方式。[Claims] 1. A buffer memory that temporarily stores pixel information read by a reading device;
A facsimile device having an encoding means for encoding pixel information read from a memory for each scanning line, means for adding dummy bits for each predetermined number of scanning lines, and a control means for controlling each means. In this case, when the buffer memory no longer contains the read pixel information, the control means sends a dummy signal to the encoding means only during the period of time while receiving empty information from the buffer memory.
A facsimile control method characterized by instructing bit insertion. 2. The facsimile control system according to claim 1, wherein the control unit controls a predetermined reading scanning time of a scanning line to a predetermined time. 3. If the effective scanning time is smaller than the predetermined reading scanning time of the scanning line, the buffer memory
The facsimile control system according to claim 1, characterized in that a data presence/absence flag is set or reset.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56015221A JPS57129580A (en) | 1981-02-04 | 1981-02-04 | Facsimile control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56015221A JPS57129580A (en) | 1981-02-04 | 1981-02-04 | Facsimile control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57129580A JPS57129580A (en) | 1982-08-11 |
JPH0145270B2 true JPH0145270B2 (en) | 1989-10-03 |
Family
ID=11882805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56015221A Granted JPS57129580A (en) | 1981-02-04 | 1981-02-04 | Facsimile control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57129580A (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58219868A (en) * | 1982-06-14 | 1983-12-21 | Nec Corp | Transmitting device of facsimile |
JPS61222378A (en) * | 1985-03-18 | 1986-10-02 | Fujitsu Ltd | Transmitting system for image of facsimile |
JPS6236979A (en) * | 1985-08-09 | 1987-02-17 | Matsushita Graphic Commun Syst Inc | Facsimile transmission equipment |
JP2576121B2 (en) * | 1987-05-27 | 1997-01-29 | ブラザー工業株式会社 | Facsimile machine |
CN101535548B (en) * | 2006-11-02 | 2013-12-18 | Ykk株式会社 | Sewing machine foot and sewing machine |
-
1981
- 1981-02-04 JP JP56015221A patent/JPS57129580A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS57129580A (en) | 1982-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4805135A (en) | Image communication apparatus having a function for dividing and outputting an image | |
US4131915A (en) | Facsimile signal transmission system | |
EP0083247B1 (en) | Facsimile data converting system | |
JPS5930363A (en) | Transmission control system of facsimile | |
US4672460A (en) | Facsimile apparatus | |
JPS6242551B2 (en) | ||
JPH0145270B2 (en) | ||
EP0153630B1 (en) | Two dimensional coding apparatus | |
EP0469716B1 (en) | Image processing apparatus | |
EP0448405A2 (en) | Data communication apparatus using memory means for error detection | |
US5353406A (en) | Image communication apparatus | |
JP3289933B2 (en) | Image transmission device | |
JP3262840B2 (en) | Composite terminal device | |
JPH0736606B2 (en) | Facsimile transmission method and facsimile apparatus | |
JPH0320102B2 (en) | ||
JP2869104B2 (en) | Facsimile machine with storage function | |
US5212564A (en) | Facsimile system for recording received picture data having buffer with selectable storage | |
JPS6156661B2 (en) | ||
JPH0374993B2 (en) | ||
JPS6358428B2 (en) | ||
JPH0114745B2 (en) | ||
JP2574817B2 (en) | Image communication device | |
JPS5926691Y2 (en) | Facsimile signal transmission equipment | |
JP3391100B2 (en) | Facsimile machine | |
JPH0145269B2 (en) |